
ユーザーズ・マニュアル

MOTOROLA

ENHANCED 32-BIT MICROPROCESSOR







1-4-x-7=17h MC68030

AJOROTOM



NC68030

日ごろよりモトローラ製品をご愛顧いただき、誠にありがとうございます。 さて、このたび「MC68030ユーザーズ・マニュアル(第1版)」をお届けいたします。 本書には、MC68030 32ビット第2世代高性能マイクロプロセッサの機能、動作およ びプログラミングについて記載されています。

本書がみなさまの一助となることを心から願っております。

1990年12月 日本モトローラ株式会社 半導体事業部



00000011

目 次

第1章	概	要1
1. 1	特	長
1. 2	2 M6	8000 ファミリへの MC68030 の拡張·······3
1. 3	プロ	コ グラミング・モデル
1. 4	デー	- タ・タイプおよびアドレッシング・モード
1. 5	命令	うセットの概要10
1. 6	仮た	見メモリ/マシンの概念10
		仮想メモリ
1.		仮想マシン
1. 7		E リ管理ユニット ·······11
1. 8		プライン・アーキテクチャ12
1. 9		· ッシュ・メモリ ······12
第2章		- タ構成およびアドレッシング機能 · · · · · · · · · · · · · · · · · · ·
2. 1		sオペランド ·······15
2. 2		氵スタ内のデータ構成
2.	2. 1	データ・レジスタ
	2. 2	アドレス・レジスタ17
2.		制御レジスタ
2. 3		E リ内のデータ構成 ······18
2. 4	アト	· レッシング・モード······20
2.	4. 1	データ・レジスタ直接モード21
2.	4. 2	アドレス・レジスタ直接モード22
2.	4. 3	アドレス・レジスタ間接モード22
	4. 4	ポストインクリメント付きアドレス・レジスタ間接モード22
	4. 5	プリデクリメント付きアドレス・レジスタ間接モード23
	4. 6	ディスプレースメント付きアドレス・レジスタ間接モード23
	4. 7	インデックス付きアドレス・レジスタ間接(8ビット・ディスプレースメント)モード23
	4. 8	インデックス付きアドレス・レジスタ間接(ベース・ディスプレースメント)モード24
	4. 9	ポストインデックス付きメモリ間接モード
	4. 10	
		1 ディスプレースメント付きプログラム・カウンタ間接モード
		2 インデックス付きプログラム・カウンタ間接(8ビット・ディスプレースメント)モード········26 3 インデックス付きプログラム・カウンタ間接(ベース・ディスプレースメント)モード·········27
		3 インテックス付きプログラム・カワンタ面接(ペース・ディスプレースメント)モート27 4 ポストインデックス付きプログラム・カウンタ・メモリ間接モード28
		・ ホストインテックス付きプログラム・カウンタ・メモリ間接モード20 5.プリインデックス付きプログラム・カウンタ・メモリ間接モード28
		3 絶対ショート・アドレス・モード
		7 絶対ロング・アドレス・モード
		3 イミディエイト・データ
		カアドレス・エンコーディングの概要30

2. 6	プログラマからみたアドレッシング・モード	2
2.	. 1 アドレッシング機能	2
2.	. 2 一般アドレッシング・モードの要約	7
2. 7	M68000 ファミリ間でのアドレッシングの互換性	0
2. 8	その他のデータ構造	1
2.	3. 1 システム・スタック	1
2.	3. 2 ユーザ・プログラム・スタック	2
2.	3.3 +2	13
第3章	命令セット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	15
3. 1	命令のフォーマット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	15
3. 2	命令の概要	
3.	2. 1 データ転送命令	17
3.	2. 2 整数算術演算命令	18
3.	2. 3 論理操作	18
3.	2. 4 シフトおよびローテイト命令	50
3.	2. 5 ビット操作命令	50
3.	2.6 ビット・フィールド命令	51
3.	2.7 2進化10進演算命令	51
3.	2.8 プログラム制御命令	
3.	2. 9 システム制御命令	
3.	2. 10 メモリ管理ユニット命令	
	2. 11 マルチ・プロセッサ命令	
	命令セットの詳細	
	3. 1 表記法とフォーマット	
	3. 2 コンディション・コード・レジスタ	
	B. 3 命令の説明 ····································	
	CAS および CAS2 命令の使用法····································	
3. 5	ネストしたサブルーチン・コール・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
3. 6	ビット・フィールド命令	
3. 7	NOP 命令によるパイプラインの同期化 ····································	
3. 8	コンディション・コード · · · · · · · · · · · · · · · · · · ·	
	3. 1 コンディション・コードの計算	
	3. 2 条件テスト	
	命令フォーマットの要約 ····································	
	処理状態・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	特権レベル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	l. 1 スーパバイザ特権レベル ····································	
	l. 2 ユーザ特権レベル ····································	
	L. 3 特権レベルの変更 ····································	
	アドレス空間の種類	
4. 3	例外処理	72
	3. 1 例外ベクタ	
4.	3. 2 例外スタック・フレーム2′	73
	ラーの 説明・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	

	5. 1 信号名	
	5. 2 ファンクション・コード信号(FCO~FC2)······	
	5. 3 アドレス・バス(A0~A31) ······	
	5. 4 データ・バス(D0~D31) ····································	
	5. 5 転送サイズ信号(SIZO、SIZ1)······	
	5. 6 バス制御信号	276
	5. 6. 1 オペランド・サイクル・スタート(OCS: Operand Cycle Start)	276
	5. 6. 2 外部サイクル・スタート(ECS: External Cycle Start)	278
	5. 6. 3 $y-f/97+(R/\overline{W}: Read/Write)$	278
	5. 6. 4 リード・モディファイ・ライト・サイクル(RMC: Read-Modify-Write Cycle)	.278
	5. 6. 5 アドレス・ストローブ(AS: Address Strobe)	.278
	5. 6. 6 データ・ストローブ(DS: Data Strobe)	.278
	5. 6. 7 データ・バッファ・イネーブル(DBEN: Data Buffer Enable)	. 278
	5. 6. 8 データ転送およびサイズ・アクノリッジ(DSACKO, DSACKI: Data Transfer and	
	Size Acknowledge)	-278
	5. 6. 9 同期ターミネーション(STERM: Synchronous Termination)	278
	5. 7 キャッシュ制御信号	.279
	5. 7. 1 キャッシュ・インヒビット・インプット(CIIN: Cache Inhibit Input) ····································	279
	5. 7. 2 キャッシュ・インヒビット・アウトプット(CIOUT: Cache Inhibit Output) ····································	.279
	5. 7. 3 キャッシュ・バースト・リクエスト(CBREQ: Cache Burst Request) ····································	.279
	5. 7. 4 キャッシュ・バースト・アクノリッジ(CBACK: Cache Burst Acknowledge)	.279
	5.8 割込み制御信号	.279
	5. 8. 1 割込み優先レベル信号	-279
	5. 8. 2 割込みペンディング(IPEND: Interrupt Pending)	280
	5. 8. 3 オートベクタ(<u>AVEC</u> : Autovector) ····································	-280
	5. 9 バス調停制御信号	-280
	5. 9. 1 バス要求(BR : Bus Request) ····································	-280
	5. 9. 2 バス許可(BG : Bus Grant) ····································	-280
	5. 9. 3 バス許可アクノリッジ(BGACK: Bus Grant Acknowledge)	-280
	5. 10 バス例外制御信号	-280
	5. 10. 1 リセット(RESET) ····································	· 280
	5. 10. 2 ホルト(HALT)······	-281
	5. 10. 3 バス・エラー(BERR: Bus Error)	. 281
	5. 11 エミュレータ・サポート信号	-281
	5. 11. 1 キャッシュ・ディセーブル(CDIS: Cache Disable)	-281
	5. 11. 2 MMUディセーブル(MMUDIS: MMU Disable)	. 281
	5. 11. 3 パイプラインの再充てん(REFILL: Pipeline Refill) ···································	·281
	5. 11. 4 内部マイクロシーケンサ・ステータス(STATUS: Internal Microsequencer Status)	
	5. 12 クロック(CLK) ······	
	5. 13 電源の接続	
	5. 14 信号の要約・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
15	第6章 オンチップ・キャッシュ・メモリ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	6. 1 オンチップ・キャッシュの構成と操作	· 285
		207

6. 1. 2	データ・キャッシュ	289
	6. 1. 2. 1 ライト・アロケーション	290
	6. 1. 2. 2 リード・モディファイ・ライト・アクセス	292
6. 1. 3	キャッシュの充てん	
	6. 1. 3. 1 シングル・エントリ・モード	
	6. 1. 3. 2 バースト・モードの充てん	296
6. 2 ++	ャッシュ・リセット	
	ャッシュの制御	
6. 3. 1	キャッシュ制御レジスタ	300
	6. 3. 1. 1 ライト・アロケート	300
	6. 3. 1. 2 データ・バースト・イネーブル	301
	6. 3. 1. 3 データ・キャッシュ <mark>の</mark> クリア ····································	301
	6. 3. 1. 4 データ・キャッシュのエントリのクリア	301
	6. 3. 1. 5 データ・キャッシュの凍結	301
	6. 3. 1. 6 データ・キャッシュのイネーブル	301
	6. 3. 1. 7 命令バースト・イネーブル	301
	6. 3. 1. 8 命令キャッシュのクリア	302
	6. 3. 1. 9 命令キャッシュのエントリのクリア	302
	6. 3. 1. 10 命令キャッシュの凍結	302
	6. 3. 1. 11 命令キャッシュのイネーブル	302
6. 3. 2	キャッシュ・アドレス・レジスタ	302
	ス操作	
7. 1 バン	ス転送信号	303
7. 1. 1	バス制御信号	305
	アドレス・バス	
	アドレス・ストローブ	
	データ・バス	
	データ・ストローブ	
	データ・バッファ・イネーブル	
	バス・サイクル・ターミネーション信号	
7.2 デー	ータ転送のメカニズム	
7. 2. 1		
7. 2. 2		
7. 2. 3		
7. 2. 4		
7. 2. 5		
7. 2. 6		
7. 2. 7		
7. 2. 8		
7. 2. 9	DSACKx との同期動作・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	U SIERM との同期朝作・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	- シ転送サイクル - 非同期リード・サイクル ······	
	非同期ライト・サイクル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	

7.			
		非同期リード・モディファイ・ライト・サイクル	
7.		同期リード・サイクル	
7.	3. 5	同期ライト・サイクル	345
7.	3. 6	同期リード・モディファイ・ライト・サイクル	346
7.	3. 7	バースト操作サイクル	351
7. 4	CPU	J空間サイクル	358
7.	4. 1	割込みアクノリッジ・バス・サイクル	358
		7. 4. 1. 1 割込みアクノリッジ・サイクル —— 通常終了	359
		7. 4. 1. 2 オートベクタ割込みアクノリッジ・サイクル	360
		7. 4. 1. 3 スプリアス割込みサイクル	360
7.	4. 2	ブレークポイント・アクノリッジ・サイクル	360
7.	4. 3	コプロセッサ通信サイクル	363
7. 5	バス	例外制御サイクル	363
7.	5. 1	バス・エラー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	368
		再試行操作	
7.		ホルト操作	
		ダブル・バス・フォールト	
		の同期化 ·······	
		調停	
		バス要求 ·······	
		バス許可 ·······	
		バス許可アクノリッジ	
7.	7. 4	バス調停制御	382
7. 7. 8	7. 4 リセ	バス調停制御 ····································	382 385
7. 7.8 第8章	7.4 リセ 例外	バス調停制御 ····································	382 385 387
7. 7.8 第8章 8.1	7. 4 リセ 例外 例外	バス調停制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387
7. 7.8 第8章 8.1 8.	7. 4 リセ 例外 例外 1. 1	バス調停制御 ット動作 処理 処理シーケンス リセット例外	382 385 387 387 389
7. 7.8 第8章 8.1 8. 8.	7.4 リセ 例外 1.1 1.2	バス調停制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391
7. 7.8 第8章 8.1 8. 8.	7.4 リセ 例外 1.1 1.2	バス調停制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391
7. 7. 8 第8章 8. 1 8. 8. 8.	7.4 リセ 例外 1.1 1.2 1.3 1.4	バス調停制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392
7. 7. 8 第8章 8. 1 8. 8. 8. 8.	7.4 リセ 例外 1.1 1.2 1.3 1.4 1.5	バス調停制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392
7. 7. 8 第8章 8. 1 8. 8. 8. 8. 8.	7.4 リセ 例外 1.1 1.2 1.3 1.4 1.5 1.6	バス調停制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392 392
7. 7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8.	7.4 リセ 例外 1.1 1.2 1.3 1.4 1.5 1.6 1.7	バス調停制御 ット動作 処理 処理シーケンス リセット例外 バス・エラー例外 市令トラップ例外 不当命令または未実装命令例外 特権違反例外 トレース例外	382 385 387 387 389 391 392 392 392 393 394
7. 7. 8 第 8 章 8. 1 8. 8. 8. 8. 8. 8.	7.4 リセ 例外 1.1 1.2 1.3 1.4 1.5 1.6 1.7	バス調停制御 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392 393 394 395
7. 7. 8 第 8 章 8. 1 8. 8. 8. 8. 8. 8. 8. 8.	7.4 リセ 例外 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8	バス調停制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392 393 394 395
7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8. 8. 8.	7. 4 リセ 例外 1. 1 1. 2 1. 3 1. 4 1. 5 1. 6 1. 7 1. 8 1. 9	バス調停制御 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392 393 394 395 395 400
7. 7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8.	7. 4 リセ 例外 1. 1 1. 2 1. 3 1. 4 1. 5 1. 6 1. 7 1. 8 1. 9 1. 10	バス調停制御 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392 393 394 395 400 401
7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8	7. 4 リセ 例外 1. 1 1. 2 1. 3 1. 4 1. 5 1. 6 1. 7 1. 8 1. 9 1. 10 1. 11 1. 12	バス調停制御 ・ット動作 ・処理・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	382 385 387 387 389 391 392 392 393 394 395 400 401 402
7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8	7. 4 リセ 例外 1. 1 1. 2 1. 3 1. 4 1. 5 1. 6 1. 7 1. 8 1. 9 1. 10 1. 11 1. 12 1. 13	バス調停制御 ・・・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	382 385 387 387 391 392 392 393 394 395 400 401 402 402
7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8	7. 4 リセ 例外 1. 1 1. 2 1. 3 1. 4 1. 5 1. 6 1. 7 1. 8 1. 9 1. 10 1. 11 1. 12 1. 13	バス調停制御 ・	382 385 387 387 391 392 392 393 394 395 400 401 402 402
7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8	7. 4 リセ 例外 1. 1 1. 2 1. 3 1. 4 1. 5 1. 6 1. 7 1. 8 1. 9 1. 10 1. 11 1. 12 1. 13 バス 2. 1	バス調停制御 ・・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	382 385 387 387 391 392 392 393 394 395 400 401 402 402 404 405
7. 8 第8章 8. 1 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8. 8	7. 4 リセ 例外 1. 1 1. 2 1. 3 1. 4 1. 5 1. 6 1. 7 1. 8 1. 9 1. 10 1. 11 1. 12 1. 13 バス 2. 1 2. 2	バス調停制御 ・	382 385 387 387 391 392 392 393 394 395 400 401 402 402 404 405 406

8. 4	例外スタック・フレーム・フォーマット
第9章	メモリ管理ユニット411
9. 1	変換テーブルの構造415
9.	1. 1 変換制御
9.	1. 2 変換テーブルのディスクリプタ418
	アドレス変換
	2. 1 アドレス変換の一般的なフロー
	2. 2 RESET が MMU に及ぼす影響・・・・・・・・・・・
9.	2. 3 MMUDIS がアドレス変換に及ぼす影響・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
9. 3	
9. 4	
	変換テーブルの詳細426
9.	5. 1 ディスクリプタの詳細426
	9. 5. 1. 1 ディスクリプタ・フィールドの定義426
	9. 5. 1. 2 ルート・ポインタ・ディスクリプタ428
	9. 5. 1. 3 ショート・フォーマット・テーブル・ディスクリプタ428
	9. 5. 1. 4 ロング・フォーマット・テーブル・ディスクリプタ428
	9. 5. 1. 5 アーリ・ターミネーション・ページ・ディスクリプタ、ショート・フォーマット428
	9. 5. 1. 6 アーリ・ターミネーション・ページ・ディスクリプタ、ロング・フォーマット430
	9. 5. 1. 7 ページ・ディスクリプタ、ショート・フォーマット430
	9. 5. 1. 8 ページ・ディスクリプタ、ロング・フォーマット431
	9. 5. 1. 9 無効ディスクリプタ、ショート・フォーマット431
	9. 5. 1. 10 無効ディスクリプタ、ロング・フォーマット431
	9. 5. 1. 11 インダイレクト・ディスクリプタ、ショート・フォーマット432
	9. 5. 1. 12 インダイレクト・ディスクリプタ、ロング・フォーマット432
	5. 2 一般的なテーブル・サーチ
9.	5. 3 変換テーブル構造のバリエーション 436
	9. 5. 3. 1 アーリ・ターミネーションと連続メモリ 436
	9. 5. 3. 2 インダイレクション・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	9. 5. 3. 3 タスク間でのテーブルの共有・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	9. 5. 3. 4 テーブルのページング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
0	9. 5. 3. 5 テーブルのダイナミック・アロケーション····································
	5. 4 テーブル・サーチ操作の詳細
9.	5.5 保 護
	9. 5. 5. 1 ファンケンョン・コートのルックアップ
	9. 5. 5. 3 スーパバイザ専用・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	9. 5. 5. 4 書込み保護
9. 6	MC68030 および MC68851 の MMU の相違点・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	レジスタ
	7. 1 ルート・ポインタ・レジスタ
9.	7. 2 変換制御レジスタ
9.	7. 3 トランスペアレント変換レジスタ454
Ω	7 4 MMII 7 9 7 • 1/3 7 9

9. 7. 5 レジスタ・プログラミングの考慮事項	456
9. 7. 5. 1 レジスタの二次的効果	457
9. 7. 5. 2 MMU ステータス・レジスタのデコーディング ······	458
9. 7. 5. 3 MMU コンフィギュレーション例外 ······	458
9. 8 MMU命令·····	458
9.9 オペレーティング・システムでのページ・テーブルの定義と使用法	460
9. 9. 1 ルート・ポインタ・レジスタ	461
9. 9. 2 タスク・メモリ・マップの定義	461
9. 9. 3 テーブルの定義に対する MMU 機能のインパクト	463
9. 9. 3. 1 テーブル・レベル数	463
9. 9. 3. 2 イニシャル・シフト・カウント	464
9. 9. 3. 3 リミット・フィールド	464
9. 9. 3. 4 アーリ・ターミネーション・ページ・ディスクリプタ	465
9. 9. 3. 5 間接ディスクリプタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	465
9. 9. 3. 6 未使用ディスクリプタ・ビットの使用	465
9. 10 オペレーティング・システムへのページングのインプリメンテーション例	466
9. 10. 1 システムの説明・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	466
9. 10. 2 割当てルーチン	470
9. 10. 3 バス・エラー・ハンドラ・ルーチン	
第10章 コプロセッサ・インタフェースの説明	
10. 1 はじめに・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 1. 1 インタフェース機能	
10. 1. 2 並行動作のサポート	
10. 1. 3 コプロセッサ命令のフォーマット	
10. 1. 4 コプロセッサ・システム・インタフェース	
10. 1. 4. 1 コプロセッサの分類	
10. 1. 4. 2 プロセッサーコプロセッサ間インタフェース	
10. 1. 4. 3 コプロセッサ・インタフェース・レジスタ(CIR)の選択	
10.2 コプロセッサ命令のタイプ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 2. 1 コプロセッサの汎用命令	
10. 2. 1. 1 フォーマット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 2. 1. 2 プロトコル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 2. 2 条件付きコプロセッサ命令	
10. 2. 2. 1 コプロセッサ条件分岐命令	
10. 2. 2. 1. 1 フォーマット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 2. 2. 1. 2. プロトコル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 2. 2. 2 コプロセッサ条件でのセット	
10. 2. 2. 2. 1 フォーマット	
10. 2. 2. 2. プロトコル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 2. 2. 3 コプロセッサ条件テスト・デクリメント分岐 ····································	
10. 2. 2. 3. 1 フォーマット	
10. 2. 2. 3. 2 フロトコル 10. 2. 2. 3. 2 フロトコル 10. 2. 2. 3. 2 フロセッサ条件でのトラップ 10. 2. 2. 3. 2 フプロセッサ条件でのトラップ 10. 2. 2. 3. 2 フロヤコル 10. 2. 3. 2 フロトコル 10. 3. 2 フロトコル 10. 2. 3. 3 フロトコル 10. 3 フローコル 10. 3	
10. 2. 2. 4. 1 フォーマット	
	101

	10. 2. 2. 4. 2 プロトコル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10. 2. 3	コプロセッサのコンテキスト・セーブおよびコンテキスト・リストア	492
	10. 2. 3. 1 コプロセッサの内部状態フレーム	492
	10. 2. 3. 2 コプロセッサ・フォーマット・ワード	493
	10. 2. 3. 2. 1 エンプティ/リセット・フォーマット・ワード	494
	10. 2. 3. 2. 2 ノット・レディ・フォーマット・ワード	494
	10. 2. 3. 2. 3 無効フォーマット・ワード	494
	10. 2. 3. 2. 4 有効フォーマット・ワード	495
	10. 2. 3. 3 コプロセッサ・コンテキスト・セーブ命令	495
	10. 2. 3. 3. 1 フォーマット	495
	10. 2. 3. 3. 2 プロトコル	496
	10. 2. 3. 4 コプロセッサ・コンテキスト・リストア命令	497
	10. 2. 3. 4. 1 フォーマット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	497
	10. 2. 3. 4. 2 プロトコル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	497
10.3 コプロ	ュセッサ・インタフェース・レジスタ(CIR)セット	499
10. 3. 1	応答用 CIR ·····	499
10. 3. 2	制御用 CIR ·····	499
10. 3. 3	セーブ用 CIR ·····	499
10. 3. 4	リストア用 CIR ·····	500
10. 3. 5	オペレーション・ワード用 CIR・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	500
10. 3. 6	コマンド用 CIR ·····	500
10. 3. 7	条件用 CIR ·····	500
10. 3. 8	オペランド用 CIR·····	500
10. 3. 9	レジスタ選択用 CIR・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	501
10. 3. 10	命令アドレス用 CIR	501
10. 3. 11	オペランド・アドレス用 CIR·····	501
10.4 コプロ	1セッサ応答プリミティブ	501
10. 4. 1	走查用 PC	502
10. 4. 2	コプロセッサ応答プリミティブの一般フォーマット	502
10. 4. 3	ビジー・プリミティブ	503
10. 4. 4	ヌル・プリミティブ	504
10. 4. 5	スーパバイザ・チェック・プリミティブ	
10. 4. 6	オペレーション・ワード転送プリミティブ	506
10. 4. 7	命令ストリームからの転送プリミティブ	506
10. 4. 8	実効アドレスの評価および転送プリミティブ	507
10. 4. 9	実効アドレスの評価およびデータの転送プリミティブ	508
10. 4. 10	評価済み実効アドレスへの書込みプリミティブ	
10. 4. 11	アドレス取得およびデータ転送プリミティブ	
10. 4. 12	スタックの先頭との間の転送プリミティブ	
10. 4. 13	単独のメイン・プロセッサ・レジスタの転送プリミティブ	
10. 4. 14	メイン・プロセッサ制御レジスタの転送プリミティブ	
10. 4. 15	複数のメイン・プロセッサ・レジスタの転送プリミティブ	
10. 4. 16	複数のコプロセッサ・レジスタの転送プリミティブ	
10. 4. 17	ステータス・レジスタお上び去杏田 PC の転送プリミティブ	

10. 4. 1		
10. 4. 1	The state of the s	
10. 4. 2		
	外	
10. 5. 1	コプロセッサが検出する例外	
	10. 5. 1. 1 コプロセッサ検出プロトコル違反	
	10. 5. 1. 2 コプロセッサ検出不当コマンドまたは条件ワード	
	10. 5. 1. 3 コプロセッサ・データ処理例外	
	10. 5. 1. 4 コプロセッサ・システム関連の例外	
	10. 5. 1. 5 フォーマット・エラー	
10. 5. 2	メイン・プロセッサ検出例外	
	10. 5. 2. 1 プロトコル違反	
	10. 5. 2. 2 F系列エミュレータ例外	
	10. 5. 2. 3 特権違反	
	10. 5. 2. 4 cpTRAPcc命令トラップ ····································	525
	10. 5. 2. 5 トレース例外	525
	10. 5. 2. 6 割込み	526
	10. 5. 2. 7 メイン・プロセッサ検出フォーマット・エラー	526
	10. 5. 2. 8 アドレス・エラーおよびバス・エラー	526
10. 5. 3	コプロセッサのリセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	527
10.6 37	プロセッサ命令の要約・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	527
第11章 命令	今実行時間 · · · · · · · · · · · · · · · · · · ·	······531
11.1 性創	告トレード・オフ	531
11. 2 資源	原のスケジューリング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	532
11. 2. 1	マイクロシーケンサ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	532
11. 2. 2	命令パイプ	532
11. 2. 3	命令キャッシュ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	532
11. 2. 4	データ・キャッシュ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	534
11. 2. 5	バス・コントローラ資源	534
	11. 2. 5. 1 命令フェッチ・ペンディング・バッファ	534
	11. 2. 5. 2 ライト・ペンディング・バッファ	534
	11. 2. 5. 3 マイクロ・バス・コントローラ	534
11. 2. 6	メモリ管理ユニット	535
11.3 命令	う実行時間の計算	535
11. 3. 1	命令-キャッシュ・ケース・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	535
11. 3. 2	オーバラップおよびベスト・ケース	536
11. 3. 3	平均ノー・キャッシュ・ケース	536
	実際の命令-キャッシュ・ケースの実行時間計算	
	- 夕・キャッシュの効果	
	- イト・ステートの影響	
11.6 命令	\$実行時間表·····	547
11. 6. 1	実効アドレスのフェッチ(fea)	548
11. 6. 2	イミディエイト実効アドレスのフェッチ(fiea)	550
	イミティエイト美効プトレスのフェッテ(ilea)	550

MC68030

11. 6. 4 イミディエイト実効アドレス計算モード(ciea) ······	
11. 6. 5 ジャンプ実効アドレス・モード	
11. 6. 6 MOVE命令·····	
11. 6. 7 特殊目的の MOVE 命令······	557
11. 6. 8 算術/論理演算命令	
11. 6. 9 イミディエイト算術/論理演算命令	559
11. 6. 10 2進化10進および拡張命令	
11. 6. 11 単一オペランド命令	
11. 6. 12 シフト/ローテイト命令	
11. 6. 13 ビット操作命令	
11. 6. 14 ビット・フィールド操作命令	
11. 6. 15 条件分岐命令	
11. 6. 16 制御命令	
11. 6. 17 例外関連命令および操作	
11. 6. 18 セーブおよびリストア操作	
11. 7 アドレス変換ツリーのサーチ実行時間	
11. 7. 1 MMU の実効アドレス計算 ·······	
11. 7. 2 MMU命令実行時間 ····································	573
11.8 割込み待ち時間	
11.9 バス調停待ち時間	
第12章 アプリケーション情報	
12. 1 MC68020 システムへの MC68030 の適応·····	
12. 1. 1 信号のルーチング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
12. 1. 2 ハードウェアの相違	
12. 1. 3 ソフトウェアの相違	
12. 2 浮動小数点ユニット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
12. 3 MC68030 のバイト選択ロジック ······	
12. 4 メモリ・インタフェース	
12. 4. 1 アクセス時間の計算	
12. 4. 2 バースト・モード・サイクル・・・・・	
12. 5 スタティック RAM メモリ・バンク	
12. 5. 1 SRAMを使用した2クロック同期メモリ・バンク······	
12. 5. 2 SRAMを用いた2-1-1-1バースト・モード・メモリ・バンク ······	
12. 5. 3 SRAMを使用した3-1-1-1バースト・モード・メモリ・バンク ······	
12. 6 外部キャッシュ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
12. 6. 1 キャッシュ・インプリメンテーション	
12. 6. 2 "命令専用"外部キャッシュのインプリメンテーション	602
12. 7 デバッギンッグ・エイド・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
12. 7. 1 STATUSおよびREFILL	
12. 7. 2 リアルタイムの命令トレース・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
12. 8 電源およびグランドの考慮事項······ 第13章 電気的特性······	
第13章 電気的特性 ····································	
13. 1	
10. 2 然何庄「CUAハッソーン	011

13. 3	電力条件611
13. 4	DC電気的特性612
13. 5	AC電気的特性-クロック入力
13. 6	AC電気的特性-リードおよびライト・サイクル ······614
13. 7	AC電気的仕様の定義······616
第14章	注文情報およびピン配置/パッケージ寸法
14. 1	MC68030 の標準注文情報・・・・・ 625
14. 2	ピン配置-ピン・グリッド・アレイ(RC サフィックス)······626
14. 3	ピン配置-セラミック・サーフェス・マウント(FEサフィックス)627
14. 4	パッケージ寸法図628
付録 A···	631

本書では、信号を強制的に特定の状態にすることを指す「アサート」および「ネゲート」という用語を使用します。特に、「アサーション」および「アサート」はアクティブまたは真である信号を指し、「ネゲーション」および「ネゲート」は非アクティブまたは偽である信号を指します。これらの用語は、それらが表わず電圧レベル("H" または "L")とは無関係に使用しています。

本書は読者として、システム設計者、システム・プログラマ、およびアプリケーション・プログラマを対象にしたものです。システム設計者は、特に第1、5、6、7、13、および14章、そして付録Aを重点的に、すべての章に関してある程度の知識が必要です。システムにコプロセッサをインプリメントする設計者は、第10章を完全に理解しておく必要があります。また、システム・プログラマは第1、2、3、4、6、8、9、および11章、そして付録Aを理解しておいてください。アプリケーション・プログラマに必要な情報の大部分は、第1、2、3、4、9、11、および12章、そして付録Aに記載してあります。

また、本書の読者には他のM68000ファミリのユーザや、これらのマイクロプロセッサを熟知していない方がいます。他のファミリのユーザに対し、本書の随所に他のモトローラのマイクロプロセッサとの類似点や違いに関する参照の指示を載せています。ただし、第1章および付録Aでは、MC68030をファミリの他の製品と対比させて、その特長を列挙するとともに相違点を説明しています。

第 章

概要

MC68030 はモトローラの第2世代の完全32 ビット高性能マイクロプロセッサです。MC68030 は M68000 ファミリ・デバイスのメンバで、中央処理ユニット(CPU) コア、データ・キャッシュ、命令キャッシュ、高性能バス・コントローラ、およびメモリ管理ユニットを、シングルVLSI デバイスに 搭載しています。プロセッサは20MHz以上のクロック・スピードで動作するよう設計されています。MC68030 は、32 ビット・レジスタおよびデータ・パス、32 ビット・アドレス、豊富な命令セット、および柔軟なアドレッシング・モードをインプリメントしています。

MC68030 はM68000ファミリの初期のメンバとオブジェクト・コード・レベルで上位互換性があり、オンチップ・メモリ管理ユニット、データ・キャッシュ、および改善が加えられたバス・インタフェースなど、さらに多彩な機能を追加しています。MC68020で導入された柔軟なコプロセッサ・インタフェースを継承し、それを通してMC68881またはMC68882浮動小数点演算コプロセッサによる完全なIEEE浮動小数点サポートを提供します。また、このマイクロプロセッサの内部の機能ブロックは並列に動作するよう設計されており、命令の実行をオーバラップさせることができます。命令の実行だけでなく、内部キャッシュ、オンチップ・メモリ管理ユニット、および外部バス・コントローラもすべて並列に動作します。


MC68030は32ビット・アドレスおよび32ビット・データにより、MC68020の非多重化バス構造を完全にサポートします。MC68030バスには非同期および同期バス・サイクルおよびバースト・データ転送をサポートする高性能コントローラがあります。また、プロセッサが外部デバイスとの間でオペランドを転送するごとにサイクル単位で自動的にデバイスのポート・サイズを決定する、MC68020ダイナミック・バス・サイジング機構もサポートしています。

MC68030のブロック図を図1-1に示します。プロセッサが要求する命令およびデータは、可能なときは常に内部キャッシュから供給されます。メモリ管理ユニット(MMU)は、アドレス変換キャッシュ(ATC)を利用することにより、プロセッサが生成した論理アドレスを物理アドレスに変換します。バス・コントローラは、物理アドレスにおける CPU とメモリまたはデバイス間のデータ転送を管理します。

1.1 特長

MC68030マイクロプロセッサの特長は以下のとおりです。

- ●MC68020 および初期の M68000 マイクロプロセッサとオブジェクト・コード・コンパチブル
- ●完全32ビット非多重化アドレスおよびデータ・バス
- 16 個の32 ビット汎用データおよびアドレス・レジスタ
- ●2個の32ビット・スーパバイザ・スタック・ポインタおよび10個の特殊制御レジスタ



2

- ●同時アクセス可能な256バイト命令キャッシュおよび256バイト・データ・キャッシュ
- ●命令実行および内蔵キャッシュ・アクセスと並行してアドレス変換を行なうページ方式のメモリ 管理ユニット
- ●2つの透過セグメントにより、定義済み物理アドレス間でデータ・ブロックを転送するグラフィックス・アプリケーションなどのシステムに対し、物理メモリへの未変換アクセスの定義が可能
- ●高度な並列処理機能をもつパイプライン・アーキテクチャにより、バス転送および命令実行と オーバラップして、内部キャッシュへのアクセスが可能
- ●高性能バス・コントローラで、すべての物理アドレス空間に対して、非同期バス・サイクル(最小3クロック)、同期バス・サイクル(最小2クロック)、およびバースト・データ転送(最小1クロック)をサポート
- ●ダイナミック・バス・サイジングで8、16、32 ビット・メモリおよび周辺デバイスをサポート
- ●M68000 コプロセッサ・インタフェース付きのコプロセッサのサポート。MC68881/MC68882 浮動小数点演算コプロセッサにより完全なIEEE浮動小数点をサポート
- 4 ギガバイトの論理および物理アドレッシング範囲
- ●モトローラの HCMOS テクノロジでインプリメントされており、CMOS と HMOS(高密度 NMOS)ゲートを最大速度、低消費電力、および最適なダイ・サイズで結合
- 20MHz以上のプロセッサ・スピード

MMUとデータおよび命令キャッシュをインプリメントしたため、性能と機能性が向上しています。また、高性能バス・コントローラおよび内部並列処理によっても、システム性能の向上が図られています。さらに、バス・インタフェースの改善、物理的サイズの縮小、および消費電力の低減などの相乗効果によって、システム・コストが下がるため、コスト・パフォーマンスの目標を達成することができます。

1. 2 M68000ファミリへのMC68030の拡張

MC68020のオンチップ命令キャッシュに加えて、MC68030は内部データ・キャッシュを備えています。リード・サイクル時にアクセスされるデータは内蔵キャッシュに記憶することができ、次回のアクセスで利用できます。データ・キャッシュは、命令が必要とするデータ・オペランドがすでにデータ・キャッシュに存在しているときに外部バス・サイクル数を減少させます。

内蔵キャッシュは内部で単一クロック・サイクルでアクセス可能なため、一段と性能が向上します。さらに、バス・コントローラは2クロック・サイクル同期モードおよびデータをロング・ワード当たり1クロックで転送可能なバースト・モード・アクセスを提供します。

MC68030 高性能マイクロプロセッサは、オンチップ・メモリ管理ユニットを内蔵しており、これによってCPUコア、内部キャッシュ、およびバス・コントローラと並行してアドレス変換処理を実行することができます。

このほか、エミュレーションやシステム解析をサポートする信号も用意されています。外部デバッグ装置は、ブレークポイント処理時にオンチップ・キャッシュおよび MMU をディセーブルすることによって、MC68030 の内部状態を凍結させることができます。さらに、MC68030 が次のような情報を表示します。

- 1. 命令パイプのリフィルの先頭
- 2. 命令の境界
- 3. ペンディングのトレースまたは割込み処理
- 4. 例外処理
- 5. ホルト条件

このステータスおよび制御情報により、外部デバッグ装置は MC68030 の動作をトレースし、MC68030 との間で独占的な対話処理が可能なため、システムのデバッグ作業を効率よく低減できます。

1.3 プログラミング・モデル

MC68030のプログラミング・モデルは、ユーザ・モデルとスーパバイザ・モデルの2つのグループのレジスタで構成されます。これはユーザおよびスーパバイザ特権レベルに対応しています。ユーザ特権レベルで実行されるユーザ・プログラムは、ユーザ・モデルのレジスタしか使用できません。スーパバイザ・レベルで実行されるシステム・ソフトウェアは、スーパバイザ・レベルの制御レジスタを使用してスーパバイザ機能を実行します。

図1-2にユーザ・プログラミング・モデルを示します。これは、次のような16個の32ビット汎用レジスタおよび2個の制御レジスタで構成されています。

- ●汎用32ビット・レジスタ(D0~D7、A0~A7)
- 32 ビット・プログラム・カウンタ(PC)
- ●8ビット・コンディション・コード・レジスタ(CCR)

スーパバイザ・プログラミング・モデルは、ユーザが利用できるレジスタと14個の制御レジスタ で構成されます。




図1-2 ユーザ・プログラミング・モデル

- 2 個の 32 ビット・スーパバイザ・スタック・ポインタ (ISP および MSP)
- 16 ビット・ステータス・レジスタ(SR)
- 32 ビット・ベクタ・ベース・レジスタ(VBR)
- 32 ビット・オルタネート・ファンクション・コード・レジスタ(SFC および DFC)
- 32 ビット・キャッシュ制御レジスタ(CACR)
- 32 ビット・キャッシュ・アドレス・レジスタ(CAAR)
- 64 ビット CPU ルート・ポインタ(CRP)
- 64 ビット・スーパバイザ・ルート・ポインタ(SRP)
- 32 ビット変換制御レジスタ(TC)
- 32 ビット透過変換レジスタ(TT0 および TT1)
- 16 ビット MMU ステータス・レジスタ (MMUSR)

ユーザ・プログラミング・モデルは、以前の M68000 ファミリ・マイクロプロセッサから変わっていません。スーパバイザ・プログラミング・モデルは、ユーザ・プログラミング・モデルを補完するもので、応答性にすぐれたオペレーティング・システム機能、I/O制御およびメモリ管理サブシステムを実現するためにスーパバイザ特権レベルを利用する MC68030 システム・プログラマだけが使用します。このスーパバイザ・プログラミング・モデルには、MC68030 の特別な機能をアクセスおよびイネーブルするためのすべての制御機能があります。この分離は十分配慮して実現されていますので、すべてのアプリケーション・ソフトウェアは非特権ユーザ・レベルで動作するように書かれ、任意の M68000 プラットホームから修正なしで MC68030 に移植できるようになっています。通常、システム・ソフトウェアは新しい設計に移行する際にシステム・プログラマが修正を加えるため、制御機能はスーパバイザ・プログラミング・モデルに適切に配置されています。たとえば、MC68030 の透過変換機能および 2 個の変換レジスタは MC68030 のファミリ・スーパバイザ・プログラミング・モデルに新しく追加されたものです。スーパバイザ・コードだけがこの機能を使用し、ユーザ・アプリケーション・プログラムは影響を受けません。

レジスタD0~D7はビットおよびビット・フィールド(1から32ビット)、バイト(8ビット)、ワード(16ビット)、ロング・ワード(32ビット)、およびクワッド・ワード(64ビット)操作のためのデータ・レジスタとして使用します。レジスタA0~A6、ユーザ・スタック・ポインタ、割込みスタック・ポインタ、およびマスタ・スタック・ポインタは、ソフトウェア・スタック・ポインタまたはベース・アドレス・レジスタとして使用できるアドレス・レジスタです。レジスタA7(図1-3でA7)およびA7″として示しています)は、ユーザ特権レベルではユーザ・スタック・ポインタに、またスーパバイザ特権レベルでは割込みまたはマスタ・スタック・ポインタのいずれかに適用されるレジスタ名です。スーパバイザ特権レベルでは、アクティブなスタック・ポインタ(割込みまたはマスタ)をスーパバイザ・スタック・ポインタ(SSP)とよびます。さらに、アドレス・レジスタをワードおよびロング・ワード操作に使用することができます。16個の汎用レジスタ(D0~D7、A0~A7)は、すべてインデックス・レジスタとして使用できます。

プログラム・カウンタ (PC) は、MC68030 が次に実行する命令のアドレスを保持します。命令実行中および例外処理中、プロセッサはPCの内容を自動的にインクリメントするか、または適宜新しい値をPC に入れます。

ステータス・レジスタ $SR(\boxtimes 1-4)$ は、プロセッサの状態を記憶します。これは前の処理の結果を反映するコンディション・コードを内容とし、プログラムの条件付き命令を実行するために使用できます。コンディション・コードは拡張(X)、ネガティブ(N)、ゼロ(Z)、オーバフロー(V)、およびキャリ(Z)です。コンディション・コードを含むユーザ・バイトは、ユーザ特権レベルで利用可能な唯一のステータス・レジスタ情報であり、ユーザ・プログラムで Z CCR として参照されます。スーパバイザ特権レベルでは、ソフトウェアは割込み優先順位マスク(Z ビット)および追加制御ビットを含




図1-3 スーパバイザ・プログラミング・モデル追補

むステータス・レジスタ全体にアクセスできます。これらのビットは、プロセッサが次の状態にあるかどうかを示します。

- 1. 2つのトレース・モード(T1、T0)のいずれか
- 2. スーパバイザまたはユーザ特権レベル(S)
- 3. マスタまたは割込みモード(M)

ベクタ・ベース・レジスタ(VBR)には、メモリ内の例外ベクタ・テーブルのベース・アドレスがあります。ベクタ・テーブルにアクセスするために、例外ベクタのディスプレースメントがこのレジスタの値に加算されます。

オルタネート・ファンクション・コード・レジスタ SFC および DFC には、3 ビットのファンクション・コードがあります。ファンクション・コードは、オプションにより8 つの4 ギガバイト・アドレス空間を提供する、32 ビットのリニア・アドレスの拡張と考えることができます。ファンクション・コードはプロセッサによって自動的に生成され、ユーザおよびスーパバイザ特権レベルにあるデータおよびプログラムのためのアドレス空間、およびプロセッサ機能(たとえばコプロセッサ通信など)に使用する CPU アドレス空間を選択します。レジスタ SFC および DFC は、特定の命令によって使用され、操作のためのファンクション・コードを明示的に指定します。




図1-4 ステータス・レジスタ

キャッシュ制御レジスタ(CACR)は、MC68030のオンチップ命令およびデータ・キャッシュを制御します。キャッシュ・アドレス・レジスタ(CAAR)はキャッシュ制御機能のアドレスを記憶します。 CPUルート・ポインタ(CRP)は、MC68030が現在実行しているタスクに対する変換ツリーのルートを指すポインタを保持しています。このツリーには、タスクのアドレス空間のマッピング情報があります。スーパバイザ・ルーチンに個別のアドレス空間を与えるように MC68030 を構成すると、スーパバイザ・ルート・ポインタ(SRP)は、スーパバイザのアドレス空間を記述する変換ツリーのルートを指すポインタをもっています。

変換制御レジスタ(TC)は、アドレス変換を制御する複数のフィールドで構成されます。これらのフィールドは、アドレス変換のイネーブルおよびディセーブル、スーパバイザ・アドレス空間のためのSRP使用のイネーブルおよびディセーブルを行ない、さらにアドレスを変換する際にファンクション・コードを選択するか、あるいは無視します。その他のフィールドはメモリ・ページのサイズ、変換で使用するアドレス・ビット数、および変換テーブルの構造を定義します。

透過変換レジスタTTOおよびTT1により、メモリの個別ブロックをアドレス変換を行なわないで直接アクセス可能なように指定することができます。これらの領域の論理アドレスは、メモリ・アクセス時の物理アドレスになります。ファンクション・コードおよびアドレスの最上位8ビットは、メモリの領域とアクセスのタイプを定義するのに使用でき、リードまたはライトのいずれか、または両方のタイプのメモリ・アクセスを直接マッピングできます。透過変換機能により、メモリまたはI/O空間において、オンチップ・アドレス変換キャッシュのコンテクストを妨害したり、変換テーブルのルックアップに付随した遅延を生じることなく、大きなデータ・ブロックを高速で移動することができます。この機能はグラフィックス、コントローラ、およびリアルタイム・アプリケーションに役立ちます。

MMUステータス・レジスタ(MMUSR)は、アドレス変換キャッシュまたは変換ツリーで、ある論理アドレスをサーチした結果生じる、メモリ管理ステータス情報を保持します。

1. 4 データ・タイプおよびアドレッシング・モード

次の7種類の基本データ・タイプがサポートされています。

- ●ビット
- ●ビット・フィールド(連続ビット・フィールド、長さ1~32ビット)

表 1-1 MC68030 のアドレッシング・モード

アドレッシング・モード	シンタックス
レジスタ直接	
データ・レジスタ直接	Dn
アドレス・レジスタ直接	An
レジスタ間接	
アドレス・レジスタ間接	(An)
ポストインクリメント付きアドレス・レジスタ間接	(An) +
プリデクリメント付きアドレス・レジスタ間接	- (An)
ディスプレースメント付きアドレス・レジスタ間接	(d ₁₆ , An)
インデックス付きレジスタ間接	
インデックス付きアドレス・レジスタ間接(8 ビット・ディスプレースメント)	(d ₈ , An, Xn)
インデックス付きアドレス・レジスタ間接(ベース・ディスプレースメント)	(bd, An, Xn)
メモリ間接	
ポストインデックス付きメモリ間接	([bd, An], Xn, od)
プリインデックス付きメモリ間接	([bd, An, Xn], od)
ディスプレースメント付きプログラム・カウンタ間接	(d ₁₆ , PC)
インデックス付きプログラム・カウンタ間接	
インデックス付き PC 間接(8 ビット・ディスプレースメント)	(d ₈ , PC, Xn)
インデックス付き PC 間接(ベース・ディスプレースメント)	(bd, PC, Xn)
プログラム・カウンタ・メモリ間接	
ポストインデックス付きPCメモリ間接	([bd, PC], Xn, od)
プリインデックス付き PC メモリ間接	([bd,PC, Xn], od)
絶対	
絶対ショート	W.(xxx)
絶対ロング	(xxx).L
イミディエイト	# (data)

- 注:Dn = データ・レジスタ、D0~D7

 - d_8 , $d_{16}=2$ の補数、または符号拡張ディスプレースメント。実効アドレス計算の一部として加算される。サイズは $8(d_8)$ または $16(d_{16})$ ビット。省略した場合、アセンブラは0の値を使用する。
 - Xn = インデックス・レジスタとして使用するアドレス・レジスタまたはデータ・レジスタ。形式はXn.SIZE*SCALEで、SIZEは.Wまたは.L(インデックス・レジスタのサイズを示す)で、SCALEは1、2、4または8(インデックス・レジスタに SCALEが乗算される)。SIZEおよびSCALE、またはその一方の使用はオプション。
 - bd = 2の補数ベース・ディスプレースメント。これが存在する場合、サイズは16または32ビット。
 - od = 外側ディスプレースメント。メモリ間接の後に実効アドレス計算の一部として加算される。この使用はオプションで、16または32ビットのサイズが指定できる。
 - PC = プログラム・カウンタ
 - 〈data〉 = 8, 16, または32 ビットのイミディエイト値
 - () =実効アドレス
 - [] =ロング・ワード・アドレスに対する間接アドレスとして使用

表1-2 命令セット

ニーモニック	内容	ニーモニック	内 容
ABCD ADD ADDA ADDI ADDQ ADDX AND	拡張付き 10 進加算 加算 アドレス加算 イミディエイト加算 クイック加算 拡張加算 論理積	MOVE USP MOVEC MOVEM MOVEP MOVEQ MOVES	ユーザ・スタック・ポインタの転送 制御レジスタ転送 複数レジスタ転送 周辺データ転送 クイック転送 オルタネート・アドレス空間転送
ANDI ASL,ASR	イミディエイト論理積 算術右または左シフト	MULS MULU	符号付き乗算 符号なし乗算
BCC BCHG BCLR BFCHG BFCLR BFEXTS	条件分岐 ビット・テストと変更 ビット・テストと変更 ビット・テストとクリア ビット・フィールドのテストとクリア ビット・フィールドのテストとクリア 符号付きビット・フィールド抽出 符号なしビット・フィールド抽出 ビット・フィールド挿入 ビット・フィールドのテスト ビット・プレーク・ポイント 無条件分岐	NBCD NEG NEGX NOP NOT	拡張付き10進ネゲート ネゲート 拡張付きネゲート 無操作 論理否定
BFEXTU BFFFO BFINS BFSET		OR ORI ORI CCR ORI SR	論理和 イミディエイト論理和 コンティション・コートとのイミディエイト論理和 ステータス・レシスタとのイミディエイト論理和
BFTST BKPT BRA		PACK PEA	パックBCD 実効アドレスのプッシュ
BSET BSR BTST	ビット・テストとセット サブルーチン分岐 ビット・テスト	PFLUSH PFLUSHA PLOADR, PLOADW PMOVE PMOVEFD PTESTR, PTESTW	ATCのエントリのフラッシュ ATCの全エントリのフラッシュ ATCへのエントリのロード
CAS CAS2 CHK CHK2 CLR	オペランドの比較と交換 デュアル・オペランドの比較と交換 レジスタ境界チェック レジスタの上限および下限のチェック クリア 比較 アドレス比較 イミディエイト比較 メモリ比較 レジスタ上限および下限の比較		MMU レジスタ転送 ラッシュ・ディセーブル付き MMU レジスタ転送 論理アドレスのテスト
CMP CMPA CMPI CMPM CMP2		RESET ROL, ROR ROXL, ROXR RTD RTE RTE	外部デバイスのリセット 右または左ローテイト 拡張付き右または左ローテイト リターンおよびパラメータの割当て解除 例外処理からのリターン リターンおよびコンディション・コードの回復 サブ・ルーチンからのリターン 拡張付き 10 進減算 条件セット ストップ 減算 アドレス減算 イミディエイト減算 クイック減算 拡張付き減算
DBcc DIVS, DIVSL DIVU, DIVUL	条件テスト・デクリメントおよび分岐 符号付き除算 符号なし除算	RTS	
EOR EORI EXG EXT, EXTB	排他的論理和 イミディエイト排他的論理和 レジスタの交換 符号拡張	Scc STOP SUB SUBA SUBI	
ILLEGAL	不当命令トラップ処理要求	SUBQ SUBX	
JMP JSR	ジャンプ サブルーチンへのジャンプ		レジスタ・ワードの交換 オペランドのテストとセット
LEA LINK LSL, LSR	実効アドレスのロード リンクと割付け 論理右および左シフト	TAS TRAP TRAPcc TRAPV TST	オペラントのテストとセット トラップ 条件トラップ オーバフロー・トラップ オペランドのテスト
MOVE MOVEA MOVE CCR MOVE SR	データ転送 アドレス転送 コンディション・コード・レジスタの転送 ステータス・レジスタの転送	UNLK UNPK	リンク解除 アンパック BCD

コプロセッサ命令

ニーモニック	内 容	
cpBcc cpDBcc	コプロセッサ条件分岐 コプロセッサ条件テスト、デクリメントおよび 分岐	
cpGEN	コプロセッサの一般機能	

ニーモニック	内容
cpRESTORE	コプロセッサ・リストア機能
cpSAVE	コプロセッサ・セーブ機能
cpScc	コプロセッサ条件セット
cpTRAPcc	コプロセッサ条件トラップ

- ●BCD ディジット(パック型式:2ディジット/バイト、アンパック型式:1ディジット/バイト)
- ●バイト整数(8ビット)
- ●ワード整数(16ビット)
- ●ロング・ワード整数(32ビット)
- ●クワッド・ワード整数(64ビット)

このほか、メモリ・アドレスなどのデータ・タイプもサポートされています。また、コプロセッサ機構によって、MC68881およびMC68882浮動小数点演算コプロセッサによる浮動小数点演算が、特殊なユーザ定義のデータ・タイプおよび機能と同様に直接サポートされます。

表1-1 に示すように、18種類のアドレッシング・モードがあり、そのうち以下の9種類が基本タイプとなっています。

- ●レジスタ直接
- ●レジスタ間接
- ●インデックス付きレジスタ間接
- ●メモリ間接
- ●ディスプレースメント付きプログラム・カウンタ間接
- ●インデックス付きプログラム・カウンタ間接
- ●プログラム・カウンタ・メモリ間接
- ●絶対
- ●イミディエイト

レジスタ間接アドレッシング・モードでは、ポストインクリメント、プリデクリメント、オフセット、およびインデックスを指定することができます。プログラム・カウンタ相対モードでもインデックスおよびオフセットを指定できます。MC68020と同様に、この2つのモードはメモリを使用して間接参照が可能なように拡張されています。これらのアドレッシング・モードのほかにも、多くの命令でコンディション・コード・レジスタ、スタック・ポインタ、およびプログラム・カウンタのいずれか、あるいは全部の使用を指定することができます。

1.5 命令セットの概要

MC68030 の命令セットを表1-2 に示します。構造化高級言語や高度なオペレーティング・システムをサポートするために、命令セットが強化されています。多くの命令はバイト、ワード、またはロング・ワードを扱い、ほとんどの命令が18種類のアドレッシング・モードを任意に使用することができます。

1.6 仮想メモリ/マシンの概念

MC68030 の全アドレッシング範囲は、8つのアドレス空間のそれぞれで4ギガバイト(4, 294, 967, 296 バイト)です。 たいていの MC68030 システムはこれより小さい物理メモリを実装していますが、 仮想メモリ手法を用いて、各ユーザ・プログラムに対し4ギガバイトのメモリがフルに存在するよう に見えるシステムにすることができます。

仮想メモリ・システムでは、実際にシステムに実装されている物理メモリが小さくても、あたかも大容量のメモリが存在するかのようにユーザ・プログラムを書くことができます。同様に、テープ・ドライブ、ディスク・ドライブ、プリンタ、ターミナルなど、システムに実際には存在しない装置に対し、ユーザ・プログラムでアクセスできるようにシステムを設計することができます。ソフトウェアで適切にエミュレートすれば、物理システムをユーザ・プログラムにとって別のM68000

コンピュータ・システムに見えるようにすることができ、エミュレートされたシステムの全資源に 完全にアクセスできます。このようにエミュレートされたシステムを仮想マシンとよんでいます。

1.6.1 仮想メモリ

仮想メモリをサポートするシステムは、プロセッサから直接アクセスできる小容量の高速物理メモリを用意し、それよりもはるかに大きい "仮想" メモリ・イメージを大容量ディスク・ドライブなどの補助記憶装置で保持します。プロセッサが仮想メモリ・マップ上のあるロケーションにアクセスしようとしたときに、そのロケーションの情報が物理メモリ上に存在しなかった場合は、"ページ・フォールト"が発生します。ページ・フォールトが発生すると、そのロケーションへのアクセスは一時的に中断され、必要なデータが補助記憶装置からフェッチされて物理メモリ上に置かれます。その後、中断されていたアクセスが再開または継続されます。

MC68030 は命令継続法を使って仮想メモリをサポートします。バス・サイクルがバス・エラー信号によってターミネートされると、マイクロプロセッサは現在の命令を中断して仮想メモリ・バス・ハンドラを実行します。バス・エラー・ハンドラは実行を完了すると、エラーが検出されていたときに実行中であったプログラムに制御を返し、フォールトが発生したバス・サイクルを再実行(必要な場合)した後、中断されていた命令を継続して実行させます。

1.6.2 仮想マシン

仮想マシン・システムの代表的な使用例として、開発中でありまだプログラム作成に利用できない新しいマシンに対する、オペレーティング・システムなどのソフトウェアの開発があります。仮想マシン・システムでは、管理OSが新しいマシンのハードウェアをエミュレートし、新しいソフトウェアをあたかも新しいハードウェア上で稼働しているかのように実行し、デバッグできるようにします。新しいソフトウェアは、管理OSによって管理され、管理OSより低い特権レベルで実行されます。したがって、新しいソフトウェアが物理的に存在しない(それゆえに、エミュレートする必要がある)仮想資源にアクセスしようとすると、管理OSにトラップされ、管理OSのソフトウェアで処理されます。

MC68030の仮想マシンでは、ユーザ特権レベルで仮想アプリケーションが実行されます。管理OSはスーパバイザ特権レベルで動作し、新OSがスーパバイザ資源へアクセスしようとしたり、特権命令を実行しようとすると、管理OSへのトラップが発生します。

メモリ・マップ入出力方式のシステムでは、仮想入出力デバイスをサポートするのに命令の継続を使用しています。仮想デバイスのコントロール・レジスタおよびデータ・レジスタは、メモリ・マップの中でシミュレートされます。仮想レジスタにアクセスするとフォールトが発生し、ソフトウェアによってそのレジスタの機能がエミュレートされます。

1.7 メモリ管理ユニット

メモリ管理ユニット(MMU)は、メモリに格納されている変換テーブルを使用して、論理アドレスを物理アドレスに変換することによって仮想メモリ・システムをサポートします。MMUは最後に使用したアドレス変換キャッシュ(ATC)にアドレス・マッピングを格納します。ATCにCPUが要求するバス・サイクルのアドレスがあるときには、変換テーブルのサーチは行なわれません。MMUの特長は以下のとおりです。

- ●テーブル空間の利用効率を高めるショートおよびロング・フォーマット・ディスクリプタによる 多重レベル変換テーブル
- ●マイクロコードによるテーブル・サーチの自動実行

- 22エントリのフル・アソシアティブATC
- ●アドレス変換、内部命令、およびデータ・キャッシュ・アクセスを並列に実行
- 256~32Kバイトの8ページ・サイズが利用可能
- ●2つのオプションのトランスペアレント・ブロック
- ●ユーザおよびスーパバイザ・ルート・ポインタ・レジスタ
- ●書込み保護およびスーパバイザ保護属性
- ●ソフトウェアによる変換のイネーブル/ディセーブル
- ●外部 MMUDIS 信号により変換をディセーブル可能
- ●テーブルおよび ATC において使用および変更ビットを自動的に維持
- ●キャッシュ・インヒビット出力(CIOUT)信号をページ単位でアサート可能
- 15の上位アドレス・ビットを無視できる32ビットの内部論理アドレス
- ●3ビットのファンクション・コードで別々のアドレス空間をサポート
- ●32ビットの物理アドレス

MMUが実行するメモリ管理機能をデマンド・ページ・メモリ管理とよびます。タスクは実行時に必要なメモリ領域を指定するため、メモリの割付けはデマンド・ベースでサポートされます。要求されたメモリへのアクセスが、現在システムでマップされていない場合は、そのアクセスによりオペレーティング・システムに対して必要なメモリ・イメージのロードまたは割付けが要求されます。MC68030では、物理メモリはページ・フレームとよぶ指定バイト数よりなるブロックで管理されているため、ページ・メモリ管理手法を使用しています。論理アドレス空間は、ページ・フレームと同じバイト数をもつ固定サイズ・ページに分割されています。メモリ管理は物理ページ・アドレスを論理ページに割り当てます。次にシステム・ソフトウェアは補助記憶装置とメモリ間で1回に1ページ以上のデータを変換します。

1.8 パイプライン・アーキテクチャ

MC68030 は3段のパイプライン内部アーキテクチャを使用して、命令のスループットを最適化します。このパイプラインによって、1つの命令の3ワードまで、あるいは3個までの連続した命令を並行してデコードすることができます。

1.9 キャッシュ・メモリ

参照の局所性のために、プログラムで使用される命令やデータは、短時間のうちに再使用される確率が高くなっています。さらに、現在使用中の命令およびデータの近くにある命令やデータも、短期間のうちに再使用される確率が高いといえます。このような局所性の特質を生かすために、MC68030 は2つの論理キャッシュ、1つのデータ・キャッシュ、および1つの命令キャッシュをチップ上に内蔵しています。

各キャッシュは、それぞれが4つのロング・ワード(16バイト)ブロックをもつ16個のエントリよりなる256バイトの情報を記憶します。プロセッサは1回に1つのロング・ワード、あるいはバースト・モード・アクセス中には連続した4つのロング・ワードをキャッシュ・エントリに入れます。バースト動作モードは、キャッシュを効率よく満たすだけでなく、実行タスクの局所性のために近い将来に必要になると思われる近傍の命令やデータ・アイテムをも捕捉します。

キャッシュによって、プロセッサがメモリから情報をフェッチするのに必要なバス・サイクル数が減り、システムの他のバス・マスタが利用できるバス・バンド幅が増えるため、システムの全体性能が向上します。MC68030でデータ・キャッシュが追加されたことにより、キャッシュ手法の恩

恵がメモリ・アクセス全体にまで拡大されました。ライト・サイクル中、データ・キャッシュ回路はデータをメモリ内のアイテムだけでなく、キャッシュに入っているデータ・アイテムにも書き込み、キャッシュ内のデータとメモリ内のデータの一貫性を維持します。しかし、キャッシュにないデータの書込みについては、キャッシュ制御レジスタ(CACR)で選択されているライト・アロケーション方式によって、データ・アイテムがキャッシュに格納される場合とされない場合があります。

(1977年) 1977年 - 1977

第 2 章

データ構成および アドレッシング機能

マイクロプロセッサによるメモリへの外部参照は、ほとんどがプログラム参照かデータ参照のいずれかです。それらは命令ワードまたは命令のオペランド(データ・アイテム)のいずれかをアクセスします。プログラム参照は、プログラム空間、プログラム命令をもつメモリ・セクション、および命令ストリームにある任意のイミディエイト・データ・オペランドに対する参照のことです。プログラム空間内の命令の説明は「第3章 命令セット」を参照してください。データ参照は、データ空間、プログラム・データをもつメモリ・セクションに対する参照です。命令ストリームのデータ・アイテムは、プログラム・カウンタ相対アドレッシング・モードでアクセスすることができ、これらのアクセスはプログラム参照として分類されています。3番目のタイプの外部参照は、コプロセッサ通信、割込みアクノリッジ・サイクル、およびブレークポイント・アクノリッジ・サイクルに使用され、CPU空間参照として分類されます。MC68030はプログラム空間、データ空間、または特殊機能の必要に応じて、CPU空間へアクセスするためのファンクション・コードを自動的に設定します。メモリ管理ユニットは、このファンクション・コードを使用して独立したプログラム(リード・オンリ)およびデータ(リード・ライト)メモリ領域を構成することができます。


本章ではMC68030のデータ構成およびアドレッシング機能について説明します。命令で使用するオペランドの種類をリストし、レジスタとそのオペランドとしての使い方を解説します。次にメモリ内のデータ構成とメモリ内のデータへアクセスするのに使用できるアドレッシング・モードを説明します。最後に、システム・スタックとユーザ・プログラム・スタックおよびキューについて述べます。

2. 1 命令オペランド

MC68030 は多様なアプリケーションの要求に応えるために、汎用のオペランド・セットをサポートしています。MC68030 の命令オペランドは、レジスタ、メモリ、または命令そのものに置くことができます。命令オペランドはコプロセッサに置くこともできます。オペランドのサイズは、1 ビット、1 から 32 ビット長のビット・フィールド、バイト(8 ビット)、ワード(16 ビット)、ロング・ワード(32 ビット)、またはクワッド・ワード(64 ビット)と定義されています。各命令のオペランドのサイズは、命令の中に明示されるか、命令の操作によって暗黙に決められています。コプロセッサは、データ・オペランドのタイプとサイズがきわめて特殊ながら大きく変化する必要のある計算モデルをサポートするように設計されています。そのため、コプロセッサ命令は任意のサイズのオペランドを指定できるようになっています。

2. 2 レジスタ内のデータ構成

8個のデータ・レジスタは1、8、16、32、および64ビットのデータ・オペランド、16または32ビットのアドレス、および1~32ビットのビット・フィールドを扱うことができます。7個のアドレス・レジスタと3個のスタック・ポインタは、16または32ビットのアドレス・オペランドに使用可能です。制御レジスタ(SR、VBR、SFC、DFC、CACR、CAAR、CRP、SRP、TC、TT0、TT1 およびMMUSR)は機能によって扱うサイズが異なります。コプロセッサは独自のオペランド・サイズを定義し、オンチップ・レジスタでそれらを扱うことができます。



データ・レジスタ内のデータ構成


2. 2. 1 データ・レジスタ

各データ・レジスタの幅は32 ビットです。バイト・オペランドは下位8 ビット、ワード・オペランドは下位16 ビット、そしてロング・ワード・オペランドは32 ビット全体を使用します。データ・レジスタをソースまたはデスティネーションのオペランドとして使うときには、該当の下位バイトまたはワード(それぞれ、バイトまたはワードの操作に対応)だけが使用または変更されます。残りの上位部分は使用することも変更することもできません。ロング・ワード整数の最下位ビットは、ビット0としてアドレス指定され、最上位ビットはビット31としてアドレス指定されます。ビット・フィールドの場合、最上位ビットはビット0としてアドレス指定され、最下位ビットはフィールド幅-1としてアドレス指定されます。フィールド+オフセットの幅が32を超えると、ビット・フィールドはレジスタ内で循環します。次にデータ・レジスタ内の各種データ・タイプの構成を示します。クワッド・ワードのデータは2つのロング・ワードで構成され、32 ビットの乗算の積または32 ビットの除算の商(符号付きおよび符号なし)に使われます。クワッド・ワードは任意の2個のデータ・レジスタで構成することができる、使用するレジスタの順序や組合せに関する制約はありません。このデータ・タイプを明示して使用する命令はありませんが、MOVEM命令を使用してレジスタ間でクワッド・ワードの転送を行なうことができます。

2進化10進(BCD)データは、2進形式で10進数を表現します。さまざまなBCDコードが考案されていますが、M68000ファミリのBCD命令は最下位4ビットが対応する10進数値をもつ2進数フォーマットをサポートします。2種類のBCDフォーマットを使用しています。アンパックBCDフォーマットでは1バイトが1桁で、最下位4ビットには2進数が入り最上位4ビットは未定義です。パックBCDフォーマットでは1バイトが2桁になっており、最下位4ビットには最下位桁が入ります。

2. 2. 2 アドレス・レジスタ

アドレス・レジスタおよびスタック・ポインタは、それぞれ32ビット幅で、32ビットのアドレスを保持します。アドレス・レジスタは、バイト・サイズのオペランドに使用することはできません。したがって、アドレス・レジスタをソース・オペランドとして使用する場合は、操作サイズに応じて下位ワードまたはロング・ワード・オペランド全体が使用されます。アドレス・レジスタをデスティネーション・オペランドとして使用する場合は、操作サイズには関係なくそのレジスタ全体が影響を受けます。ソース・オペランドがワード・サイズの場合、オペランドは32ビットに符号拡張されてから、アドレス・レジスタ・デスティネーションに対する操作に使用されます。アドレス・レジスタは、主にアドレスとアドレス計算のサポートに使用されます。命令セットには、アドレス・レジスタの内容を加算、減算、比較、および転送する命令が含まれています。次にアドレス・レジスタ内のアドレス構成を示します。



アドレス・レジスタ内のアドレス構成

2.2.3 制御レジスタ

ここで説明する制御レジスタは、スーパバイザ機能のための制御情報を保持し、サイズは可変です。ステータス・レジスタのユーザ部分(コンディション・コード・レジスタCCR)を除いては、スーパバイザ特権レベルの命令でしかアクセスされません。

図1-4に示すステータス・レジスタ(SR)は16ビット幅です。ステータス・レジスタの12ビットしか定義されていません。未定義の値はすべてモトローラが将来使用するため予約しています。未定義のビットは0で読み出されますが、書込みを行なうときは将来的に互換性が維持されるようにゼロを書き込まなければなりません。ステータス・レジスタの下位バイトは、コンディション・コード・レジスタ(CCR)になっています。コンディション・コード・レジスタに対する操作は、スーパバイザまたはユーザ特権レベルで実行することができます。ステータス・レジスタおよびコンディション・コード・レジスタに対する操作はワード・サイズ操作ですが、コンディション・コード・レジスタに対する操作では、特権レベルに関係なく上位バイトはすべて0で読み出され、書込みは無視されます。

スーパバイザ・プログラミング・モデル(図1-3)に制御レジスタを示します。キャッシュ制御レジスタ(CACR)は、オンチップ命令キャッシュおよびデータ・キャッシュに対して制御およびステータス情報を与えます。キャッシュ・アドレス・レジスタ(CAAR)は、キャッシュ制御機能に対するアドレスを保持します。ベクタ・ベース・レジスタ(VBR)は、例外ベクタ・テーブルのベース・アドレスを保持します。CACR、CAAR、およびVBR に関係するすべての操作は、これらのレジスタがソース・オペランドまたはデスティネーション・オペランドのいずれに使用する場合も、ロング・ワード操作となります。

オルタネート・ファンクション・コード・レジスタ(SFCおよびDFC)はビット 2:0だけがインプリメントされた 32 ビット・レジスタで、これらのビットは MOVES、PLOAD、PFLUSH、および PTEST 命令のオペランドの読出しまたは書込みのときに、アドレス空間の値(FCO \sim FC2)を保持します。オルタネート・ファンクション・コード・レジスタとの間の転送は MOVEC 命令で行なわれます。これらはロング・ワード転送ですが、上位 29 ビットは0 で読み出され、書込みは無視されます。

スーパバイザ・プログラミング・モデルの残りの制御レジスタは、メモリ管理ユニットが使用します。CPUルート・ポインタ(CRP)およびスーパバイザ・ルート・ポインタ(CRP)は、ユーザおよびスーパバイザ・アドレス変換ツリーのポインタを保持します。これらの64ビット・レジスタとの間のデータ転送はクワッド・ワード転送です。変換制御レジスタ(TC)は、メモリ管理ユニットに対する制御情報を保持します。MC68030はこの32ビット・レジスタには常にロング・ワード転送を使用してアクセスします。トランスペアレント変換レジスタ TT0 および TT1 もそれぞれ32ビットのデータを保持しており、アドレス変換を行なわないダイレクト・アドレッシングのメモリ領域を区別しています。これらのレジスタ間のデータ転送はロング・ワード転送です。MMUステータス・レジスタ (MMUSR)は、PTEST命令実行後に MMU のステータスを格納します。これは16ビット・レジスタで、MMUSR との間の転送はワード転送です。詳細については「第9章 メモリ管理ユニット」を参照してください。

2.3 メモリ内のデータ構成

メモリはバイト・アドレス・ベースで構成されており、下位アドレスが上位バイトに対応しています。ロング・ワード・データ・アイテムのアドレスNは、その上位ワードの最上位バイトのアドレスに対応します。下位ワードのアドレスはN+2にあり、その最下位バイトのアドレスはN+3




図2-1 メモリ・オペランドのアドレス

です(図2-1 参照)。

MC68030ではデータを偶数バイト境界に整列させる必要はありません(図2-2 参照)が、データがそのオペランド・サイズと同じバイト境界に整列していれば、データの転送効率が最大になります。しかし、命令ワードは偶数バイト境界に整列していなければなりません。

MC68030 はメモリ内で次のデータ・タイプをサポートしています。

- ●ビットおよびビット・フィールド・データ
- ●8、16、または32ビットの整数データ
- 32 ビットのアドレス
- ●2進化10進数(パック型式およびアンパック型式)

これらのデータ・タイプは、メモリ内では図2-2 のように構成されています。これらはすべて任意のバイト・アドレスでアクセスできます。

コプロセッサは、任意のデータ・タイプおよび255バイトまでのデータ長を扱うことができます。 たとえば、浮動小数点演算コプロセッサMC68881/MC68882は、クワッド・ワード・サイズのデータ(倍精度浮動小数点数値)へのメモリ・アクセスをサポートしています。

ビット・オペランドは、メモリ内の1バイト(ベース・バイト)を選択するベース・アドレスと、そのバイトの中の1ビットを選択するビット番号によって指定されます。このバイトの最上位ビットのビット番号は7です。

ビット・フィールドのデータは、次のもので指定されます。

- 1. メモリ内の1バイトを選択するベース・アドレス
- 2. ベース・バイトの最上位ビットに関連してビット・フィールドの最左端(ベース)ビットを示すビット・フィールド・オフセット
- 3. そのビット・フィールド内のベース・ビットから右側のビット数を示すビット・フィールド幅 ベース・バイトの最上位ビットはビット・フィールド・オフセット 0、ベース・バイトの最下位ビットはビット・フィールド・オフセット 7、そしてメモリ内の直前のバイトの最下位ビットはビット・オフセット -1です。ビット・フィールドは $-2^{31}\sim2^{31}-1$ の範囲の値をとることができ、ビット・フィールド幅は $1\sim32$ ビットの範囲の値をとることができます。




図2-2 メモリ内のデータ構成

2.4 アドレッシング・モード

命令のアドレッシング・モードでオペランドの値を指定したり(イミディエイト・オペランド)、オペランドを含むレジスタを指定したり(レジスタ直接アドレッシング・モード)、あるいはメモリ内のオペランドの実効アドレスを生成する方法を指定することができます。各アドレッシング・モードに対してアセンブラのシンタックスが定義されています。

図2-3に単一実効アドレス命令のオペレーション・ワードの一般フォーマットを示します。実効アドレス・フィールドは、多数の定義モードの1つを使用できるオペランドのアドレッシング・モー

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Х	х	Х	х	Х	х	х	х	х	х	7	e- K	実効で	ドレス	ノジスタ	

図2-3 単一実効アドレス命令のオペレーション・ワード

ドを指定します。実効アドレスは2つの3ビット・フィールド、すなわち、モード・フィールドとレジスタ・フィールドで構成されています。モード・フィールドの値は、アドレッシング・モードの1つまたは1つの組合せを選択します。レジスタ・フィールドはそのモードのレジスタまたはレジスタを使用しないモードに対するサブモードを指定します。

多くの命令がオペランドの1つに対するアドレッシング・モードを暗黙に指定します。これらの命令のフォーマットには、1つのアドレッシング・モードしか使用しないオペランドに対する適切なフィールドが含まれています。

実効アドレス・フィールドで、オペランドのアドレスを完全に指定するために、追加の情報が必要になることもあります。この追加情報は実効アドレス拡張とよばれ、オペレーション・ワードの次の1ワードまたは複数のワードに含まれていて、命令の一部とみなされます。拡張ワード・フォーマットの詳細については、 Γ 2. 5 実効アドレス・エンコーディングの概要」を参照してください。本章ではアドレッシング・モードを説明するのに、次のような表記法を用いています。

EA ――実効アドレス

An ---アドレス・レジスタn

例:A3はアドレス・レジスタ3

Dn ―データ・レジスタn

例:D5 はデータ・レジスタ5


Xn. SIZE * SCALE --インデックス・レジスタn(データまたはアドレス)、インデックス・サイズ(ワードはW、ロング・ワードはL)、およびスケール・ファクタ(1、2、4、8 はそれぞれ、なし、ワード、ロング・ワード、クワッド・ワードのスケーリングに対応)を示します。

- PC --- プログラム・カウンタ
- dn ――ディスプレースメント値、nビット幅
- bd ---ベース・ディスプレースメント
- od --アウタ・ディスプレースメント
- L ---ロング・ワード・サイズ
- W ---ワード・サイズ
- () ― レジスタ内の間接アドレス
- [] ――メモリ内の間接アドレス

アドレッシング・モードでレジスタを使用するときは、操作ワードのレジスタ・フィールドで使用するレジスタを指定します。命令の中の他のフィールドは、選択されたレジスタがアドレス・レジスタかデータ・レジスタか、そしてそのレジスタをどのように使用するかを指定します。


2. 4. 1 データ・レジスタ直接モード

データ・レジスタ直接モードでは、オペランドは実効アドレス・レジスタ・フィールドで指定されるデータ・レジスタにあります。




2.4.2 アドレス・レジスタ直接モード

アドレス・レジスタ直接モードでは、オペランドは実効アドレス・レジスタ・フィールドで指定 されるアドレス・レジスタにあります。




2. 4. 3 アドレス・レジスタ間接モード

アドレス・レジスタ間接モードでは、オペランドはメモリにあり、そのオペランドのアドレスは レジスタ・フィールドで指定されるアドレス・レジスタにあります。



2. 4. 4 ポストインクリメント付きアドレス・レジスタ間接モード


ポストインクリメント付きアドレス・レジスタ間接モードでは、オペランドはメモリにあり、そのオペランドのアドレスはレジスタ・フィールドで指定されるアドレス・レジスタにあります。オペランドのアドレスは、使用された後そのオペランドのサイズがバイト、ワード、あるいはロング・



ワードのいずれであるかによって、1、2、または4だけインクリメントされます。コプロセッサは255 バイトまでの任意のサイズのオペランドに対するインクリメントをサポートすることができます。アドレス・レジスタがスタック・ポインタで、オペランド・サイズがバイトの場合は、スタック・ポインタをワードの境界に保つために、アドレスは1ではなく2だけインクリメントされます。


2. 4. 5 プリデクリメント付きアドレス・レジスタ間接モード

プリデクリメント付きアドレス・レジスタ間接モードでは、オペランドはメモリにあり、そのオペランドのアドレスはレジスタ・フィールドで指定されるアドレス・レジスタにあります。オペランドのアドレスは使用される前に、オペランド・サイズがバイト、ワード、あるいはロング・ワードのいずれであるかによって、1、2、または4だけデクリメントされます。コプロセッサは255バイトまでの任意のサイズのオペランドに対するデクリメントをサポートすることができます。アドレス・レジスタがスタック・ポインタで、オペランド・サイズがバイトの場合は、スタック・ポインタをワードの境界に保つために、アドレスは1ではなく2だけデクリメントされます。



2. 4. 6 ディスプレースメント付きアドレス・レジスタ間接モード


ディスプレースメント付きアドレス・レジスタ間接モードでは、オペランドはメモリにあります。 オペランドのアドレスは、アドレス・レジスタ内のアドレスと拡張ワード内の符号拡張された16 ビット・ディスプレースメント整数の和になります。ディスプレースメントは、常に実効アドレスの計算に使用される前に32 ビットに符号拡張されます。



2. 4. 7 インデックス付きアドレス・レジスタ間接(8ビット・ディスプレースメント)モード

このアドレッシング・モードでは、インデックス・レジスタ指示子および8ビット・ディスプレー マメントを含む1つの拡張ワードが必要です。インデックス・レジスタ指示子にはサイズおよびス


ケール情報が含まれます。このモードではオペランドはメモリにあります。オペランドのアドレスは、アドレス・レジスタ、拡張ワードの下位8ビットの符号拡張されたディスプレースメント値、およびインデックス・レジスタの符号拡張された内容(スケールされている場合もある)の和になります。このモードでは、ユーザがディスプレースメント、アドレス・レジスタ、そしてインデックス・レジスタを指定しなければなりません。



2. 4. 8 インデックス付きアドレス・レジスタ間接(ベース・ディスプレースメント)モード


このアドレッシング・モードでは、インデックス・レジスタ指示子とオプションの16または32ビットの符号拡張されたベース・ディスプレースメントが必要です。インデックス・レジスタ指示子にはサイズおよびスケール情報が含まれます。オペランドはメモリにあります。オペランドのアドレスは、アドレス・レジスタの内容、符号拡張されたインデックス・レジスタの内容をスケールした値、およびベース・ディスプレースメントの和になります。

このモードでは、アドレス・レジスタ、インデックス・レジスタ、およびディスプレースメントの指示はすべてオプションです。どれも指定されなかった場合、実効アドレスは0になります。アドレス・レジスタが指定されてなく、インデックス・レジスタがデータ・レジスタ(Dn)の場合、データ・レジスタ間接アドレスとなります。



2. 4. 9 ポストインデックス付きメモリ間接モード


このモードでは、オペランドとそのアドレスはメモリにあります。プロセッサは、ベース・レジスタ(An)とベース・ディスプレースメント(bd)を使用して、中間間接メモリ・アドレスを計算します。プロセッサはこのアドレスにあるロング・ワードにアクセスし、それにインデックス・オペランド(Xn.SIZE * SCALE)とアウタ・ディスプレースメントを加算して実効アドレスを生成します。ディスプレースメントとインデックス・レジスタの内容は両方とも32ビットに符号拡張されます。このモードのアセンブラ・シンタックスでは、中間メモリ・アドレスの計算に使用する値は大かっこ([])でくくります。4つのユーザ指定値はすべてオプションです。ベースおよびアウタ・ディスプレースメントは両方とも、ヌル、ワード、またはロング・ワードを指定することができます。ディスプレースメントを省略したり、要素がサプレスされた場合、その値を0として実効アドレスが計算されます。



2. 4. 10 プリインデックス付きメモリ間接モード


このモードでは、オペランドとそのアドレスはメモリにあります。プロセッサはベース・レジスタ(An)、ベース・ディスプレースメント(bd)、およびインデックス・オペランド(Xn.SIZE * SCALE)を使用して、中間間接メモリ・アドレスを計算します。プロセッサはこのアドレスにあるロング・ワードにアクセスし、それにアウタ・ディスプレースメントを加算して実効アドレスを生成します。ディスプレースメントとインデックス・レジスタの内容は両方とも32 ビットに符号拡張されます。

このモードのアセンブラ・シンタックスでは、中間メモリ・アドレスの計算に使用する値は大かっこ([])でくくります。4つのユーザ指定値はすべてオプションです。ベースおよびアウタ・ディスプレースメントは両方とも、ヌル、ワード、またはロング・ワードを指定することができます。ディスプレースメントを省略したり、要素がサプレスされた場合、その値を0として実効アドレスが計算されます。



2. 4. 11 ディスプレースメント付きプログラム・カウンタ間接モード


このモードではオペランドはメモリにあります。オペランドのアドレスはプログラム・カウンタのアドレスと拡張ワードの符号拡張された16 ビット・ディスプレースメント整数との和になります。プログラム・カウンタの値は、拡張ワードのアドレスです。このモードはプログラム空間参照であり、読出しだけしかできません(14.2 アドレス空間の種類」参照)。



2. 4. 12 インデックス付きプログラム・カウンタ間接(8 ビット・ディスプレースメント) モード

このモードは、「2.4.7 インデックス付きアドレス・レジスタ間接(8ビット・ディスプレースメント)モード」で説明したモードと似ていますが、ベース・レジスタとしてPCを使用します。オペランドはメモリにあります。オペランドのアドレスは、プログラム・カウンタのアドレス、拡張ワードの下位8ビットの符号拡張されたディスプレースメント整数、およびサイズおよびスケール付きの符号拡張されたインデックス・オペランドの和になります。PCの値は拡張ワードのアドレスです。このモードはプログラム空間参照であり、読出しだけしかできません。このアドレッシング・モー


ドを指定する場合、ユーザはディスプレースメント、PC、およびインデックス・レジスタを指定しなければなりません。



2. 4. 13 インデックス付きプログラム・カウンタ間接(ベース・ディスプレースメント)モード

このモードは「2.4.8 インデックス付きアドレス・レジスタ間接(ベース・ディスプレースメント)モード」で説明したものと似ていますが、ベース・レジスタとしてPCを使用します。インデックス・レジスタ指示子およびオプションの16または32ビットの符号拡張されたベース・ディスプレースメントが必要です。オペランドはメモリにあります。オペランドのアドレスは、PCの内容、符号拡張されたインデックス・レジスタの内容をスケールした値、およびベース・ディスプレースメントの和になります。PCの値は最初の拡張ワードのアドレスです。このモードはプログラム空間参照であり、読出しだけしかできません(「4.2 アドレス空間の種類」参照)。


このモードでは、プログラム・カウンタ、インデックス・レジスタ、およびディスプレースメントの指定はいずれもオプションです。しかし、ユーザがPCを使用しない場合はアセンブラ表記 "ZPC" (PCをゼロ値とする)を指定しなければなりません。これにより、実効アドレスの計算にPCを使用しないでプログラム空間にアクセスすることができます。ユーザは命令にZPCを置き、データ・レジスタ(Dn)をインデックス・レジスタとして指定して、データ・レジスタ間接アクセスによりプログラム空間にアクセスすることができます。



2. 4. 14 ポストインデックス付きプログラム・カウンタ・メモリ間接モード

このモードは「2.4.9 ポストインデックス付きメモリ間接モード」で説明したものと似ていますが、PCをベース・レジスタとして使用します。オペランドとオペランド・アドレスの両方がメモリにあります。プロセッサはベース・ディスプレースメント(bd)をPCの内容に加算して、中間間接メモリ・アドレスを計算します。プロセッサはこのアドレスにあるロング・ワードにアクセスし、それにインデックス・レジスタのスケールされた内容とオプションのアウタ・ディスプレースメントを加算して実効アドレスを生成します。計算に使用する PC の値は最初の拡張ワードのアドレスです。このモードはプログラム空間参照であり、読出しだけしかできません(「4.2 アドレス空間の種類」参照)。

このモードのアセンブラ・シンタックスでは、中間メモリ・アドレスの計算に使用する値は大かっこ([])でくくります。4つのユーザ指定値はすべてオプションです。しかし、ユーザがPCを使用しない場合はアセンブラ表記 "ZPC" (PCをゼロ値とする)を指定しなければなりません。これにより、実効アドレスの計算にPCを使用しないでプログラム空間にアクセスすることができます。ベースおよびアウタ・ディスプレースメントは両方とも、ヌル、ワード、またはロング・ワードを指定することができます。ディスプレースメントを省略したり、要素がサプレスされた場合、その値を0として実効アドレスが計算されます。




2. 4. 15 プリインデックス付きプログラム・カウンタ・メモリ間接モード

このモードは「2.4.10 プリインデックス付きメモリ間接モード」で説明したものと似ていますが、PCをベース・レジスタとして使用します。オペランドとオペランド・アドレスの両方がメモリにあります。プロセッサはPCの内容にベース・ディスプレースメント(bd)、およびインデックス・レジスタの内容をスケールした値を加算して、中間間接メモリ・アドレスを計算します。プロセッサはこのアドレスにあるロング・ワードにアクセスし、それにオプションのアウタ・ディスプレー


スメントを加算して実効アドレスを生成します。PCの値は最初の拡張ワードのアドレスです。このモードはプログラム空間参照であり、読出しだけしかできません(「4.2 アドレス空間の種類」参照)。

このモードのアセンブラ・シンタックスでは、中間メモリ・アドレスの計算に使用する値は大かっこ([])でくくります。4つのユーザ指定値はすべてオプションです。しかし、ユーザがPCを使用しない場合はアセンブラ表記 "ZPC" (PCをゼロ値とする)を指定しなければなりません。これにより、実効アドレスの計算にPCを使用しないでプログラム空間にアクセスすることができます。ベースおよびアウタ・ディスプレースメントは両方とも、ヌル、ワード、またはロング・ワードを指定することができます。ディスプレースメントを省略したり、要素がサプレスされた場合、その値を0として実効アドレスが計算されます。




2. 4. 16 絶対ショート・アドレス・モード

このアドレス・モードでは、オペランドはメモリにあり、オペランドのアドレスは拡張ワードにあります。16 ビットのアドレスは使用する前に32 ビットに符号拡張されます。



2. 4. 17 絶対ロング・アドレス・モード

このモードではオペランドはメモリにあり、オペランドのアドレスは、メモリ内で命令ワードの 後の2つの拡張ワードを占有します。最初の拡張ワードにはアドレスの上位部分、そして2番目の 拡張ワードには下位部分が入ります。



2. 4. 18 イミディエイト・データ

このアドレッシング・モードでは、オペランドは1つまたは2つの拡張ワードにあります。

バイト操作 オペランドは拡張ワードの下位バイトにあります。

ワード操作 オペランドは拡張ワードにあります。

ロング・ワード操作 オペランドの上位16ビットが第1拡張ワード、下位16ビットが第2拡張 ワードにあります。

コプロセッサ命令は任意のサイズのイミディエイト・データをサポートすることができます。この場合、命令ワードの後には必要に応じていくらでも拡張ワードを続けることができます。

実効アドレスの生成: オペランド

アセンブラ・シンタックス:#XXX

モード・フィールド:111 レジスタ・フィールド:100

拡張ワード数:コプロセッサ命令を除いて1または2

2.5 実効アドレス・エンコーディングの概要

大部分のアドレッシング・モードは、表2-1に示す3つのフォーマットの1つを使用します。単一実効アドレス命令は命令ワードのフォーマットになっています。このワードのモード・フィールドの値で、アドレッシング・モードを選択します。レジスタ・フィールドには一般のレジスタ番号、あるいはモード・フィールドが "111" のときには、アドレッシング・モードを選択する値があります。表2-3にこれらのフィールドのエンコーディングを示します。インデックス・モードまたは間接モードのいくつかは、短縮フォーマットの拡張ワードが後に続く命令ワードを使用しています。他のインデックスまたは間接モードは、命令ワードおよびフル・フォーマットの拡張ワードで構成されます。MC68030 の最長命令は10個の拡張ワードをもちます。これは、ソースおよびデスティネーション両方の実効アドレスに対して、フル・フォーマットの拡張ワード、そして同じく両方のアドレスに対して32ビットのベース・ディスプレースメントと32ビットのアウタ・ディスプレースメント

表2-1 実効アドレスの指定フォーマット

単一実効アドレス命令フォーマット

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
×	×	×	×	×	×	×	×	×	×		モード	実効ア	ドレス	レジスタ	,

短縮フォーマットの拡張ワード

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A		レジスタ		W/L	スケ	ール	0			ディ	スプレ	ースメ	ント		

フル・フォーマットの拡張ワード

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A		レジスタ		W/L	スケ	ール	1	BS	IS	BDサ	イズ	0		I/IS	
										は2ワ-					
				アウク	タ・ディ	スプレ	/ースメ	ント(0、	1また	は2ワ-	- ド)				

フィールド 命令: レジスタ 拡張:	定 義 一般レジスタ番号	フィールド BS	定 義 ベース・レジスタのサプレス: 0 = ベース・レジスタを加算 1 = ベース・レジスタをサプレス
レジスタ D/A	インデックス・レジスタ番号 インデックス・レジスタのタイプ 0 = Dn	IS	インデックスのサプレス 0 = インデックス・オペランドを評価して加算 1 = インデックス・オペランドをサプレス
W/L	1 = An ワート/ロンサ・ワートのインテックス・サイス 0 = 符号拡張ワード 1 = ロング・ワード	BD SIZE	ベース・ディスプレースメントのサイズ 00 = 予約 01 = ヌル・ディスプレースメント 10 = ワード・ディスプレースメント
スケール	スケール・ファクタ 00 = 1 01 = 2 10 = 4 11 = 8	I/IS	11 = ロング・ワード・ディスプレースメント インデックス/間接の選択: ビット6、インデックスのサプレスに関連して決 定される間接またはインデックスのオペランド

を使用したMOVE命令です。ただし、コプロセッサ命令には拡張ワードがいくつあってもかまいません。「第10章 コプロセッサ・インタフェースの説明」を参照してください。

フル・フォーマットを使用する実効アドレスに対しては、インデックス・サプレス(IS)ビットおよびインデックス/間接の選択(I/IS)フィールドの組合せにより、インデックスと間接指定のタイプが決まります。表2-2に、ISおよびI/IS値に対応するインデックスおよび間接操作を一覧にして示します。

実効アドレス・モードは使用方法によってグループにまとめられます。これらは次のように分類 することができます。

- データ データ・アドレッシング実効アドレス・モードは、データ・オペランドを参照するモードです。
- メモリ メモリ・アドレッシング実効アドレス・モードは、メモリ・オペランドを参照するモードです。
- 可 変 可変アドレッシング実効アドレス・モードは、可変(書換え可能)オペランドを参照する モードです。

IS	インデックス/間接	操作
0	000	メモリ間接なし
0	001	ヌル・アウタ・ディスプレースメント、プリインデックス付き間接
0	010	ワード・アウタ・ディスプレースメント、プリインデックス付き間接
0	011	ロング・アウタ・ディスプレースメント、プリインデックス付き間接
0	100	予約
0	101	ヌル・アウタ・ディスプレースメント、ポストインデックス付き間接
0	110	ワード・アウタ・ディスプレースメント、ポストインデックス付き間接
0	111	ロング・アウタ・ディスプレースメント、ポストインデックス付き間接
1	000	メモリ間接なし
1	001	ヌル・アウタ・ディスプレースメント付きメモリ間接
1	010	ワード・アウタ・ディスプレースメント付きメモリ間接
1	011	ロング・アウタ・ディスプレースメント付きメモリ間接
1	100 - 111	予約

表2-2 IS-I/ISメモリ間接指定エンコーディング

制 御 制御アドレッシング実効アドレス・モードは、サイズに関係しないメモリ・オペランド を参照するモードです。

表2-3に各実効アドレッシング・モードが属するカテゴリを示します。

これらのカテゴリを組み合わせることにより、さらにいくつかのより限定した新しいカテゴリを作ることができます。2つを組み合わせたものに、可変メモリまたはデータ可変があります。前者は可変とメモリの両方のアドレッシング・モードを意味し、後者はデータと可変の両方のアドレッシング・モードを意味します。

2.6 プログラマからみたアドレッシング・モード

インデックス・アドレッシング・モード、間接アドレッシング、および完全な32ビット・ディスプレースメントの拡張により、MC68020とMC68030の両方に対してプログラミング機能が一層強化されています。本節では、これらの機能をフルに引き出すアドレッシング・テクニックを紹介し、プログラマの観点からとらえたアドレッシング・モードを要約します。

ここで述べるアドレッシング・テクニックのいくつかは、データ・レジスタとアドレス・レジスタを交換可能な形で使用しています。MC68030はこれらの機能を実現すると同時に、アドレス・レジスタを使用したアドレッシングの性能を最適化しています。アドレスの計算にアドレス・レジスタを使用するプログラムの性能は、同様な形態でデータ・レジスタを使用するものより優れています。データ・レジスタによるアドレスの指定は、特に性能を最大限に高める必要のあるプログラムでは、できるだけ使わないようにしなければなりません。


2. 6. 1 アドレッシング機能

MC68020 と MC68030 の両方において、完全フォーマット拡張ワード(表2-1)のベース・レジスタ・サプレス(BS)ビットをセットすると、実効アドレスの計算にベース・アドレス・レジスタを含めないようにすることができます。これによって、ベース・レジスタの代わりに任意のインデックス・レジスタを使用できます。どのデータ・レジスタでもインデックス・レジスタとして使用でき

			_ ,		_		
アドレス・モード	モード	レジスタ	データ	メモリ	制御	可変	アセンブラ・シンタックス
データ・レジスタ直接	000	reg. no.	×	_	_	×	Dn
アドレス・レジスタ直接	001	reg. no.	-	_	_	×	An
アドレス・レジスタ間接 ポストインクリメント付き	010	reg. no.	×	×	×	×	(An)
アドレス・レジスタ間接 プリデクリメント付き	011	reg. no.	×	×	-	×	(An) +
アドレス・レジスタ間接 ディスプレースメント付き	100	reg. no.	×	×	-	×	- (An)
アドレス・レジスタ間接	101	reg. no.	×	×	×	×	(d ₁₆ , An)
インデックス(8ビット・ディスプレースメント)付きアドレス・レジスタ間接 インデックス(ベース・ディスプレースメン	110	reg. no.	×	×	×	×	(d ₈ , An, Xn)
ト)付きアドレス・レジスタ間接	110	reg. no.	×	×	×	×	(bd, An, Xn)
ポストインデックス付きメモリ間接	110	reg. no.	×	×	×	X	([bd, An], Xn, od)
プリインデックス付きメモリ間接	110	reg. no.	×	×	×	×	([bd, An, Xn], od)
絶対ショート	111	000	×	×	×	X	(xxx).W
絶対ロング	111	001	×	×	×	×	(xxx).L
ディスプレースメント付き プログラム・カウンタ間接 インデックス(8 ビット・ディスプレースメ	111	010	×	×	×	_	(d ₁₆ , PC)
ント)付きプログラム・カウンタ間接 インデックス(ベース・ディスプレースメン	111	011	×	×	×	-	(d ₈ , PC, Xn)
ト)付きプログラム・カウンタ間接	111	011	×	×	×	-	(bd, PC, Xn)
ポストインデックス付きPCメモリ間接	111	011	×	×	×	_	([bd, PC], Xn, od)
プリインデックス付き PC メモリ間接	111	011	×	×	×	_	([bd,PC, Xn], od)
イミディエイト	111	100	×	×	_	_	# /data

表 2-3 実効アドレッシング・モードのカテゴリ

るため、データ・レジスタ間接形式(Dn)が可能です。このモードは任意のデータ・レジスタまたはアドレス・レジスタを使用できるという意味から、レジスタ間接(Rn)とよぶことができます。このアドレッシング・モードは、MC68030とMC68020がメモリのアドレス指定を行なうのに、データ・レジスタとアドレス・レジスタの両方を使用できるため、M68000ファミリの拡張となっています。これらのモードでインデックス・レジスタのサイズとスケールの指定(Xn.SIZE * SCALE)を行なう能力により、アドレッシングの柔軟性が向上しています。SIZEパラメータを使用すれば、インデックス・レジスタの全体の内容を使用するか、最下位ワードを符号拡張して32 ビットのインデックス値を求めることができます(図2-4参照)。



:アドレス計算に使用

図2-4 SIZEによるインデックスの選択

シンタックス: (bd, An, Rn)




図2-5 インデックスによる絶対アドレスの使用


MC68020 と MC68030 の両方とも、さらにレジスタ間接モードを拡張することができます。ディスプレースメントは32 ビット幅が使用できますので、絶対アドレスまたは絶対アドレスを含む式の結果を表現することができます。これにより、ベース・レジスタがサプレスされていないときは、(bd, Rn) または(bd, An, Rn)の一般レジスタ間接形式が得られます。したがって、絶対アドレスを1つまたは2つのレジスタで直接インデックスすることができます(図2-5参照)。

スケーリングは、実効アドレス計算に使用する前にインデックス・レジスタを左へ0、1、2、または3ビットだけ任意にシフトするオプションです(インデックス・レジスタ内の実際の値は変化しません)。これはレジスタを1、2、4、または8倍することと同じで、16個の汎用レジスタいずれかにある算術値を使用して、スケーリング値で決まるサイズの配列要素を直接添字付きで指定するためのものです。スケーリングを行なっても実効アドレスの計算時間は増えません。しかし、適当な派生モードと組み合わせて、さらに新しい機能をつくることができます。配列型の構造を絶対アドレスで指定し、ついで添字を付けることができます(例:bd, Rn*scale)。オプションとして、ダイナミック・ディスプレースメントをもつアドレス・レジスタをアドレス計算に含めることができます(例:bd, An, Rn*scale)。(An, Rn*scale)など、別のバリエーションも可能です。最初の例では、配列アドレスは図2-6に示すように、レジスタの内容とディスプレースメントの和になります。2番目の例では、Anは配列のアドレスをもちRnは添字をもっています。

メモリ間接アドレッシング・モードは、メモリのロング・ワード・ポインタを使用してオペランドにアクセスします。前述したどのモードを使用しても、メモリ・ポインタをアドレス指定することができます。ベース・レジスタとインデックス・レジスタのどちらもサプレスできるため、ディスプレースメントは絶対アドレスとして働き、間接絶対アドレッシングを行なうことができます(図2-7参照)。

メモリ間接モードで使用可能なアウタ・ディスプレースメント(od)が、メモリのポインタに付加されます。これらのモードのシンタックスは、([bd, An], Xn, od)と([bd, An, Xn]、od)です。ポインタがメモリ内の構造のアドレスで、アウタ・ディスプレースメントが構造内のアイテムのオフセットのときには、メモリ間接モードで効率よくアイテムにアクセスすることができます(図2-8参照)。

シンタックス: MOVE.W(A5, A6. L * SCALE), (A7) ただし、A5 = 配列構造のアドレス A6 = 配列アイテムのインデックス番号 A7 = スタック・ポインタ



注:配列の構造には関係なく、ソフトウェアは適当な値だけインデックスをインクリメントして、次のレコードを指します。

図2-6 配列アイテムのアドレッシング




図2-7 間接絶対メモリ・アドレッシング

シンタックス:([An],od)




図2-8 ポインタによる構造内のアイテムへのアクセス

シンタックス:([bd,An])




図2-9 間接アドレッシング、サプレスド・インデックス・レジスタ

メモリ間接アドレッシング・モードは次の5つの基本形式によりベース・ディスプレースメントで使用されます。

- 1. [bd, An] サプレスド・インデックス・レジスタ間接
- 2. ([bd, An, Xn]) ——プリインデックス付き間接
- 3. ([bd, An], Xn) ——ポストインデックス付き間接
- 4. ([bd, An], od) ——プリインデックス付き間接(アウタ・ディスプレースメント)
- 5. ([bd, An], Xn, od) ——ポストインデックス付き間接(アウタ・ディスプレースメント)

図2-9に示すサプレス・インデックス・レジスタ間接モードは、レジスタAnの内容をディスプレースメントで指定されるアドレスにあるポインタへのインデックスとして使用します。実際のデータ・アイテムは、選択されたポインタのアドレスにあります。

図2-10に示すプリインデックス付き間接モードは、Anの内容をディスプレースメントにあるポインタ・リスト構造へのインデックスとして使用します。レジスタ Xn はポインタへのインデックスで、ポインタはデータ・アイテムのアドレスをもっています。

シンタックス:([bd,An,Xn])




図2-10 プリインデックス付き間接アドレッシング

シンタックス:([bd,An],Xn)




図2-11 ポストインデックス付き間接アドレッシング

図2-11に示すポストインデックス付き間接モードは、Anの内容をディスプレースメントにあるポインタ・リストへのインデックスとして使用します。レジスタ Xnはポインタで指定されるアドレスにあるデータ・アイテムの構造へのインデックスとして使用されます。図2-12にアウタ・ディスプレースメント・モードをもつプレインデックス付き間接アドレッシングを示します。

図2-13に示すアウタ・ディスプレースメントをもつポストインデックス付き間接モードは、An の内容をディスプレースメントにあるポインタ・リストへのインデックスとして使用します。レジスタ Xn は、ポインタで指定されるアドレスにあるデータ・アイテムの構造へのインデックスとして使用されます。アウタ・ディスプレースメント(od)は、選択されたデータ構造内のデータ・アイテムのディスプレースメントです。

2. 6. 2 一般アドレッシング・モードの要約

前項で説明したアドレッシング・モードは、インデックス・モードのオプションの特定の組合せ、あるいは2種類のアドレッシング・モードの選択から派生したものです。たとえば、レジスタ間接(Rn)とよぶアドレッシング・モードは、レジスタがアドレス・レジスタの場合は、アドレス・レジ

シンタックス:([bd,An,Xn],odd)




図2-12 プリインデックス付き間接(アウタ・ディスプレースメント)




図2-13 ポストインデックス付き間接(アウタ・ディスプレースメント)

スタ間接としてアセンブルされます。Rnがデータ・レジスタの場合、アセンブラはデータ・レジスタを間接レジスタとして使用したインデックス付きアドレス・レジスタ間接モードを使用し、実効アドレスの指定でベース・サプレス・ビットをセットしてアドレス・レジスタをサプレスします。アドレス・レジスタをRnとして割り当てたほうが、データ・レジスタをRnとして使用するよりも高性能が得られます。もう1つの例は(bd, An)で、これはディスプレースメントのサイズに応じてアドレッシング・モードを選択します。ディスプレースメントが16ビット以下の場合は、ディスプレースメント付きアドレス・レジスタ間接(d16,An)モードが使用されます。32ビットのディスプレースメントが必要なときは、インデックス・レジスタをサプレスして、インデックス付きアドレス・レジスタ間接(bd, An, Xn)を使用します。

プログラマが使用できる派生アドレッシング・モード(実際に組み込まれているMC68030の実効アドレッシング・モードに関係なく)を調べておくと役立ちます。プログラマがこれらの選択にわずらわされることはありません。アセンブラが効率の高いモードを選択することができます。

以下に示す派生アドレッシング・モードでは、共通のプログラミング用語を使用しています。それらの定義は次のとおりです。

ポインタ

――アドレスを表わすレジスタまたはメモリ内のロング・ワード値。

ベース

――アドレスを表わすためにディスプレースメントと組み合わされるポイン

夕。

インデックス ――実効アドレス計算に加算される定数または変数値。定数インデックスは ディスプレースメントです。変数インデックスは、常にその値をもつレ

ジスタで表わされます。

disp ――ディスプレースメント、定数インデックス

サブスクリプト ――データ・レジスタまたはアドレス・レジスタを、1、2、4、または8バイ

ト・サイズの配列要素を指定する変数インデックス・サブスクリプトと

して使用します。

相対 ――プログラム・カウンタの内容から計算されるアドレス。このアドレスは

位置独立型でプログラム空間にあります。psaddr を除く他のすべての

アドレスはデータ空間にあります。

addr — 絶対アドレス

psaddr ——プログラム空間内の絶対アドレス。PC相対を除く他のすべてのアドレ

スがデータ空間にあります。

プリインデックス ――絶対アドレスからプログラム・カウンタ相対までのすべてのモード

ポストインデックス ――次のいずれかのモード:

addr ――データ空間での絶対アドレス

psaddr, ZPC ――プログラム空間での絶対アドレス

An ――レジスタ・ポインタ

disp, An ――定数ディスプレースメント付きレジスタ・ポインタ

addr, An ――単独変数名付き絶対アドレス

disp, PC ——単純PC相対

MC68030アーキテクチャで用意されたアドレッシング・モードから派生したプログラミング用語で定義されるアドレッシング・モードは、次のとおりです。

イミディエイト・データ---# data

命令ストリーム中の定数データ

レジスタ直接---Rn

レジスタの内容がオペランド

スキャニング・モード

(An) + 使用後アドレス・レジスタ・ポインタが自動的にインクリメントされる。

- (An) 使用前アドレス・レジスタ・ポインタが自動的にデクリメントされる。

絶対アドレス

(addr) データ空間内の絶対アドレス

(psaddr, ZPC) プログラム空間内の絶対アドレス。 記号 ZPC は PC をサプレスするが、PC 相

対モードを保持してプログラム空間に直接アクセスする。

レジスタ・ポインタ

(Rn) ポインタとしてのレジスタ

(disp, Rn) ポインタとしてのレジスタおよび定数インデックス(またはベース・アドレス)

インデックス付き

(An, Rn) 変数インデックス Rn 付きレジスタ・ポインタ An

(disp, An, Rn) 定数および変数インデックス付きレジスタ・ポインタ(または変数インデック

ス付きベース・アドレス)

(addr, Rn) 変数インデックス付き絶対アドレス

(addr, An, Rn) 2つの変数インデックス付き絶対アドレス

添字付き

- (An, Rn * scale) アドレス・レジスタ・ポインタ添字

(disp, An, Rn * scale) 定数ディスプレースメント付きアドレス・レジスタ・ポインタ添字

(または添字付きベース・アドレス)

(addr, Rn * scale) 添字付き絶対アドレス

(addr, An, Rn * scale) 変数インデックス付き絶対アドレス添字

プログラム相対

(disp, PC) 単純相対

(disp, PC, Rn) 変数インデックス付き相対

(disp, PC, Rn * scale) 添字付き相対

メモリ・ポインタ

([preindexed]) データ・オペランドを直接指すメモリ・ポインタ

([preindexed],disp) データ・オペランドに対するディスプレースメント付きベースとし

てのメモリ・ポインタ

([postindexed], Rn) 変数インデックス付きメモリ・ポインタ

([postindexed], disp, Rn) 定数および変数インデックス付きメモリ・ポインタ

([postindexed], Rn * scale) 添字付きメモリ・ポインタ

([postindexed], disp, Rn * scale) 定数インデックス添字付きメモリ・ポインタ

2. 7 M68000ファミリ間でのアドレッシングの互換性

プログラムは、M68000プロセッサ・ファミリのあるメンバから別のメンバに、上位方向に容易に 移行できます。このファミリの初期メンバのユーザ・オブジェクト・コードは、新しいメンバのオ ブジェクト・コードと上位互換性がありますので、そのまま新しいマイクロプロセッサ上で実行す ることができます。アドレス拡張ワードには、MC68020/MC68030が基本M68000ファミリ・アー キテクチャに対する新しいアドレス拡張を判別できる情報がエンコードされています。初期の MC68000/008/010マイクロプロセッサ、および最新の32ビットMC68020/MC68030マイクロプ ロセッサのアドレス拡張ワードを図2-14に示します。MC68020/MC68030で使用するSCALEの エンコーディングは、M68000アーキテクチャの互換性を維持しながら拡張されています。SCALE 値が0のときは、両方の拡張ワードが同じエンコーディングになりますので、このエンコーディング を使用するソフトウェアは、この製品系列の全プロセッサ間で上位および下位両方の互換性があり ます。しかし、他のSCALE値はいずれの拡張フォーマットにもありませんので、ソフトウェアは上 位互換方向には容易に移行できますが、下位方向に対しては、スケールされないアドレッシングし かサポートされません。MC68000がスケーリング・ファクタをエンコードする命令を実行しようと すると、このスケーリング・ファクタは無視され、希望のメモリ・アドレスにはアクセスできなく なります。初期のマイクロプロセッサは、新しいプロセッサがインプリメントする拡張ワードに関 知せず違法命令を検出するため、拡張ワードの無効エンコーディングを例外として扱うことはあり ません。

MC68000/MC68008/MC68010のアドレス拡張ワード

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A		レジスタ		W/L	0	0	0			ディス	プレース	スメント	整数		

D/A:0=データ・レジスタ選択 1=アドレス・レジスタ選択

W/L:0=ワード・サイズ操作

1=ロング・ワード・サイズ操作

MC68020/MC68030のアドレス拡張ワード

10	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A		レジスタ		W/L	スケ	ール	0			ディフ	スプレー	・スメン	ト整数		
D/A:	0=テ	ータ・レ	バジスく	選択			フケー	11.							

D/A:0=データ・レジスタ選択

1=アドレス・レジスタ選択 W/L:0=ワード・サイズ操作

1=ロング・ワード・サイズ操作

スケール:

00 = スケール・ファクタ1 (MC68000 とコンパチブル)

01=スケール・ファクタ2 (MC68000への拡張)

10=スケール・ファクタ4 (MC68000への拡張)

11=スケール・ファクタ8 (MC68000への拡張)

図2-14 M68000ファミリのアドレス拡張ワード

2.8 その他のデータ構造

スタックとキューは広範に使用されるデータ構造です。MC68030はシステム・スタックをインプリメントし、ユーザ・スタックとキューの使用をサポートする命令も用意しています。

2.8.1 システム・スタック

下ドレス・レジスタ7(A7)は、システム・スタック・ポインタ(SP)として使用されます。任意の時点で3つのシステム・スタック・ポインタのうち、いずれか1つがアクティブになっています。ステータス・レジスタのMビットおよびSビットによって、どのスタック・ポインタを使用するか否かが決まります。S=0でユーザ・モード(ユーザ特権レベル)を示しているときには、ユーザ・スタック・ポインタ(USP)がアクティブ・システム・ポインタであり、マスタおよび割込みスタック・ポインタは参照できません。S=1でスーパバイザ・モード(スーパバイザ特権レベル)を示していて、かつM=1の場合、マスタ・スタック・ポインタ(MSP)がアクティブ・システム・ポインタです。S=1およびM=0のときには、割込みスタック・ポインタ(ISP)がアクティブ・システム・スタック・ポインタになります。このモードはMC68030のリセット後のデフォルト・モードであり、MC68000、MC68008、MC68010のスーパバイザ・モードに対応します。スーパバイザ・スタック・ポインタ(SSP)という用語は、Mビットの状態によってマスタまたは割込みスタック・ポインタを指します。M=1のとき、SSP(またはA7)はMSPアドレス・レジスタを指します。M=0のときSSP(またはA7)はISPアドレス・レジスタを指します。アクティブなシステム・スタック・ポインタは、システム・スタックを使用するすべての命令によって暗黙に参照されます。各システム・スタックはメモリの上位アドレスから下位アドレスに向かって使用されます。

プログラム・カウンタは、サブルーチン・コールによってアクティブ・システム・スタックにセーブされ、リターン時にアクティブ・システム・スタックから復元されます。トラップや割込みを処理している間、プログラム・カウンタとステータス・レジスタは両方ともスーパバイザ・スタック(マスタまたは割込みのいずれか)にセーブされています。したがって、スーパバイザ・レベルでのプログラムの実行は、ユーザ・プログラムの動作やユーザ・スタックの状態には関係ないため、ユー

ザ・プログラムはスーパバイザ・スタックの要求条件には関係なくユーザ・スタック・ポインタを 使用することができます。

処理効率が最大になるようにシステム・スタックのデータを整列させておくために、アクティブなスタック・ポインタは、スタックとの間で転送されるすべてのバイト・サイズのオペランドに対し2だけデクリメントまたはインクリメントされます。ロング・ワード構成のメモリでは、スタック・ポインタをロング・ワード・アドレスに整列させると、例外フレーム、サブルーチン・コールおよびリターンのスタッキングや他のスタッキング操作の効率を大幅に向上させることができます。

2. 8. 2 ユーザ・プログラム・スタック


ユーザは、ポストインクリメント付きおよびプリデクリメント付きのアドレス・レジスタ間接アドレッシング・モードを使用して、いくつかのスタックを実現することができます。アドレス・レジスタ $An(n=0\sim6)$ により、ユーザはメモリの上位アドレスから下位アドレス方向、あるいはその逆方向に使用されるスタックを実現することができます。この場合、次のような点に注意してください。

- ●レジスタをデクリメントしてから、その内容をスタックへのポインタとして使用する場合は、プリデクリメント・モードを使用します。
- ●レジスタをインクリメントしてから、その内容をスタックへのポインタとして使用する場合は、 ポストインクリメント・モードを使用します。
- ●これらのスタックでバイト、ワード、およびロング・ワードのアイテムを混在させて使用すると きは、スタック・ポインタを正しく維持してください。

メモリの上位アドレスから下位アドレス方向にデータを追加するスタックは、次の操作によって 実現されます。

- (An) でデータをスタックにプッシュする。
- (An) + でデータをスタックからプルする。


このタイプのスタックでは、プッシュまたはプル操作が行なわれた後、レジスタ Anがスタックの 先頭のアイテムを指しています。この様子を次の図に示します。



メモリの下位アドレスから上位アドレス方向にデータを追加するスタックは、次の操作によって 実現されます。

- (An) + でデータをスタックにプッシュする。
 - (An) でデータをスタックからプルする。

プッシュまたはプルの操作の後、レジスタ An はスタック上の次に使用する場所を指しています。 この様子を次の図に示します。



$2.8.3 \pm 1$


ユーザは、ポストインクリメント付きまたはプリデクリメント付きアドレス・レジスタ間接アドレッシング・モードを使用して、キューを実現することができます。1組のアドレス・レジスタ(AO ~A6のうちの2つ)を使用して、上位アドレスから下位アドレス、または下位アドレスから上位アドレス方向に使用されるキューを実現することができます。キューは一方の端からプッシュされ、他の端からプルされるので、2つのレジスタを使用します。そのうちの1つのレジスタ Anには、"プット"ポインタがあり、もう1つのレジスタ Amには "ゲット"ポインタがあります。

下位アドレスから上位アドレス方向に使用されるキューは、次の操作によって実現されます。

(An) + でデータをキューにプットする。

(Am) + でデータをキューからゲットする。

"プット"操作の後、"プット"アドレス・レジスタはキューで次に利用可能な場所を指し、"ゲット"アドレス・レジスタの内容は不変で、キューから次に取り出すアイテムを指しています。"ゲット"操作の後、"ゲット"アドレス・レジスタは、キューから次に取り出すアイテムを指し、"プット"アドレス・レジスタの内容は不変で、キューで次に利用可能な場所を指しています。この様子を次の図に示します。




このキューを循環バッファとして実現するには、関連のアドレス・レジスタをチェックし、必要に応じて"プット"または"ゲット"操作を実行する前に調整しなければなりません。アドレス・レジスタは、それからバッファの長さ(バイト単位)を差し引くことによって調整されます。

メモリの上位アドレスから下位アドレス方向に使用されるキューは、次の操作によって実現されます。

- (An) でデータをキューにプットする。
- (Am) でデータをキューからゲットする。

"プット"操作の後、"プット"アドレス・レジスタはキューに最後に入れられたアイテムを指し、 "ゲット"アドレス・レジスタは不変で、キューから最後に取り出されたアイテムの場所を指します。 "ゲット"操作の後、"ゲット"アドレス・レジスタはキューから最後に取り出されたアイテムの場所を指し、 "プット"アドレス・レジスタは不変でキューに最後に入れられたアイテムを指します。 この様子を次の図に示します。



このキューを循環バッファとして実現するには、最初に "ゲット" または "プット" 操作を実行してから、関連のアドレス・レジスタをチェックし、必要に応じて調整しなければなりません。アドレス・レジスタはレジスタの内容にバッファ長さ(バイト単位)を加算して調整されます。

第 3 章

命令セット

本章ではMC68030マイクロプロセッサの命令セットについて説明し、それらの使用法を示します。この中には、命令フォーマットと命令で使用するオペランドも含まれます。まずカテゴリ別に命令セットを分類しその概要を述べます。次に、アルファベット順に、各命令の詳細な説明、プログラミング情報、コンディション・コードの計算、および命令フォーマットの要約について解説します。

3. 1 命令のフォーマット

命令の長さは、図3-1に示すように最低1ワードから11ワードまであります。命令の長さと実行する操作は命令の第1ワード、すなわちオペレーション・ワードで指定されます。残りのワードを拡張ワードとよび、これによってその命令の詳細とオペランドを指定します。これらのワードは、イミディエイト・オペランド、オペレーション・ワードで指定される実効アドレス・モードに対する拡張、分岐ディスプレースメント、ビット番号またはビット・フィールド指定、特殊レジスタ指定、トラップ・オペランド、パック/アンパック定数、引数の個数、またはコプロセッサのコンディション・コードなどに使用できます。

実行する機能を指定するオペレーション・コードのほかに、命令はその機能の対象となるオペランドのロケーションを定義します。命令はオペランドのロケーションを次の3とおりの方法で指定します。

- ●レジスタ指定――命令のレジスタ・フィールドがレジスタ番号をもっている場合。
- ●実効アドレス――命令の実効アドレス・フィールドにアドレス・モード情報が含まれている場合。
- ●インプリシット参照――命令の機能の定義の中で特定のレジスタを使用することが決められている場合。

0		15
	オペレーション・ワード (1 ワード、操作およびモードを指定)	
	特殊オペランド指定子 (もしあれば、1または2ワード)	
	イミディエイト・オペランドまたはソース実効アドレスの拡張 (もしあれば、1~5 ヮード)	
	デスティネーション実効アドレスの拡張 (もしあれば、1~5 ワード)	

図3-1 命令ワードの一般フォーマット

命令のレジスタ・フィールドは、使用するレジスタを指定します。命令の他のフィールドは、選択されたレジスタがアドレス・レジスタかデータ・レジスタかということと、そのレジスタの使用法を指定します。第2章にレジスタに関する詳細な情報を記載しています。

実効アドレス情報には、レジスタ、ディスプレースメント、およびその実効アドレス・モードに 対する絶対アドレスが含まれています。第2章に実効アドレス・モードの詳細な説明があります。

一部の命令は特定のレジスタに対してのみ操作を実行します。これらの命令は必要なレジスタを 暗黙に指定します。

3. 2 命令の概要

MC68030には次の操作を実行する命令があります。

●データ転送

●ビット・フィールド操作

●整数算術演算

●2進化10進演算

論理演算

●プログラム制御

●シフトおよびローテイト

●システム制御

●ビット操作

●マルチプロセッサ通信

全範囲にわたる命令の機能と、前述した多様なアドレッシング・モードを組み合わせることによって、柔軟性に富んだプログラム開発を行なうことができます。

本章では、次の表記法を使用しています。命令記述のオペランド・シンタックス・ステートメントでは、右側のオペランドがデスティネーション・オペランドになります。

An=アドレス・レジスタ、A0~A7

Dn = データ・レジスタ、D0~D7

Rn = アドレス・レジスタまたはデータ・レジスタ

CCR = コンディション・コード・レジスタ(ステータス・レジスタの下位バイト)

cc = CCR からのコンディション・コード

SR=ステータス・レジスタ

cpcc = コプロセッサ・コンディション・コード

SP=アクティブ・スタック・ポインタ

USP = ユーザ・スタック・ポインタ

ISP=スーパバイザ/割込みスタック・ポインタ

MSP=スーパバイザ/マスタ・スタック・ポインタ

SSP = スーパバイザ(マスタまたは割込み)スタック・ポインタ

DFC = デスティネーション・ファンクション・コード・レジスタ

SFC=ソース・ファンクション・コード・レジスタ

Rc =制御レジスタ(VBR, SFC, DFC, CACR, CAAR)

MRc = MMU レジスタ(SRP, CRP, TC, TT0, TT1)

 $MMUSR = MMU \ Ar - \phi A \cdot \nu \forall A \phi$

 $d = \vec{r}_1 \wedge \vec{r}_2 \wedge \vec{r}_3 \wedge \vec{r}_4 \wedge \vec{r}_4 \wedge \vec{r}_5 \wedge \vec{r}_6 \wedge \vec{r}_6$

<ea>=実効アドレス

list = レジスタのリスト、たとえば、D0~D3

< data > = イミディエイト・データ; リテラル整数

{offset:width} =ビット・フィールド選択

label = アセンブリ・プログラムのラベル

[7] =オペランドのビット7

[31:24] =オペランドのビット31~24(レジスタの最上位バイト)

X = CCR の拡張(X) ビット

N = CCR の負(N) ビット

 $Z = CCR \mathcal{O} \vec{v} \mathcal{D}(Z) \vec{v} \mathcal{V}$

+=算術加算またはポストインクリメント指示子

-=算術減算またはプリデクリメント指示子

*=算術乗算

/=算術除算または結合記号

~=インバート、オペランドが論理的に補数化されることを示す。

Λ=論理 AND

V=論理的OR

⊕ =排他的論理 OR

Dc =比較に使用されるデータ・レジスタ、D0~D7

Du = 更新に使用されるデータ・レジスタ、D0~D7

Dr, Dq = データ・レジスタ、除算の余りまたは商

Dh, Dl = データ・レジスタ、乗算結果の上位32ビットおよび下位32ビット

MSW = 最上位ワード

LSW = 最下位ワード

MSB = 最上位ビット

FC=ファンクション・コード

{R/W} = リードまたはライト指示子

「An] =アドレス拡張

3. 2. 1 データ転送命令

基本的にMOVE命令とそれに関連するアドレッシング・モードによって、アドレスとデータの転送および格納操作を実行します。MOVE命令は、バイト、ワード、およびロング・ワードのオペランドを、メモリからメモリ、メモリからレジスタ、レジスタからメモリ、そしてレジスタからレジスタへ転送します。アドレス転送命令(MOVEまたはMOVEA)は、ワードおよびロング・ワード・オペランドを転送し、有効なアドレス操作だけを実行します。また、一般MOVE命令のほかに、次のような特殊データ転送命令があります。

MOVEM(複数レジスタ転送)

MOVEP(周辺データ転送)

MOVEQ(クイック転送)

EXG(レジスタ交換)

LEA(実効アドレスのロード)

PEA(実効アドレスのプッシュ)

LINK(スタックのリンク)

UNLK(スタックのリンク解除)

表3-1にデータ転送操作の概要を示します。

表3-1 データ転送操作

命 令	オペランド・シンタックス	オペランド・サイズ	操作
EXG	Rn, Rn	32	Rn ↔ Rn
LEA	⟨ea⟩, An	32	⟨ea⟩ → An
LINK	An, # (d)	16, 32	$Sp - 4 \rightarrow SP ; An \rightarrow (SP) ; SP \rightarrow An ; SP + d \rightarrow SP$
MOVE MOVEA	⟨ea⟩, ⟨ea⟩ ⟨ea⟩, An	8, 16, 32 16, 32→32	ソース→デスティネーション
MOVEM	list, 〈ea〉 〈ea〉, list	16, 32 16, 32 → 32	リストされたレジスタ→デスティネーション ソース→リストされたレジスタ
MOVEP	Dn, (d ₁₆ , An) (d ₁₆ , An),Dn	16, 32	$\begin{array}{c} \text{Dn } [31:24] \to (\text{An}+\text{d}) \; ; \text{Dn } [23:16] \to (\text{An}+\text{d}+2) \; ; \\ \text{Dn } [15:8] \to (\text{An}+\text{d}+4) \; ; \text{Dn } [7:0] \to (\text{An}+\text{d}+6) \; ; \\ (\text{An}+\text{d}) \to \text{Dn } [31:24] \; ; \; (\text{An}+\text{d}+2) \to \text{Dn } [23:16] \; ; \\ (\text{An}+\text{d}+4) \to \text{Dn } [15:8] \; ; \; (\text{An}+\text{d}+6) \to \text{Dn } [7:0] \end{array}$
MOVEQ	# (data), Dn	8→32	イミディエイト・データ→デスティネーション
PEA	⟨ea⟩	32	$Sp - 4 \rightarrow SP \; ; \langle ea \rangle \rightarrow (SP)$
UNLK	An	32	$An \rightarrow SP ; (SP) \rightarrow An ; SP + 4 \rightarrow SP$

3. 2. 2 整数算術演算命令

算術演算操作には、加算(ADD)、減算(SUB)、乗算(MUL)、および除算(DIV)の4つの基本操作のほかに、算術比較(CMP、CMPM、CMP2)、クリア(CLR)、およびネゲート(NEG)があります。 ADD、CMP、およびSUBの各命令はアドレス操作とデータ操作の両方に使用でき、データ操作に対してはすべてのオペランド・サイズが有効です。アドレス・オペランドは、16 ビットまたは32 ビットで構成されます。クリアおよびネゲート命令はすべてのサイズのデータ・オペランドを扱うことができます。

符号付きおよび符号なし MUL および DIV 命令には次のものがあります。

- ●ロング・ワードの積を生成するワード乗算
- ●ロング・ワードまたはクワッド・ワードの積を生成するロング・ワード乗算
- ●ロング・ワード被除算をワード除数で除算(ワードの商とワードの余り)
- ●ロング・ワードまたはクワッド・ワードの被除数をロング・ワードの除数で除算(ロング・ワードの商とロング・ワードの余り)

拡張命令を組み合わせて使用すれば、多倍精度や異種サイズの算術演算を実行することができます。拡張命令には次のものがあります。

ADDX(拡張加算) EXT(符号拡張)

SUBX(拡張減算) NEGX(拡張ネゲート)

表3-2に整数算術操作の概要を示します。

3. 2. 3 論理操作

論理操作命令(AND、OR、EOR、およびNOT)は、すべてのサイズの整数データ・オペランドについて論理操作を実行します。また、類似のイミディエイト命令(ANDI、ORI、およびEORI) はすべてのサイズのイミディエイト・データについて、これらの論理操作を実行します。 TST 命令はオペランドと0との算術比較を行ない、その結果をコンディション・コードに反映します。

表3-3に論理操作の概要を示します。

表3-2 整数算術演算操作

命令	オペランド・シンタックス	オペランド・サイズ	操作
ADDA	Dn, 〈ea〉 〈ea〉, Dn 〈ea〉, An	8, 16, 32 8, 16, 32 16, 32	ソース+デスティネーション→デスティネーション
ADDI ADDQ	# 〈data〉, 〈ea〉 # 〈data〉, 〈ea〉	8, 16, 32 8, 16, 32	イミディエイト・データ+デスティネーション→デスティネー ション
ADDX	Dn, Dn - (An), - (An)	8, 16, 32 8, 16, 32	ソース+デスティネーション+ X→デスティネーション
CLR	⟨ea⟩	8, 16, 32	0→デスティネーション
CMP CMPA	⟨ea⟩ ,Dn ⟨ea⟩, An	8, 16, 32 16, 32	デスティネーションーソース
CMP1	# 〈data〉, 〈ea〉	8, 16, 32	デスティネーションーイミディエイト・データ
CMPM	(An) +, (An) +	8, 16, 32	デスティネーションーソース
CMP2	⟨ea⟩, Rn	8, 16, 32	下限<=Rn<=上限
DIVS/DIVU DIVSL/DIVUL	⟨ea⟩, Dn ⟨ea⟩, Dr : Dq ⟨ea⟩, Dq ⟨ea⟩, Dr : Dq	$32/16 \rightarrow 16: 16$ $64/32 \rightarrow 32: 32$ $32/32 \rightarrow 32$ $32/32 \rightarrow 32: 32$	デスティネーション/ソース→デスティネーション (符号付きまたは符号なし)
EXT EXTB	Dn Dn Dn	$ 8 \rightarrow 16 $ $ 16 \rightarrow 32 $ $ 8 \rightarrow 32 $	符号拡張デスティネーション→デスティネーション
MULS/MULU	⟨ea⟩, Dn ⟨ea⟩, Dl ⟨ea⟩, Dh : Dl	$16 \times 16 \rightarrow 32$ $32 \times 32 \rightarrow 32$ $32 \times 32 \rightarrow 64$	ソース'デスティネーション→デスティネーション (符号付きまたは符号なし)
NEG	(ea)	8, 16, 32	0-デスティネーション→デスティネーション
NEGX	⟨ea⟩	8, 16, 32	0-デスティネーション-X→デスティネーション
SUB SUBA	⟨ea⟩, Dn Dn, ⟨ea⟩ ⟨ea⟩, An	8, 16, 32 8, 16, 32 16, 32	デスティネーション−ソース→デスティネーション
SUBI SUBQ	# ⟨data⟩, ⟨ea⟩ # ⟨data⟩, ⟨ea⟩	8, 16, 32 8, 16, 32	デスティネーション−イミディエイト・データ→デスティネーション
SUBX	Dn, Dn - (An), - (An)	8, 16, 32 8, 16, 32	デスティネーション-ソース-X→デスティネーション

表3-3 論理操作

命令	オペランド・シンタックス	オペランド・サイズ	操	作
AND	〈ea〉,Dn Dn,〈ea〉	8, 16, 32 8, 16, 32	ソースΛデスティネーション→	デスティネーション
ANDI	# ⟨data⟩, ⟨ea⟩	8, 16, 32	イミディエイト・データΛデスティネ	ーション→デスティネーション
EOR	Dn, 〈ea〉	8, 16, 32	ソース⊕デスティネーション→	デスティネーション
EORI	# (data), (ea)	8, 16, 32	イミディエイト・データ田デスティネ	ネーション→デスティネーション
NOT	⟨ea⟩	8, 16, 32	~デスティネーション → デステ	ィネーション
OR	⟨ea⟩, Dn Dn, ⟨ea⟩	8, 16, 32 8, 16, 32	ソース V デスティネーション→	デスティネーション
ORI	# ⟨data⟩, ⟨ea⟩	8, 16, 32	イミディエイト・データVデスティネ	ーション→デスティネーション
TST	⟨ea⟩	8, 16, 32	ソース-0でコンディション・こ	コードをセット

命 令	オペランド・シンタックス	オペランド・サイズ	操作
ASL	Dn, Dn # 〈data〉, Dn 〈ea〉	8, 16, 32 8, 16, 32 16	X/C - 0
ASR	Dn, Dn # ⟨data⟩, Dn ⟨ea⟩	8, 16, 32 8, 16, 32 16	X/C
LSL	Dn, Dn # 〈data〉, Dn 〈ea〉	8, 16, 32 8, 16, 32 16	X/C 0
LSR	Dn, Dn # 〈data〉, Dn 〈ea〉	8, 16, 32 8, 16, 32 16	0 -> X/C
ROL	Dn, Dn # ⟨data⟩, Dn ⟨ea⟩	8, 16, 32 8, 16, 32 16	C
ROR	Dn, Dn # 〈data〉, Dn 〈ea〉	8, 16, 32 8, 16, 32 16	
ROXL	Dn, Dn # ⟨data⟩, Dn ⟨ea⟩	8, 16, 32 8, 16, 32 16	C X
ROXR	Dn, Dn # ⟨data⟩, Dn ⟨ea⟩	8, 16, 32 8, 16, 32 16	X > C
SWAP	Dn	32	MSW LSW

表3-4 シフトおよびローテイト操作

3. 2. 4 シフトおよびローテイト命令

算術シフト命令ASR、ASL、および論理シフト命令LSR、LSLは両方向へのシフト操作を実行します。ROR、ROL、ROXR、およびROXL命令は、拡張ビット付きおよび拡張ビットなしでローテイト(循環シフト)操作を実行します。シフトおよびローテイト操作はすべて、レジスタまたはメモリのいずれに対しても実行することができます。

レジスタのシフトおよびローテイト操作は、すべてのオペランド・サイズのシフトを行なうことができます。シフト数は命令のオペレーション・ワード(1~8ビットのシフト)またはレジスタ(モジュロ64のシフト・カウント)で指定することができます。

メモリのシフトおよびローテイト操作は1ワード長のオペランドを1ビットだけシフトします。 SWAP命令はレジスタの上位16ビットと下位16ビットを交換します。シフト/ローテイト命令の性能が強化さているため、シフト回数に8を指定したRORまたはROL命令を使用することにより、高速なバイト交換が可能です。表3-4にシフトおよびローテイト操作の概要を示します。

3. 2. 5 ビット操作命令

ビット操作は、ビット・テスト(BTST)、ビット・テストおよびセット(BSET)、ビット・テスト

表3-5 ビット操作

命	令	オペランド・シンタックス	オペランド・サイズ	操作
BCHG		Dn, ⟨ea⟩ # ⟨data⟩, ⟨ea⟩	8, 32 8, 32	~(デスティネーションの<ビット番号>)→Z→ デスティネーションのビット
BCLR		Dn, ⟨ea⟩ # ⟨data⟩, ⟨ea⟩	8, 32 8, 32	~ (デスティネーションの<ビット番号>) →Z; 0→デスティネーションのビット
BSET		Dn, ⟨ea⟩ # ⟨data⟩, ⟨ea⟩	8, 32 8, 32	~ (デスティネーションの<ビット番号>) →Z; 1→デスティネーションのビット
BTST		Dn, 〈ea〉 # 〈data〉, 〈ea〉	8, 32 8, 32	~(デスティネーションの<ビット番号>)→Z

表3-6 ビット・フィールド操作

命令	オペランド・シンタックス	オペランド・サイズ	操作
BFCHG	⟨ea⟩ {offset : width}	1 - 32	~フィールド→フィールド
BFCLR	(ea) {offset : width}	1 – 32	0's→フィールド
BFEXTS	(ea) {offset : width}, Dn	1 – 32	フィールド→ Dn;符号付き拡張
BFEXTU	⟨ea⟩ {offset : width}, Dn	1 – 32	フィールド→ Dn;ゼロ拡張
BFFFO	⟨ea⟩ {offset : width}, Dn	1 – 32	フィールドでセットされている最初のビットをスキャン;オフセット→Dn
BFINS	Dn, 〈ea〉 {offset : width}	1 - 32	Dn→フィールド
BFSET	(ea) {offset : width}	1 – 32	1's→フィールド
BFTST	(ea) {offset : width}	1 – 32	フィールドMSB→N ;~ (フィールド内の全ビットのOR) →Z

注:ビット・フィールド命令はすべて、BFTST命令に示すようにNおよびZビットをセットしたあと指定された操作を実行します。

およびクリア(BCLR)、そしてビット・テストおよび変更(BCHG)の各命令を使用して実行されます。 すべてのビット操作はレジスタまたはメモリのいずれに対しても実行できます。ビット番号はイミ ディエイト・データとして、あるいはデータ・レジスタで指定されます。レジスタ・オペランドは 32 ビット長で、メモリ・オペランドは8 ビット長です。表3-5 にビット操作の概要を示します。 Z はビット2、つまりステータス・レジスタの "ゼロ" ビットです。

3. 2. 6 ビット・フィールド命令

MC68030は32ビットまでのフィールドに対する可変長ビット・フィールド操作をサポートしています。ビット・フィールド挿入(BFINS)命令は、ビット・フィールドに値を挿入します。

ビット・フィールド符号なし抽出(BFEXTU)命令およびビット・フィールド符号付き抽出(BFEXTS)命令は、フィールドから値を抽出します。ビット・フィールド・ファインド・ファースト・ワン(BFFFO)は、ビット・フィールドの中でセットされている最初のビットを見つけます。また、ビット操作命令に類似した命令、すなわちビット・フィールド・テスト(BFTST)、ビット・フィールド・テストおよびセット(BFSET)、ビット・フィールド・テストおよびクリア(BFCLR)、そしてビット・フィールド・テストおよび変更(BFCHG)の各命令も含まれています。表3-6 にビット・フィールド操作の概要を示します。

3. 2. 7 2進化10進演算命令

5つの命令が2進化10進数の演算をサポートしています。パック2進化10進数に対する算術演算は、拡張10進加算(ABCD)、拡張10進減算(SBCD)、拡張10進ネゲート(NBCD)の各命令で実行されます。PACKおよびUNPACK命令は、ASCIIやEBCDIC文字列などのバイト符号化数値データをBCDデータ、あるいはその逆に変換するのに役立ちます。表3-7に2進化10進演算の概要を示します。

表3-7 2進化10進演算操作

命令	オペランド・シンタックス	オペランド・サイズ	操作
ABCD	Dn, Dn - (An), - (An)	8 8	ソース ₁₀ + デスティネーション ₁₀ + X → デスティネーション
NBCD	⟨ea⟩	8	0#デスティネーション ₁₀ -X→デスティネーション
PACK	- (An), - (An) # (data) Dn, Dn, # (data)	16→8 16→8	アンパック・ソース+イミディエイト・データ→ パック・デスティネーション
SBCD	Dn, Dn - (An), - (An)	8 8	デスティネーション ₁₀ - ソース ₁₀ - X → デスティネーション
UNPK	- (An), - (An) # (data) Dn, Dn, # (data)	8 → 16 8 → 16	パック・ソース→アンパック・ソース アンパック・ソース+イミディエイト・データ→ アンパック・デスティネーション

表3-8 プログラム制御操作

命令	オペランド・シンタックス	オペランド・サイズ	操作
		条件付き分岐	支命令
Всс	⟨label⟩	8, 16, 32	条件が真の場合、PC + d → PC
DBcc	Dn, 〈label〉	16	条件が偽の場合、Dn - 1→Dn Dn ≠ - 1の場合、PC + d→PC
Scc	(ea)	8	条件が真の場合、1's → デスティネーション それ以外は、0's → デスティネーション
		無条件分岐	命令
BRA	⟨label⟩	8, 16, 32	$PC + d \rightarrow PC$
BSR	⟨label⟩	8, 16, 32	$SP - 4 \rightarrow SP ; PC \rightarrow (SP) ; PC + d \rightarrow PC$
JMP	⟨ea⟩	none	デスティネーション→PC
JSR	⟨ea⟩	none	SP-4→SP; PC→ (SP); デスティネーション→PC
NOP	none	none	PC + 2 → PC
		リターン☆	命令
RTD	# (d)	16	$(SP) \rightarrow PC ; SP + 4 + d \rightarrow SP$
RTR	none	none	$(SP) \rightarrow CCR ; SP + 2 \rightarrow SP ; (SP) \rightarrow PC ; SP + 4 \rightarrow SP$
RTS	none	none	$(SP) \rightarrow PC ; SP + 4 \rightarrow SP$

3. 2. 8 プログラム制御命令

プログラム制御操作は、サブルーチン・コールとリターン命令の組合せ、そして条件付きおよび 無条件分岐命令によって実行されます。表3-8 にこれらの命令の概要を示します。

命令のニーモニック・オペコードのcc は、次のコンディション・コードの1つをテストすることを指定します。

CC ――キャリ・クリア	LE ――小さいか等しい
CS ―キャリ・セット	LS ―ーローか同じ
EQ ――等しい	LT ―より小さい
F ——真でない*	MI ―マイナス
GE ――大きいか等しい	NE ――等しくない
GT ―より大きい	PL ――プラス
HIハイ	T ――常に真*

VC ――オーバフロー・クリア VS ――オーバフロー・セット *Bcc または cpBcc 命令には適用されません。

3. 2. 9 システム制御命令

システム制御操作は、特権命令、トラップ発生命令、およびコンディション・コード・レジスタを使用または変更する命令により実行されます。表3-9 にこれらの命令の概要を示します。前述し

表3-9 システム制御操作

命 令	オペランド・シンタックス	オペランド・サイズ	操作
		特権命	· ·令
ANDI	# ⟨data⟩, SR	16	イミディエイト・データΛ SR→SR
EORI	# ⟨data⟩, SR	16	イミディエイト・データ ⊕SR → SR
MOVE	〈ea〉, SR SR, 〈ea〉	16 16	ソース→SR SR→デスティネーション
MOVE	USP, An An, USP	32 32	$\begin{array}{c} USP \rightarrow An \\ An \rightarrow USP \end{array}$
MOVEC	Rc, Rn Rn, Rc	32 32	Rc→Rn Rn→Rc
MOVES	Rn, 〈ea〉 〈ea〉, Rn	8, 16, 32	Rn → DFC で指定されるデスティネーション SFC で指定されるソース→ Rn
ORI	# (data), SR	16	イミディエイト・データV SR→SR
RESET	none	none	RESET ラインをアサート
RTE	none	none	$(SP) \rightarrow SP; SP + 2 \rightarrow SP; (SP) \rightarrow PC; SP + 4 \rightarrow SP;$ フォーマットに従ってスタックをリストア
STOP	# (data)	16	イミディエイト・データ→SR; STOP
		トラップ発	生命令
ВКРТ	# (data)	none	ブレーク・ポイント・サイクルが承認された場合は、返されたオペレーション・ ワードを実行し、それ以外は不当命令としてトラップする。
CHK	⟨ea⟩, Dn	16, 32	Dn < 0またはDn > (ea)の場合、CHK 例外を発生する。
CHK2	⟨ea⟩, Rn	8, 16, 32	Rn <下限またはRn >上限の場合、CHK 例外を発生する。
ILLEGAL	none	none	$SSP - 2 \rightarrow SSP$; ベクタ・オフセット→ (SSP); $SSP - 4 \rightarrow SSP$; $PC \rightarrow (SSP)$; $SSP - 2 \rightarrow SSP$; $SR \rightarrow (SSP)$; 違法命令ベクタ・アドレス→ PC
TRAP	# 〈data〉	none	SSP $-2 \rightarrow$ SSP; フォーマットおよびベクタ・オフセット→ (SSP) SSP $-4 \rightarrow$ SSP; PC \rightarrow (SSP); SSP $-2 \rightarrow$ SSP; SR \rightarrow (SSP); ベクタ・アドレス \rightarrow PC
TRAPcc	none # ⟨data⟩	none 16, 32	ccが真の場合、TRAP例外を発生する。
TRAPV	none	none	Vがセットされている場合、オーバフロー TRAP 例外を発生する。
_		コンディション・コー	
ANDI	# (data), CCR	8	イミディエイト・データΛ CCR→CCR
EORI	# (data), CCR	8	イミディエイト・データ ⊕CCR → CCR
MOVE	〈ea〉,CCR CCR,〈ea〉	16 16	ソース→CCR CCR→デスティネーション
ORI	# (data), CCR	8	イミディエイト・データV CCR→CCR

表3-10 メモリ管理ユニットの命令

命 令	オペランド・シンタックス	オペランド・サイズ	操作
PFLUSHA	none	none	すべてのATCエントリを無効にする。
PFLUSH	⟨FC⟩, # ⟨mask⟩ [. ⟨ea⟩]	none	実効アドレスにあるすべてのATCエントリを無効にする。
PLOAD	⟨FC⟩, ⟨ea⟩, {R/W}	none	実効アドレスに対してATCエントリを生成する。
PMOVE	Rn, 〈ea〉 〈ea〉, Rn	16, 32 16, 32	レジスタn→デスティネーション ソース→レジスタn
PTEST	⟨FC⟩, ⟨ea⟩, # ⟨level⟩ {R/W} [. An]	none	論理アドレスに関する情報→PMMUステータス

表3-11 マルチプロセッサ操作命令

命 令	オペランド・シンタックス	オペランド・サイズ	操作
		リード・モディファ	ァイ・ライト
CAS	Dc, Du, 〈ea〉	8, 16, 32	テスティネーション-Dc→CC; Zがセットキホスマルを場合、Du→テスティネーション そうでない場合、デスティネーション→ Dc
CAS2	Dc1 : Dc2, Du1 : Du2, (Rn) : (Rn)	16, 32	デュアル・オペランドCAS
TAS	⟨ea⟩	8	デスティネーショソ−0;コンディション・コードをセット;1→デスティネーション[7]
		コプロセ	y th
срВсс	⟨label⟩	16, 32	cpccが真の場合、PC + d→PC
cpDBcc	(label), Dn	16	cpccが偽の場合、Dn − 1→Dn Dn ≠ − 1 の場合、PC + d→PC
cpGEN	User Defined	User Defined	オペランド→コプロセッサ
cpRESTORE	⟨ea⟩	none	< ea > からコプロセッサの状態を回復する。
cpSAVE	(ea)	none	< ea > にコプロセッサの状態をセーブする。
cpScc	(ea)	8	cpccが真の場合、1's→テスティネーション;そうでない場合、0's→テスティネーション
cpTRAPcc	none # ⟨data⟩	none 16, 32	cpcc が真の場合は TRAPcc 例外が発生

たコンディション・コード表記のリストはTRAPcc命令に適用されます。これらのどの命令によっても、プロセッサは命令パイプをフラッシュします。

3. 2. 10 メモリ管理ユニット命令

メモリ管理命令は、アドレス変換キャッシュ(ATC)のフラッシュ、ATCへのエントリのロード、メモリ管理ユニット(MMU)制御レジスタへのロードと格納、アドレス変換テーブルのサーチの実行、MMUステータス・レジスタへの結果の格納を行ないます。表3-10にこれらの命令の概要を示します。

3. 2. 11 マルチプロセッサ命令

TAS、CASおよびCAS2命令でマルチプロセッシング・システムにおけるプロセッサの動作を調整します。これらの命令は、リード-モデファイ-ライトのバス・サイクルを使用して、中断されないメモリ更新を保証しています。コプロセッサ命令は、コプロセッサを操作します。表3-11にこれらの命令の概要を示します。

3.3 命令セットの詳細

この項では、MC68030命令セットの各命令について詳しく説明します。まず、命令を説明するための表記法とフォーマットについて述べます。次に、各命令を詳細に解説していきます。命令の説明は、命令のニーモニックごとにアルファベット順に並べてあります。

3. 3. 1 表記法とフォーマット

命令の説明はオペランド、サブフィールド、および修飾子、そして命令で実行される操作に対して表記規約を使用しています。アセンブラ形式の説明では、左側のオペランドがソース・オペランドで、右側のオペランドがデスティネーション・オペランドになります。3. 2 節に示す表記規約が適用されます。次に、命令の説明で使用する表記規約を示します。

オペランドの表記法:

PC--プログラム・カウンタ

SR-ステータス・レジスタ

V---オーバフロー・コンディション・コード

イミディエイト・データ――命令からのイミディエイト・データ

ソース――ソースの内容

デスティネーション--デスティネーションの内容

ベクタ――例外ベクタのロケーション

規約上、デスティネーション・オペランドは右側のオペランドです。

サブフィールドと修飾子の表記法:

<オペランド>の<ビット>―オペランドの1つのビットを選択する。

<ea> {オフセット:幅} — ビット・フィールドを選択する。

(<オペランド>) ――参照したロケーションの内容

<オペランド>10――オペランドは2進化10進数であり、演算は10進で実行する。

(<アドレス・レジスタ>)

- (アドレス・レジスタ)

(アドレス・レジスタ) +――レジスタ間接オペレータで、オペランド・レジスタが命令オペランドのメモリ・ロケーションを指すことを示す。オプションのモード修飾子は、-、+、(d)および(d, ix)である。

#×××または# < data > — 命令ワードに続くイミディエイト・データ

2つのオペランドをもつ操作の表記法。これらの命令は<オペランド> < OP > <オペランド> で記述され、< OP > は次のいずれかである:

- → ---- ソース・オペランドがデスティネーション・オペランドに転送される。
- ←→──2つのオペランドの内容が交換される。
- +--2つのオペランドが加算される。
- ---ソース・オペランドがデスティネーション・オペランドから減算される。
- *--2つのオペランドが乗算される。
- /---ソース・オペランドがデスティネーション・オペランドで除算される。
- <---関係テストを行ない、ソース・オペランドがデスティネーション・オペランドより小さければ真。
- > ——関係テストを行ない、ソース・オペランドがデスティネーション・オペランドより大きけ

れば真。

shifted by——ソース・オペランドが2番目オペランドで指定される位置数だけシフトまたは ローティトされる。

rotated by

単一オペランド操作の表記法:

~<オペランド>——オペランドが論理的に補数化される。

<オペランド>符号拡張——オペランドが符号拡張され、上位半分の全ビットが下位半分の最 上位ビットと等しくなる。

<オペランド>のテスト――オペランドは0と比較され、コンディション・コードが適宜セット される。

その他の表記法:

TRAP--次の操作と同じ。

フォーマット/オフセット・ワード→ (SSP); SSP $-2 \rightarrow$ SSP; PC \rightarrow (SSP); SSP $-4 \rightarrow$ SSP; SR \rightarrow (SSP); SSP $-2 \rightarrow$ SSP; (ベクタ) \rightarrow PC

STOP—ストップ状態に入り、割込みを待つ。

If <条件> then <操作> else <操作>——条件をテストする。条件が真であれば、then のあとの操作をを実行する。条件が偽で、オプションの "else" 句がある場合は、 "else" のあとの操作を実行する。条件が偽でオプションの "else" 句がない場合は、 命令はなにも実行しない。例として、Bcc 命令の説明を参照のこと。

3. 3. 2 コンディション・コード・レジスタ

ステータス・レジスタのコンディション・コード・レジスタ部分は、次の5ビットで構成されています。

X---拡張

N----負

7.--ゼロ

V---オーバフロー

C---キャリ

最後の4ビットは、プロセッサの動作結果の状態を表わします。表3-11にそれらのビットに対する各命令の影響を示します。Xビットは多倍精度計算のためのオペランドの1つで、これを使用したときはキャリ・ビットの値がセットされます。M68000ファミリでは、プログラミング・モデルを簡単にするためにキャリ・ビット(C)と多倍精度拡張ビット(X)は別々に設けられています。表3-4に例がありますので参照してください。

プログラムおよびシステム制御命令は、これらのビットの特定の組合せを使用してプログラムとシステム・フローの制御を行ないます。表3-12にそれらのビットの組合せと定義を示します。 命令セットの記述において、コンディション・コード・レジスタは次のように表わされます。

X	N	Z	V	C

ここで、各ビットの意味は以下のとおりです。

X (拡張)

多くの算術演算でCビットの値がセットされます。そうでない場合は、影響を受けないか、特定の結果がセットされます。

N(負)

結果の最上位ビットが1であればセットされ、そうでなければクリアされます。

Z (ゼロ)

結果が0であればセットされ、そうでなければクリアされます。

V (オーバフロー)

算術演算のオーバフローが発生した場合にセットされます。これは、結果がオペランド・サイズで表現できないことを意味します。オーバフローしなかった場合は、クリアされます。

C(キャリ)

加算において、オペランドの最上位ビットからキャリが発生した場合にセットされます。また、減算でボローが発生した場合にもセットされます。それ以外の場合はクリアされます。 各コンディション・コードの変化を表わすのに次の記号を使用しています。

- *=操作の結果に従ってセットされる。
- ー=操作では変化しない。
- 0=クリアされる。
- 1=セットされる。
- U=操作のあと不定となる。

3.3.3 命令の説明

図3-2に命令を説明するためのフォーマットを示します。属性の行は、命令のオペランドのサイズを指定します。命令が2種類以上のサイズのオペランドを使用できる場合は、命令のニーモニックに次のサフィックスを用いることができます。

.B--バイト・オペランド

.W---ワード・オペランド

.L--ロング・ワード・オペランド

表3-12 コンディション・コードの計算(その1)

					_	
操作	X	N	Z	V	C	特 殊 定 義
ABCD	*	Ū	?	Ū	?	$C = 10$ 進 $+ \gamma$ リ $Z = Z \Lambda Rm \Lambda \Lambda RO$
ADD, ADDI, ADDQ	*	*	*	?	?	$V = Sm \ \Lambda \ Dm \ \Lambda \ \overline{Rm} \ V \ \overline{Sm} \ \Lambda \ \overline{Dm} \ \Lambda \ Rm$ $C = Sm \ \Lambda \ Dm \ V \ \overline{Rm} \ \Lambda \ Dm \ V \ Sm \ \Lambda \ \overline{Rm}$
ADDX	*	*	?	?	?	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
AND, ANDI, EOR, EORI, MOVEQ, MOVE, OR, ORI, CLR, EXT, NOT, TAS, TST	-	*	*	0	0	
СНК	-	*	U	U	U	
CHK2, CMP2	-	Ū	?	U	?	$ \begin{array}{c} Z = \ (R = LB) \ V \ (R = UB) \\ C = \ (LB <= UB) \ \Lambda \ (IR < LB) \ V \ (R > UB)) \ V \ (UB < LB) \\ \Lambda \ (R > UB) \ \Lambda \ (R < LB) \\ \end{array} $
SUB, SUBI, SUBQ	*	*	*	?	?	$V = \overline{Sm} \ \Lambda \ \underline{Dm} \ \Lambda \ \overline{Rm} \ V \ \underline{Sm} \ \Lambda \ \overline{Dm} \ \Lambda \ Rm$ $C = Sm \ \Lambda \ \overline{Dm} \ V \ Rm \ \Lambda \ \overline{Dm} \ V \ Sm \ \Lambda \ Rm$
SUBX	*	*	?	?	?	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$
CAS, CAS2, CMP, CMPI, CMPM	-	*	*	?	?	$ V = \overline{Sm} \ \Lambda \underline{Dm} \ \Lambda \overline{Rm} \ V \underline{Sm} \ \Lambda \overline{Dm} \Lambda Rm \\ C = Sm \ \Lambda \overline{Dm} \ V Rm \Lambda \overline{Dm} V Sm \Lambda Rm $
DIVS, DUVI	-	*	*	?	0	V=除算オーバフロー
MULS, MULU	-	*	*	?	0	V=乗算オーバフロー

表3-12 コンディション・コードの計算(その2)

操作	Χ	N	Z	٧	С	特 殊 定 義
SBCD, NBCD	*	U	?	U	?	$C = 10$ 進 式 \overline{U} $ Z = Z \Lambda \overline{Rm} \Lambda \Lambda \overline{Ro}$
NEG	*	*	*	?	?	$V = Dm \ \Lambda \ Rm$ $C = Dm \ V \ Rm$
NEGX	*	*	?	?	?	$V = Dm \ \Lambda \ Rm$ $C = Dm \ V \ Rm$ $Z = Z \ \Lambda \ \overline{Rm} \ \Lambda \dots \Lambda \ \overline{R0}$
BTST, BCHG, BSET, BCLR	-	-	?	-	_	$Z = \overline{Dn}$
BFTST , BFCHG , BFSET, BFCLR	-	?	?	0	0	$N = \overline{Dm} $ $Z = \overline{Dm} $
BFEXTS, BFEXTU, BFFFO	-	?	?	0	0	$N = \frac{Sm}{Z = Sm} \Lambda \overline{Sm-1} \Lambda \Lambda \overline{S0}$
BFINS	-	?	?	0	0	$N = \overline{Dm} $ $Z = \overline{Dm} $
ASL	*	*	*	?	?	$V = \underline{Dm \ \Lambda \ (\overline{Dm-1} \ VV\overline{Dm-r})} \ V\overline{Dm} \ \Lambda \ (Dm-1V+Dm-r)$ $C = \overline{Dm-r+1}$
ASL (R = 0)	-	*	*	0	0	
LSL, ROXL	*	*	*	0	?	C = Dm - r + 1
LSR (r = 0)	-	*	*	0	0	
ROXL (r = 0)	_	*	*	0	?	C = X
ROL	-	*	*	0	?	C = Dm - r + 1
ROL (r = 0)	-	*	*	0	0	
ASR, LSR, ROXR	*	*	*	0	?	C = Dr - 1
ASR, LSR (r = 0)	-	*	*	0	0	
ROXR (r = 0)	-	*	*	0	?	C = X
ROR	-	*	*	0	?	C = Dr - 1
ROR $(r = 0)$	_	*	*	0	0	

-=影響なし

U=不定、結果は無意味

?=その他--特殊定義参照

*=一般の場合

X = C

N = Rm

 $Z = \overline{Rm} \wedge ... \wedge \overline{R0}$

Sm = ソース・オペランド——最上位ビット

Dm = デスティネーション・オペランド——最上位ビット

Rm = 結果のオペランド——最上位ビット

R=テストされるレジスタ

n=ビット番号

r=シフト・カウント

LB=下限

UB =上限

Λ=論理積

V=論理和

Rm = Rm の否定

命令名

ABCD

Add Decimal with Extend

操作の説明 -

命令のアセンブラ・シンタックス ―

命令の操作内容の説明:

コンディション・コードの影響 (「3.8 コンデ ーーーイン・コード」参照)

命令フォーマット――オペレーション・ワードのビット・パターンとフィールド、および他の命令の一部であるワードを指定します。実効アドレスの拡張部分は図示されてません。拡張部分(もしあれば)は命令で図示されている部分のあとに続きます。MOVE命令では、ソース実効アドレス拡張が最初にあり、デスティネーション実効アドレス拡張がそのあとに続きます。

操作: ソース ₁₀ + デスティネー アセンブラ・シンタックス: ABCD D:

ABCD - (I

属性: サイズ=(バイト)

説明: ソース・オペランドを拡張 スティネーション・ロケー

は次の2つの方法によりア

 データ・レジスタと ります。

 メモリとメモリ:オ アドレッシング・モ

この演算はバイト操作に関

コンディション・コード:

Х	N	Z	٧
*	U	*	U

Xーキャリ・ビットと同じ

N-不定

Z-結果が0でなければク

V-不定

C-10 進キャリが発生し;

注:通常、コンディショ: ため、このビットを使, とができます。

命令フォーマット:

 15
 14
 13
 12

 1
 1
 0
 0

命令フィールド:

レジスタ Rx フィールドー R/M = 0 データ・レ R/M = 1 プリデクリ R/M フィールドーーオペ

ABCD

Add Decimal with Extend · 拡張付き10進加算

操作: $y-x_{10}+ \vec{r} x$ ティネーション $_{10}+ x$ → デスティネーション

アセンブラ・シンタックス: ABCD Dy, Dx

ABCD - (Av), - (Ax)

属性:

サイズ=(バイト)

説明:

ソース・オペランドを拡張ビット(X)とともにデスティネーション・オペランドに加算し、結果をデスティネーション・ロケーションに格納します。加算は2進化10進演算で行ないます。オペランドは次の2つの方法によりアドレス指定できます。

- 1. データ・レジスタとデータ・レジスタ: オペランドは、命令で指定するデータ・レジスタにあります。
- 2. メモリとメモリ:オペランドは命令で指定するアドレス・レジスタを用いたプリデクリメント・アドレッシング・モードでアドレス指定されます。

この演算はバイト操作に限定されます。

コンディション・コード:

Х	N	Z	V	С	
*	U	*	U	*	

X-キャリ・ビットと同じ。

N-不定

2-結果が0でなければクリア、それ以外のときは変化しない。

V-不定

C-10進キャリが発生したらセット、それ以外のときはクリア。

注:通常、コンディション・コードのZビットは、演算を実行する前にプログラムでセットされる ため、このビットを使用して多倍精度演算を終了したとき演算結果がゼロかどうかテストするこ とができます。

命令フォーマット:

1	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	0	0	l	ノジスタ	Rx	1	0	0	0	0	R/M	レ	ジスタ	Ry

命令フィールド:

レジスタRxフィールド——デスティネーション・レジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードを使用するアドレス・レジスタを指定。

R/M フィールド——オペランドのアドレッシング・モードを指定。

0-データ・レジスタとデータ・レジスタの操作。

1-メモリとメモリの操作。

レジスタ Ry フィールド――ソース・レジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレス・モードを使用するアドレス・レジスタを指定。

ADD

Add·加算

操作: ソース+デスティネーション→デスティネーション

アセンブラのシンタックス: ADD < ea >, Dn

ADD Dn, < ea >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: ソース・オペランドをデスティネーション・オペランドに2進加算し、結果をデスティネーション・

ロケーションに格納します。操作サイズは、バイト、ワード、ロング・ワードが指定できます。命令のモード・フィールドで、オペランド・サイズのほか、<ea>またはDnのどちらがソースでど

ちらがデスティネーションとなるかを指定します。

コンディション・コード:

X	N	Z	٧	С
*	*	*	*	*

Xーキャリ・ビットと同じ。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

C-キャリが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1	1	レジスタ		()p モー	۴		モード	実行で	アドレス	レジスタ	7

命令フィールド:

レジスタ・フィールド――8つのデータ・レジスタのいずれかを指定。

Opモード・フィールド:

バイト ワード ロング・ワード 操 作 000 001 010 <ea> + < Dn> → < n> <math>100 101 110 <Dn> + < ea> → < ea>

実効アドレス・フィールド――アドレッシング・モードを指定。

a. 指定されたロケーションがソース・オペランドなら、次に示すとおりすべてのアドレッシング・ モードが可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An*	001	reg. number : An
(An)	010	reg. number : An
(An)+	011	reg. number : An
-(An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ	
(xxx).W	111	000	
(xxx).L	111	001	
# 〈data〉	111	100	
(d ₁₆ ,PC)	111	010	
(d ₈ ,PC,Xn)	111	011	
(bd,PC,Xn)	111	011	
([bd,PC,Xn],od)	111	011	
([bd,PC],Xn,od)	111	011	

b. 指定されたロケーションがデスティネーション・オペランドの場合は、次に示すとおりメモリ 可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	-
An	_	-
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	_	_

- 注:1. デスティネーションがデータ・レジスタの場合、Dnモードを使用します。データ・レジス タに対しては、<ea>がデスティネーションとなるモードは無効です。
 - 2. デスティネーションがアドレス・レジスタのときには ADDA を使用します。ソースがイミディエイト・データのときには、ADDIと ADDQを使用します。ほとんどのアセンブラは自動的にこの区別を行ないます。

^{*}ワードおよびロング・ワードのみ。

ADDA

Add Address • アドレス加算

操作: ソース+デスティネーション→デスティネーション

アセンブラ・シンタックス: ADDA < ea >, An 属性: サイズ=(ワード、ロング・ワード)

説明: ソース・オペランドをデスティネーションのアドレス・レジスタに加算し、結果をアドレス・レジ

スタに格納します。操作サイズはワードまたはロング・ワードが指定できます。操作サイズに関係

なく、デスティネーションのアドレス・レジスタ全体を使用します。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1	1	レジスタ		(Op モー	۴		モード	実行ア	ドレス	レジスタ	,

命令フィールド:

レジスタ・フィールド——8つのアドレス・レジスタのいずれかを指定。常にデスティネーションとなる。

Opモード・フィールド——操作サイズを指定。

011 一ワード操作。ソース・オペランドがロング・ワードに符号拡張され、アドレス・レジスタ の32 ビット全体を使用して演算が実行される。

111 一ロング・ワード操作。

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、すべてのアドレッシング・モードが可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	001	reg. number : An
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

ADDI

Add Immediate ・ イミディエイト加算

操作:

イミディエイト・データ+デスティネーション→デスティネーション

アセンブラ・シンタックス: ADDI # < data >, < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

イミディエイト・データをデスティネーション・オペランドに加算し、結果をデスティネーション・ロケーションに格納します。操作サイズは、バイト、ワード、ロング・ワードが指定できます。イ

ミディエイト・データのサイズは操作サイズと同じです。

コンディション・コード:

X	N	Z	٧	С
*	*	*	*	*

Xーキャリ・ビットと同じ。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V‐オーバフローが発生すればセット、それ以外のときはクリア。

Cーキャリが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1	0	サイ	゚゙ヹ゚		モード	実効ア		ノジスタ	
		ワード	・デー	タ(16							・デー	タ (8	ビット)		
						ロング	・デー	夕(32	ビット)						

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00-バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
-	_
	_
-	_
_	_
_	-
-	_
-	_
	111

イミディエイト・フィールド――(命令直後のデータ)

サイズ=00 データはイミディエイト・ワードの下位バイト

サイズ=01 データはイミディエイト・ワード

サイズ=10 データは次の2つのイミディエイト・ワード

ADDQ

Add Quick · クイック加算

操作:

イミディエイト・データ+デスティネーション→デスティネーション

アセンブラ・シンタックス: ADDQ # < data >, < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

1から8のイミディエイト値をデスティネーション・ロケーションのオペランドに加算します。操作サイズはバイト、ワード、ロング・ワードが指定できます。アドレス・レジスタの場合には、ワード、ロング・ワード操作も可能です。アドレス・レジスタへ加算する場合、コンディション・コードは変化せず、操作サイズに関係なくデスティネーションのアドレス・レジスタ全体(32 ビット)が

使用されます。

コンディション・コード:

X	N	Z	V	С
*	*	*	*	*

Xーキャリ・ビットと同じ。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

Cーキャリが発生すればセット、それ以外のときはクリア。

デスティネーションがアドレス・レジスタの場合には、コンディション・コードは影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		データ		0	サー	イズ		モード	実効ア	ドレス	ノジスタ	

命令フィールド:

データ・フィールド——3 ビットのイミディエイト・データ、0-7 (0 は 8 を表わす)。 サイズ・フィールド——操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・ロケーションを指定する。次に示すとおり、可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An'	001	reg. number : An
(An)	010	reg. number : An
(An)+	011	reg. number : An
-(An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	-	-
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	***

^{*}ワードおよびロング・ワードのみ。

ADDX

Add Extended · 拡張加算

操作: ソース+デスティネーション+ X→デスティネーション

アセンブラ・シンタックス: ADDX Dy, Dx

ADDX - (Av), - (Ax)

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: ソース・オペランドを拡張ビット(X)とともにデスティネーション・オペランドに加算し、結果をデスティネーション・ロケーションに格納します。オペランドは次の2とおりの方法によりアドレス指

定できます。

1. データ・レジスタとデータ・レジスタ:オペランドは命令で指定するデータ・レジスタにあります。

2. メモリとメモリ:命令で指定するアドレス・レジスタを用いたプリデクリメント・アドレッシング・モードでオペランドを指定します。

操作サイズはバイト、ワード、ロング・ワードが指定できます。

コンディション・コード:

Χ	N	Z	V	С	
*	*		*	*	

- X-キャリ・ビットと同じ。
- N-結果が負であればセット、それ以外のときはクリア。
- 2-結果が0でなければクリア、それ以外のときは変化しない。
- V‐オーバフローが発生すればセット、それ以外のときはクリア。
- C-キャリが発生すればセット、それ以外のときはクリア。
- 注:通常、コンディション・コードのZビットは、演算を実行する前にプログラムでセットされる ため、このビットを使用して多倍精度演算を終了したとき演算結果がゼロかどうかテストする ことができます。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1	レシ	ジスタ R	x	1	サー	イズ	0	0	R/M	レ:	ジスタ Γ	ζу

命令フィールド:

レジスタRxフィールド——デスティネーションのレジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。 サイズ・フィールド——操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

R/Mフィールド——オペランドのアドレッシング・モードを指定。

0-データ・レジスタとデータ・レジスタの操作。

1-メモリとメモリの操作。

レジスタ Ry フィールド——ソース・レジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレス・モードを使用するアドレス・レジスタを指定。

第3章 命令セット

AND

AND Logical · 論理積

操作: ソース Λ デスティネーション→デスティネーション

アセンブラ・シンタックス: AND < ea>, Dn

AND Dn. < ea >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: ソース・オペランドとデスティネーション・オペランドの論理積をとり、結果をデスティネーショ

ン・ロケーションに格納します。操作サイズはバイト、ワード、ロング・ワードが指定できます。ア

ドレス・レジスタの内容をオペランドとして使用することはできません。

コンディション・コード:

Х	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-結果の最上位ビットがセットされていればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1		レジスタ		(Op モー	۴		モード	実行で	アドレス	レジスタ	þ

命令フィールド:

レジスタ・フィールド――8つのデータ・レジスタのいずれかを指定。

Opモード・フィールド:

バイト ワード ロング・ワード 操作 000 001 010 (<ea>) Λ $(<Dn>) <math>\rightarrow$ Dn 100 101 (<Dn>) Λ $(<ea>) <math>\rightarrow$ ea

実効アドレス・フィールド――アドレッシング・モードを決定。 ソース・オペランドが指定された場合は、次に示すとおりデータ・アドレッシング・モードのみ可。

モード	レジスタ
000	reg. number : Dn
_	_
010	reg. number : An
011	reg. number : An
100	reg. number : An
101	reg. number : An
110	reg. number : An
	000 - 010 011 100 101 110 110

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

デスティネーション・オペランドが指定された場合は、次に示すとおりメモリ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	-	_
An	-	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	_	-
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	-	_
([bd,PC,Xn],od)	-	-
([bd,PC],Xn,od)	_	_

- 注:1. デスティネーションがデータ・レジスタの場合、Dnがデスティネーションとなるモードを使用します。データ・レジスタに対しては、<ea>がデスティネーションとなるモードは無効です。
 - 2. ソースがイミディエイト・データのときには、ほとんどのアセンブラがANDIを使用します。

ANDI

AND Immediate • イミディエイト論理積

操作: イミディエイト・データΛデスティネーション→デスティネーション

アセンブラ・シンタックス: ANDI # < data >, < ea > 属性: サイズ=(バイト、ワード、ロング・ワード)

満年・ リイス=(ハイト、ワート、ロング・ワート)
説明: イミディエイト・データとデスティネーション・ラ

イミディエイト・データとデスティネーション・オペランドの論理積をとり、結果をデスティネー

ション・ロケーションに格納します。操作サイズは、バイト、ワード、ロング・ワードが指定でき

ます。イミディエイト・データのサイズは操作サイズと同じです。

コンディション・コード:

X	N	Z	V	С
-	*	*	0	0

X-影響を受けない。

N-結果の最上位ビットがセットされていればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	0	サイ	イズ		モード		ドレス	ノジスタ	
		ワード	・デー	タ(16	ビット))				バイ	ト・デー	タ (8	ビット)		
						ロング	・デー	タ (32	ビット))					

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーションのオペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	_

イミディエイト・フィールド――(命令直後のデータ)

サイズ=00 データはイミディエイト・ワードの下位バイト

サイズ=01 データはイミディエイト・ワード全体

サイズ=10 データは次の2つのイミディエイト・ワード

ANDI to CCR

AND Immediate to Condition Codes .

コンディション・コードとのイミディエイト論理積

操作: ソースΛ CCR→CCR

アセンブラ・シンタックス: ANDI # < data >, CCR

属性: サイズ=(バイト)

説明: イミディエイト・オペランドとコンディション・コードの論理積をとり、結果をステータス・レジ

スタの下位のバイトに格納します。

コンディション・コード:

X	N	Z	V	C
*	*	*	*	*

X-1ミディエイト・オペランドのビット4が0であればクリア、それ以外のときは変化しない。 N-1ミディエイト・オペランドのビット3が0であればクリア、それ以外のときは変化しない。 Z-1ミディエイト・オペランドのビット2が0であればクリア、それ以外のときは変化しない。 V-1ミディエイト・オペランドのビット1が0であればクリア、それ以外のときは変化しない。 C-1ミディエイト・オペランドのビット0が0であればクリア、それ以外のときは変化しない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	1	0	0	0	1	1	1	1_	0	0	
0	0	0	0	0	0	0	0		,	ベイト・	データ	(8 E	ット)			

ANDI to SR

AND Immediate to the Status Register(Privileged Instruction).

ステータス・レジスタとのイミディエイト論理積(特権命令)

操作: スーパバイザ状態ではソース A SR→SR

それ以外はTRAP

アセンブラ・シンタックス: ANDI # < data >, SR

属性: サイズ=(ワード)

説明: イミディエイト・オペランドとステータス・レジスタの内容の論理積をとり、結果をステータス・レ

ジスタに格納します。ステータス・レジスタに実装されている全ビットが影響を受けます。

コンディション・コード:

X	N	Z	V	С
*	*	*	*	*

X- 1ミディエイト・オペランドのビット4が0であればクリア、それ以外のときは変化しない。 N- 1ミディエイト・オペランドのビット3が0であればクリア、それ以外のときは変化しない。 Z- 1ミディエイト・オペランドのビット2が0であればクリア、それ以外のときは変化しない。 V- 1ミディエイト・オペランドのビット1が0であればクリア、それ以外のときは変化しない。 C- 1ミディエイト・オペランドのビット0が0であればクリア、それ以外のときは変化しない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	0	0	1	1	1	1	1	0	0
ワード・データ(16ビット)															

ASL, ASR

Arithmetic Shift • 算術シフト

操作: デスティネーション Shifted by <カウント>→デスティネーション

アセンブラ・シンタックス: ASd Dx, Dy

ASd # < data >, Dy

ASd < ea >

dはシフト方向で、L(左)またはR(右)

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: オペランドのビットを指定方向(LまたはR)に算術シフトします。キャリ・ビットは、オペランド から最後に送り出されたビットを受け取ります。レジスタをシフトする場合のシフト回数は、次の


2とおりの方法で指定できます。

1. イミディエイト――シフト回数は命令で指定する(シフト範囲、1~8)。


2. レジスタ――シフト回数は命令で指定するデータ・レジスタにある。モジュロ64。

操作サイズはバイト、ワード、ロング・ワードが指定できます。ただし、メモリ内のオペランドは 1ビットしかシフトできず、操作サイズもワードに限定されます。

ASLではオペランドは左にシフトされ、シフトされた位置数がシフト回数になります。最上位から送り出されたビットはキャリと拡張の両方のビットに入り、最下位ビットには0が入ります。シフト中に符号が変化した場合は、オーバフロー・ビットがセットされます。



ASRではオペランドは右にシフトされ、シフトされた位置数がシフト回数になります。最下位から送り出されたビットはキャリと拡張の両方のビットに入り、符号ビットは再び最上位ビットに入ります。



コンディション・コード:

X	N	Z	٧	С
*	*	*	*	*

X-オペランドから最後に送り出されたビットに従ってセット、シフト回数が0のときは変化しない。

N-結果の最上位ビットがセットされればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-シフト操作中に最上位ビットが1回でも変化すればセット、それ以外のときはクリア。

C-オペランドから最後に送り出されたビットに従ってセット、シフト回数が0のときはクリア。

命令フォーマット(レジスタ・シフト):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	カウン	/ト/レ	ジスタ	dr	サー	イズ	i/r	0	0	l	ノジスタ	

命令フィールド(レジスタ・シフト):

カウント/レジスタ・フィールド――シフト回数またはシフト回数が入っているレジスタを指定。

i/r = 0 このフィールドでシフト回数を指定、 $1 \sim 7$ は $1 \sim 7$ 、0 は8 を表わす。

i/r=1 このフィールドはシフト回数(モジュロ64)をもつデータ・レジスタを指定する。

dr フィールド――シフトの方向を指定。

0-右シフト

1-左シフト

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

i/rフィールド

i/r=0 シフト回数をイミディエイト値で指定

i/r=1 シフト回数をレジスタで指定

レジスタ・フィールド――シフトするデータ・レジスタを指定。

命令フォーマット(メモリ・シフト):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	0	0	dr	1	1		モード	実効ア	ドレス	ノジスタ	

命令フィールド(メモリ・シフト):

drフィールド--シフトの方向を指定。

0-右シフト

1-左シフト

実効アドレス・フィールド――シフトするオペランドを指定。次に示すとおりメモリ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	_	_
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
_	_
_	_
-	_
_	_
_	_
_	-
	111

Bcc

Branch Conditionally · 条件分岐

操作: If (条件が真) then PC + d→PC

アセンブラ・シンタックス: Bcc < label >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: 指定された条件が真の場合、プログラムの実行は(PC)+ディスプレースメントに分岐します。PC はBcc命令の命令ワード+2のアドレスを保持しています。ディスプレースメントは2の補数の整数で、現在のPCからデスティネーションPCまでの相対距離をバイトで表わします。命令ワードの8ビ

ット・ディスプレースメント・フィールドが0の場合は、16ビットのディスプレースメント(命令直後のワード)が使用されます。命令ワードの8ビット・ディスプレースメント・フィールドがすべて1(\$FF)の場合は、32ビットのディスプレースメント(命令直後のロング・ワード)が使用されます。

コンディション・コードccは、次の条件の1つを指定します。

LS ローか同じ 0011 C+Z キャリ・クリア 0100 C CC LT より小さい 1101 N・ \overline{V} + \overline{N} ・VCS キャリ・セット 0101 C 0111 Z MI マイナス 1011 N EQ 等しい GE 大きいか等しい 1100 N•V+N•V NE 等しくない 0110 Z 1110 $N \cdot V \cdot \overline{Z} + \overline{N} \cdot \overline{V} \cdot \overline{Z}$ PL プラス 1010 N GT より大き 0010 C ⋅ Z VC オーパフロー・ケリア 1000 ▽ HI ハイ LE 小さいか等しい 1111 Z+N・V+N・V VS オーパフロー・セット 1001 V

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	-	コンディ	ション			8 5	ット・	ディス	プレー	スメント		
		8ビッ1	・ディ	スプレ	ースメ	ント=	\$ 00 න	場合、1	6ビッ	ト・ディ	スプレ	ノースメ	ント		
		8ビット	・・ディ	スプレ	ースメ:	ント=5	FFO	場合、3	32 ビッ	ト・デ	ノスプレ	ノースメ	ント		

命令フィールド:

コンディション・フィールド――上記の14のコードのいずれかを指定する。

8ビット・ディスプレースメント・フィールド――分岐命令と条件が満たされた場合に次に実行すべき命令との相対距離(バイト単位)を示す2の補数の整数。

16 ビット・ディスプレースメント・フィールド――8 ビット・ディスプレースメント・フィールドに \$00 が入れられているときに、ディスプレースメントに使用する。

32 ビット・ディスプレースメント・フィールド――8 ビット・ディスプレースメント・フィールドに \$ FF が入れられているとき、ディスプレースメントに使用する。

注: すぐ後の命令に分岐するような短い分岐を行なうことはできない。この場合、8ビットのディスプレースメントのオフセットが0となり、ワード分岐命令の定義となるためです。

BCHG

Test a Bit and Change · ビット・テストと変更

操作: デスティネーションの~(<ビット番号>)→Z:

デスティネーションの~(〈ビット番号〉) →デスティネーションの〈ビット番号〉

アセンブラ・シンタックス: BCHG Dn, < ea>

BCHG # < data >, < ea >

属性: サイズ=(バイト、ロング・ワード)

説明: デスティネーション・オペランドの任意の1ビットをテストし、その状態をコンディション・コード Zに反映します。テストの後、デスティネーションのそのビットの状態を反転します。デスティネー

るに反映します。テストの後、アスティネーションのそのヒットの状態を反転します。テスティネーションがデータ・レジスタの場合、ビット番号はモジュロ32ビット番号で、32ビットのうちの任意のビットを指定することができます。デスティネーションがメモリ・ロケーションの場合、操作はバイト操作であり、ビット番号はモジュロ8です。いずれの場合にも、ビット0が最下位ビットです。

この操作のビット番号は次の2とおりの方法で指定できます。

1. イミディエイト:ビット番号を命令の第2ワードで指定します。

2. レジスタ:ビット番号は命令で指定されるデータ・レジスタにあります。

コンディション・コード:

X	N	Z	٧	С
_	_	*	_	_

- X-影響を受けない。
- N-影響を受けない。
- 2-テストされたビットが0であればセット、そうでなければクリア。
- V-影響を受けない。
- C-影響を受けない。

命令フォーマット(ビット番号ダイナミック、レジスタで指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	ノジスタ		1	0	1		モード	実効ア		レジスタ	

命令フィールド(ビット番号ダイナミック):

レジスタ・フィールド――ビット番号をもつデータ・レジスタ指定。

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ 可変アドレッシング・モードのみ可。

	11	1 25 - 5
アドレッシング・モード	モード	レジスタ
Dn'	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	_

^{*}ロング・ワードのみ、その他はすべてバイトのみ。

命令フォーマット(ビット番号スタティック、イミディエイト・データとして指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	0	0	0	1		モート	実効ア		ノジスタ	
0	0	0	0	0	0	0	0	ビット番号							

命令フィールド(ビット番号スタティック):

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ 可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn*	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	-
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	-

^{*}ロング・ワードのみ、その他はすべてバイトのみ。

ビット番号フィールド――ビット番号を指定。

BCLR

Test a Bit and Clear・ ビット・テストとクリア

操作:

~ (デスティネーションの<ビット番号>) →Z;

0→デスティネーションの<ビット番号>

アセンブラ・シンタックス: BLCR dn, < ea>

BLCR # < data >, < ea >

属性:

サイズ=(バイト、ロング・ワード)

説明:

デスティネーションのオペランドの1ビットをテストし、そのビットの状態をコンディション・コードZに反映します。テストの後、デスティネーションのそのビットをクリアします。デスティネーションがデータ・レジスタの場合、モジュロ32のビット番号で32ビットの任意の1ビットを指定することができます。メモリ・ロケーションがデスティネーションの場合、操作はバイト操作となり、ビット番号はモジュロ8になります。いずれの場合にも、ビット0が最下位ビットです。この操作のビット番号は次の2とおりの方法で指定できます。

- 1. イミディエイト:ビット番号を命令の第2ワードで指定します。
- 2. レジスタ:ビット番号は命令で指定するデータ・レジスタにあります。

コンディション・コード:

X	N	Z	٧	C
_	1	*	_	_

- X-影響を受けない。
- N-影響を受けない。
- Z-テストされたビットが0であればセット、それ以外のときはクリア。
- V-影響を受けない。
- C-影響を受けない。

命令フォーマット(ビット番号ダイナミック、レジスタで指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	ı	レジスタ		1	1	0		モード	実効ア	ドレス	レジスタ	

命令フィールド(ビット番号ダイナミック):

レジスタ・フィールド――ビット番号をもつデータ・レジスタを指定。

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ 可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn*	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
#〈data〉	-	-
(d ₁₆ ,PC)	-	-
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	-	-
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	_

^{*}ロング・ワードのみ、その他はすべてバイトのみ。

命令フォーマット(ビット番号スタティック、イミディエイト・データとして指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	0	0	1	0		モード	実効ア		ノジスタ	
0	0	0	0	0	0	0	0	ビット番号							

命令フィールド(ビット番号スタティック):

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn°	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
/ トレッツノソ・エート	T- P	VVX
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)		_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	_

*ロング・ワードのみ、その他はすべてバイトのみ。

ビット番号フィールド――ビット番号を指定。

BFCHG

Test Bit Field and Change ・ ビット・フィールドのテストおよび変更

操作: ~(デスティネーションの<ビット・フィールド>)→デスティネーションの<ビット・フィール

ド>

アセンブラ・シンタックス: BFCHG < ea > {オフセット:幅}

属性:

サイズなし

説明:

指定された実効アドレスにあるビット・フィールドの値に従ってコンディション・コードをセット

し、ついでそのフィールドを補数化します。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフセットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数

を決定します。

コンディション・コード:

X	N	Z	V	С	
	*	*	0	0	

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

Z-フィールドの全ビットが0であればセット、それ以外のときはクリア。

Vー常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	1	0	1	0	1	1		モード	実効ア	ドレス	レジス:	9
0	0	0	0	Do		オ	フセッ	\		Dw			幅		

命令フィールド:

実効アドレス・フィールド――そのビット・フィールドのベース・ロケーションを指定。次に示すようにデータ・レジスタ直接または制御可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	_	_
- (An)	_	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	-	-
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	-

Doフィールド――フィールド・オフセットの指定方法を決定する。

- 0-ビット・フィールド・オフセットはオフセット・フィールドにある。
- 1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] は 0-
- オフセット・フィールド——Doに従って、フィールド・オフセットを指定。
 - Do = 0 オフセット・フィールドはイミディエイトオペランド。オペランド値の範囲は0~31。
 - Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{a_1} ~ $+2^{a_1}-1$ 。

Dw フィールド——フィールド幅の指定方法を決定する。

- 0-ビット・フィールド幅は幅フィールドにある。
- 1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [3:4] は0。幅フィールド——Dw に従って、フィールド幅を指定。
 - Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1\sim31$ の範囲のオペランド値が $1\sim31$ のフィールド幅を指定。0 の値は32 の幅を指定。
 - Dw=1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1\sim31$ の値は $1\sim31$ のフィールド幅を指定し、0の値は32の幅を指定。

BFCLR

Test Bit Field and Clear ・ ビット・フィールドのテストとクリア

操作:

0→デスティネーションの<ビット・フィールド>

アセンブラ・シンタックス: BFCLR < ea > {オフセット:幅}

属性:

サイズなし

説明:

指定された実効アドレスにあるビット・フィールドの値に従ってコンディション・コードをセット

し、ついでそのフィールドをクリアします。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフセットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数を決定します。

コンディション・コード:

X N Z V C
- * * 0 0

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

Z-フィールドの全ビットが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	1	1	0	0	1	1		モード	実効ア	ドレス	レジスタ	7
0	0	0	0	Do		オ	フセッ	1		Dw			幅		

命令フィールド:

実効アドレス・フィールド――そのビット・フィールドのベース・ロケーションを指定。次に示すようにデータ・レジスタ直接または制御可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An)+	_	-
- (An)	_	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	-	-
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	-	-

Doフィールド――フィールド・オフセットの指定方法を決定する。

0-ビット・フィールド・オフセットはオフセット・フィールドにある。

1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] は 0。

オフセット・フィールド――Doに従って、フィールド・オフセットを指定。

Do = 0 オフセット・フィールドはイミディエイト・オペランド。オペランド値の範囲は $0\sim31$ 。

Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{s_1} ~ $+2^{s_1}$ -1。

Dw フィールド――フィールド幅の指定方法を決定する。

0-ビット・フィールド幅は幅フィールドにある。

1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [3:4] は0。幅フィールド——Dw に従って、フィールド幅を指定。

Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1\sim31$ の範囲のオペランド値が $1\sim31$ のフィールド幅を指定。0 の値は32 の幅を指定。

Dw = 1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1\sim31$ の値は $1\sim31$ のフィールド幅を指定し、0 の値は 32 の幅を指定。

BFEXTS

Extract Bit Field Signed ・ 符号付きビット・フィールド抽出

操作: ソースの<ビット・フィールド>→Dn

アセンブラ・シンタックス: BFEXTS < ea > {オフセット:幅}, Dn

属性: サイズなし

説明: 指定された実効アドレスのロケーションからビット・フィールドを抽出し、32ビットに符号拡張し

た後、その結果をデスティネーション・データ・レジスタにロードします。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフセットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数

を決定します。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

Z-フィールドの全ビットがOであればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	1	0	1	1	1	1		モード	実効ア	ドレス し	ノジスタ	
0		レジス:	g	Do		7	ナフセッ	·		Dw			幅		

命令フィールド:

実効アドレス・フィールド――そのビット・フィールドのベース・ロケーションを指定。次に示すようにデータ・レジスタ直接または制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An)+	_	_
- (An)	-	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	-	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

レジスタ・フィールド――デスティネーション・レジスタを指定。

Doフィールド――フィールド・オフセットの指定方法を決定する。

0-ビット・フィールド・オフセットはオフセット・フィールドにある。

1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] は 0。

オフセット・フィールド——Doに従って、フィールド・オフセットを指定。

Do=0 オフセット・フィールドはイミディエイト・オペランド。オペランド値の範囲は0~31。

Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{31} ~ $+2^{31}-1$ 。

Dw フィールド――フィールド幅の指定方法を決定する。

0-ビット・フィールド幅は幅フィールドにある。

1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [4:3] は0。幅フィールド——Dw に従って、フィールド幅を指定。

Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1\sim31$ の範囲のオペランド値が $1\sim31$ のフィールド幅を指定。0 の値は32 の幅を指定。

Dw = 1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1\sim31$ の値は $1\sim31$ のフィールド幅を指定し、0 の値は 32 の幅を指定。

BFEXTU

Extract Bit Field Unsigned • 符号なしビット・フィールド抽出

操作: ソースの<ビット・フィールド>→Dn

アセンブラ・シンタックス: BFEXTU < ea > {オフセット:幅}, Dn

属性: サイズなし

説明: 指定された実効アドレス・ロケーションからビット・フィールドを抽出し、32ビットにゼロ拡張し

た後、その結果をデスティネーション・データ・レジスタにロードします。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフセットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数

を決定します。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

Z-フィールドの全ビットが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1		1	1	0	1	0	0	1	1	1		モード	実効ア	ドレス し	ノジスタ	
0)		レジス	9	Do		7	ナフセッ	, }		Dw			幅		

実効アドレス・フィールド――そのビット・フィールドのベース・ロケーションを指定。次に示すようにデータ・レジスタ直接または制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	_	-
- (An)	_	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
#〈data〉	-	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

レジスタ・フィールド――デスティネーション・レジスタを指定。

Doフィールド——フィールド・オフセットの指定方法を決定する。

0-ビット・フィールド・オフセットはオフセット・フィールドにある。

1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] # 0

オフセット・フィールド——Doに従って、フィールド・オフセットを指定。

Do = 0 オフセット・フィールドはイミディエイト・オペランド。オペランド値の範囲は0~31。

Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{31} $\sim 2^{31}-1$ 。

Dw フィールド――フィールド幅の指定方法を決定する。

0-ビット・フィールド幅は幅フィールドにある。

1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [4:3] は0。幅フィールド——Dw に従って、フィールド幅を指定。

Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1 \sim 31$ の範囲のオペランド値が $1 \sim 31$ のフィールド幅を指定。0 の値は32 の幅を指定。

Dw = 1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1\sim31$ の値は $1\sim31$ のフィールド幅を指定し、0 の値は 32 の幅を指定。

BFFFO

Find First One in Bit Field • ビット・フィールド内の最初の 1 検出

操作: ソース・ビット走査の<ビット・オフセット>→Dn アセンブラ・シンタックス: BFFFO < ea > {オフセット:幅},Dn

属性:

説明:

サイズなし

ソース・オペランドの中で、1にセットされている最上位ビットの位置を求めます。そのビットのビ ット・オフセット(命令でのビット・オフセット+最初のセット・ビットのオフセット)がDnに入れ られます。そのビット・フィールドでどのビットも1にセットされていない場合は、Dnの値がフィー ルド・オフセット+フィールド幅になります。ビット・フィールド値に従ってコンディション・コー ドがセットされます。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフ セットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数 を決定します。

コンディション・コード:

X	N	Z	٧	С
_	*	*	0	0

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

2-フィールドの全ビットが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	1	1	0	1	1	1		モード	実効で	ドレス	ノジスタ	
0		レジス:	b	Do		オフセット				Dw			幅		

実効アドレス・フィールド――そのビット・フィールドのベース・ロケーションを指定。次に示すようにデータ・レジスタ直接または制御アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An)+	_	
- (An)	-	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	-
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

レジスタ・フィールド――デスティネーションのデータ・レジスタ・オペランドを指定。

Doフィールド——フィールド・オフセットの指定方法を決定する。

0-ビット・フィールド・オフセットはオフセット・フィールドにある。

1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] は0。

オフセット・フィールド——Doに従って、フィールド・オフセットを指定。

Do = 0 オフセット・フィールドはイミディエイト・オペランド。オペランド値の範囲は $0\sim31$ 。

Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{31} $\sim 2^{31}-1$ 。

Dw フィールド――フィールド幅の指定方法を決定する。

0-ビット・フィールド幅は幅フィールドにある。

1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [4:3] は0。幅フィールド——Dw に従って、フィールド幅を指定。

Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1\sim31$ の範囲のオペランド値が $1\sim31$ のフィールド幅を指定。0 の値は32 の幅を指定。

Dw = 1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1\sim31$ の値は $1\sim31$ のフィールド幅を指定し、0 の値は 32 の幅を指定。

BFINS

Insert Bit Field ・ ビット・フィールド挿入

操作: Dn→デスティネーションの<ビット・フィールド>

アセンブラ・シンタックス: BFINS Dn, < ea > {オフセット:幅}

属性: サイズなし

説明: 指定されたデータ・レジスタの下位ビットからビット・フィールドを取り出して、指定された実効

アドレス・ロケーションのビット・フィールドに転送します。コンディション・コードは、挿入さ

れた値に従ってセットされます。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフセットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数

を決定します。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

Z-フィールドの全ビットが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	0	1	1	1	1	1	1		モード	実効ア	ドレス l	ノジスタ	
Ì	0		レジス:	y	Do		7	ナフセッ	1		Dw			幅		

実効アドレス・フィールド――そのビット・フィールドのベース・ロケーションを指定。次に示すようにデータ・レジスタ直接または制御可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An) +	-	_
- (An)	_	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
_	-
-	_
-	-
_	-
_	_
-	_
	111

レジスタ・フィールド――ソース・データ・レジスタ・オペランドを指定。

Doフィールド――フィールド・オフセットの指定方法を決定する。

0-ビット・フィールド・オフセットはオフセット・フィールドにある。

1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] は0。

オフセット・フィールド——Doに従って、フィールド・オフセットを指定。

Do = 0 オフセット・フィールドはイミディエイト・オペランド。オペランド値の範囲は $0\sim31$ 。

Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{a_1} $\sim 2^{a_1} - 1$ 。

Dw フィールド――フィールド幅の指定方法を決定する。

0-ビット・フィールド幅は幅フィールドにある。

1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [4:3] は0。幅フィールド——Dw に従って、フィールド幅を指定。

Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1\sim31$ の範囲のオペランド値が $1\sim31$ のフィールド幅を指定。0 の値は32 の幅を指定。

Dw = 1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1 \sim 31$ の値は $1 \sim 31$ のでは $1 \sim 31$ のです。 $1 \sim 31$

BFSET

Test Bit Field and Set・ビット・フィールド・セット

操作: 1s→デスティネーションの<ビット・フィールド>

アセンブラ・シンタックス: BFSET < ea > {オフセット:幅}

属性: サイズなし

説明: 指定された実効アドレスのロケーションにあるビット・フィールドの全ビットをセットします。コ

ンディション・コードは、セットされる前の値に従ってセットされます。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフセットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数

を決定します。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

2-フィールドの全ビットが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	1	1	1	0	1	1		モード	実効ア	ドレス	レジス:	g
0	0	0	0	Do	オフセット				Dw			幅			

実効アドレス・フィールド――ビット・フィールドのベース・ロケーションを指定。次に示すように データ・レジスタ直接または制御可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An)+	_	-
- (An)	-	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	_	-
(d ₁₆ ,PC)	-	-
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	-
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	

Doフィールド——フィールド・オフセットの指定方法を決定する。

0-ビット・フィールド・オフセットはオフセット・フィールドにある。

1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] は0。

オフセット・フィールド――Doに従って、フィールド・オフセットを指定。

Do = 0 オフセット・フィールドはイミディエイト・オペランド。オペランド値の範囲は $0\sim31$ 。

Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{31} $\sim 2^{31}-1$ 。

Dwフィールド――フィールド幅の指定方法を決定する。

0-ビット・フィールド幅は幅フィールドにある。

1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [4:3] は0。幅フィールド——Dw に従って、フィールド幅を指定。

Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1 \sim 31$ の範囲のオペランド値は $1 \sim 31$ のフィールド幅を指定。0 の値は32 の幅を指定。

Dw=1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1\sim31$ の値は $1\sim31$ のフィールド幅を指定し、0 の値は 32 の幅を指定。

BFTST

Test Bit Field • ビット・フィールド・テスト

操作:

デスティネーションの<ビット・フィールド>

アセンブラ・シンタックス: BFTST < ea > {オフセット:幅}

属性:

サイズなし

説明:

指定された実効アドレス・ロケーションにあるビット・フィールドの値に従ってコンディション・コー

ドをセットします。

フィールド・オフセットおよびフィールド幅によってフィールドを選択します。フィールド・オフセットは、そのフィールドの開始ビットを指定します。フィールド幅でそのフィールドのビット数を決定します。

コンディション・コード:

X N Z V C
- * * 0 0

X-影響を受けない。

N-フィールドの最上位ビットがセットされていればセット、それ以外のときはクリア。

2-フィールドの全ビットが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	1	0	0	0	1	1		モード	実効ア	ドレス	レジス	9
0	0	0	0	Do	オフセット					Dw			幅		

実効アドレス・フィールド――ビット・フィールドのベース・ロケーションを指定。次に示すように データ・レジスタ直接または制御アドレッシング・モードのみ可。

791 2316 T V	モード	レジスタ
アドレッシング・モード	r	0777
Dn	000	reg. number ; Dn
An	_	-
(An)	010	reg. number : An
(An)+	-	_
- (An)	-	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# <data></data>	_	-
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

Doフィールド——フィールド・オフセットの指定方法を決定する。

0-ビット・フィールド・オフセットはオフセット・フィールドにある。

1-拡張ワードのビット [8:6] がオフセットを含むデータ・レジスタを指定。ビット [10:9] は 0。

オフセット・フィールド——Doに従って、フィールド・オフセットを指定。

Do = 0 オフセット・フィールドはイミディエイト・オペランド。オペランド値の範囲は $0\sim31$ 。

Do = 1 オフセット・フィールドはオフセットをもつデータ・レジスタを指定。値の範囲は -2^{31} $\sim 2^{31}-1$ 。

Dw フィールド――フィールド幅の指定方法を決定する。

0-ビット・フィールド幅は幅フィールドにある。

1-拡張ワードのビット [2:0] が幅の値をもつデータ・レジスタを指定。ビット [4:3] は0。幅フィールド——Dw に従って、フィールド幅を指定。

Dw = 0 幅フィールドは、イミディエイト・オペランド。 $1\sim31$ の範囲のオペランド値は $1\sim31$ のフィールド幅を指定。0 の値は32 の幅を指定。

Dw = 1 幅フィールドは、幅の値をもつデータ・レジスタを指定。この値はモジュロ32であり、 $1\sim31$ の値は $1\sim31$ のフィールド幅を指定し、0 の値は32 の幅を指定。

BKPT

Breakpoint • ブレークポイント

操作: ブレークポイント・アクノリッジ・サイクルを実行する。

アクノリッジされた場合は、返されたオペレーション・ワードを実行し、そうでない場合は、不当

命令としてトラップする。

アセンブラ・シンタックス: BKPT # < data >

属性: サイズなし

説明: アドレス・バスのビット2~4にイミディエイト・データ(値0~7)、ビット0と1にゼロを出力して、

ブレークポイント・アクノリッジ・バス・サイクルを実行します。

ブレークポイント・アクノリッジ・サイクルは、CPU空間にアクセスし、タイプ0のアドレッシングを行ない、さらに命令で指定されたブレークポイント番号をアドレス・ライン A2~A4に出力します。外部ハードウェアが $\overline{DSACKxs}$ または \overline{STERM} でサイクルを終了した場合は、バス上のデータ(命令ワード)が命令パイプに挿入され、ブレークポイント命令の後で実行されます。ブレークポイント命令は転送するワードを必要としますので、最初のバス・サイクルが8 ビット・ポートにアクセスする場合には、第2 サイクルが必要です。外部ロジックが \overline{BERR} でブレークポイント・アクノリッジ・サイクルを終了した場合(つまり、命令ワードがないとき)、プロセッサは不当命令例外の処理を行ないます。ブレークポイント・アクノリッジ・サイクル動作の詳細については、「7.4.2 ブレークポイント・アクノリッジ・サイクル」を参照してください。

この命令は、デバッグ・モニタやリアルタイム・ハードウェア・エミュレータのブレークポイント機能をサポートします。正確な操作は、インプリメント方法によって異なります。通常、この命令はプログラム内の1命令を置き換え、その命令はブレークポイント・アクノリッジ・サイクルで返されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

													1	
0	1	0	0	1	0	0	0	0	1	0	0	1	ベクタ	

命令フィールド:

ベクタ・フィールド——0~7の範囲のイミディエイト・データがあります。これはブレークポイント番号です。

BRA

Branch Always · 無条件分岐

操作: PC+d→PC

アセンブラ・シンタックス: BRA < label >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: プログラムは(PC)+ディスプレースメントに分岐します。PC はBRA命令の命令ワードのアドレス +2を保持しています。このディスプレースメントは2の補数の整数で、現在のPCからデスティネー

ションのPCまでの相対距離をバイトで表わしたものです。命令ワードの8ビット・ディスプレースメントが0の場合は、16ビット・ディスプレースメント(命令直後のワード)が使用されます。命令ワードの8ビット・ディスプレースメントがすべて1(\$FF)の場合は、32ビット・ディスプレース

メント(命令直後のロング・ワード)が使用されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7				3	2	1	0
0	1			0			0						スメン		
							= \$ 00								
		8 Ľ	ット・	ディス	プレーフ	メント	= \$ FI	の場合	32 t	ゴット・	ディス	プレー	スメント	`	

命令フィールド:

8ビット・ディスプレースメント・フィールド――この分岐命令と次に実行する命令との間のバイト数を示す2の補数の整数。

16 ビット・ディスプレースメント・フィールド——8 ビット・ディスプレースメントが\$00のときに、より大きなディスプレースメントを得るために使用。

32 ビット・ディスプレースメント・フィールド——8 ビット・ディスプレースメントが \$ FF のときに、より大きなディスプレースメントを得るために使用。

注:すぐ後の命令への分岐の場合、8 ビット・ディスプレースメント・フィールドが \$ 00(ゼロ・オフセット)となるため、自動的に 16 ビット・ディスプレースメントが使用されます。

BSET

Test a Bit and Set・ビット・テストとセット

操作: ~ (デスティネーションの<ビット番号>) →Z;

1→デスティネーションの <ビット番号>

アセンブラ・シンタックス: BSET Dn, < ea>

BSET # < data >, < ea >

属性: サイズ=(バイト、ロング・ワード)

説明: デスティネーション・オペランドの1ビットをテストし、そのビット状態をコンディション・コード

の2に反映します。テストの後、デスティネーション・オペランドのそのビットをセットします。 データ・レジスタがデスティネーションの場合、モジェロ32のビット番号により、32ビットのうち の任意のビットを指定することができます。メモリ・ロケーションがデスティネーションの場合、操 作はバイト操作になり、ビット番号はモジュロ8になります。いずれの場合にも、ビット0が最下位

ビットです。この操作のビット番号は次の2とおりの方法で指定できます。 1. イミディエイト:ビット番号を命令の第2ワードで指定します。

2. レジスタ:ビット番号は命令で指定するデータ・レジスタにあります。

コンディション・コード:

X	N	Z	V	С
_	_	*	_	_

X-影響を受けない。

N-影響を受けない。

Z-テストされたビットがOであればセット、それ以外のときはクリア。

V-影響を受けない。

C-影響を受けない。

命令フォーマット(ビット番号ダイナミック、レジスタで指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0		レジスタ		1	1	1		モード	実効ア	ドレス	レジス:	Ŋ

命令フィールド(ビット番号ダイナミック):

レジスタ・フィールド――ビット番号をもつデータ・レジスタを指定。 実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ 可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn*	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	
(d ₁₆ ,PC)	-	-
(d ₈ ,PC,Xn)	-	-
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	-

^{*}ロング・ワードのみ、その他はすべてバイトのみ。

命令フォーマット(ビット番号スタティック、イミディエイト・データとして指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	0	0	1	1		モード	実効ア	ドレス	レジスタ	
0	0	0	0	0	0	0					ビットネ	番号			

命令フィールド(ビット番号スタティック):

実効アドレス・フィールド――デスティネーション・ロケーションを指定、次に示すとおり、データ 可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn*	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	_	_

*ロング・ワードのみ、その他はすべてバイトのみ。

ビット番号フィールド――ビット番号を指定。

BSR

Branch to Subroutine • サブルーチン分岐

操作:

 $SP - 4 \rightarrow SP ; PC \rightarrow (SP) ; PC + d \rightarrow PC$

アセンブラ・シンタックス: BSR < label >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

BSR 命令の直後の命令のロング・ワード・アドレスをシステム・スタックにプッシュします。PCには命令ワードのアドレス+2が入ります。プログラムの実行は(PC)+ディスプレースメントのロケーションから続行されます。ディスプレースメントは2の補数の整数で、現在のPCからデスティネーションPCまでの相対距離をバイトで表わしたものです。命令ワードの8ビット・ディスプレースメント・フィールドが0の場合は、16ビット・ディスプレースメント(命令直後のワード)が使用されます。命令ワードの8ビット・ディスプレースメントがすべて1(\$FF)の場合は、32ビット・ディスプレースメント(命令直後のロング・ワード)が使用されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	0	0	0	0	0						スメン		
									の場合、							
			8 Ľ	ット・	ディスプ	プレーン	スメント	= \$ F1	での場合	、32 b	ニット・	ディス	プレー	スメンし	-	

命令フィールド:

8ビット・ディスプレースメント・フィールド――この分岐命令と次に実行する命令との間のバイト数を示す2の補数の整数。

16 ビット・ディスプレースメント・フィールド——8 ビット・ディスプレースメントが\$00 のときに、より大きなディスプレースメントを得るために使用。

32 ビット・ディスプレースメント・フィールド——8 ビット・ディスプレースメントが \$ FF のときに、より大きなディスプレースメントを得るために使用。

注: すぐ後の命令への分岐の場合、8 ビット・ディスプレースメント・フィールドが\$00(ゼロ・オフセット)となるため、自動的に16 ビット・ディスプレースメントが使用されます。

BTST

Test a Bit・ビット・テスト

操作:

~ (デスティネーションの<ビット番号>) →Z;

アセンブラ・シンタックス: BTST Dn, < ea>

BTST # < data >, < ea >

属性:

サイズ=(バイト、ロング・ワード)

説明:

デスティネーション・オペランドの1ビットをテストし、そのビットの状態をコンディション・コード Zに反映します。データ・レジスタがデスティネーションの場合、モジュロ32のビット番号で32 ビットのうちの任意のビットを指定することができます。メモリ・ロケーションがデスティネーションのときは、操作はバイト操作となり、ビット番号はモジュロ8となります。いずれの場合にも、ビットのが最下位ビットです。この操作のビット番号は次の2とおりの方法で指定できます。

1. イミディエイト:ビット番号を命令の第2ワードで指定する。

2. レジスタ:ビット番号は命令で指定するデータ・レジスタにある。

コンディション・コード:

Χ	N	Z	V	С
_	_	*	_	

X-影響を受けない。

N-影響を受けない。

Z-テストされたビットが0であればセット、それ以外のときはクリア。

V-影響を受けない。

C-影響を受けない。

命令フォーマット(ビット番号ダイナミック、レジスタで指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0		レジスタ		1	0	0		モード	実効ア	ドレス	レジスタ	Þ

命令フィールド(ビット番号ダイナミック):

レジスタ・フィールド――ビット番号をもつデータ・レジスタを指定。 実効アドレス・フィールド――デスティネーション・ロケーションを指定、次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn*	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
-(An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# <data></data>	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

^{*}ロング・ワードのみ、その他はすべてバイトのみ。

命令フォーマット(ビット番号スタティック、イミディエイト・データとして指定):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	0	0	0	0		モード	実効ア		ノジスタ	
0	0	0	0	0	0	0	0				ビッ	ト番号			

命令フィールド(ビット番号スタティック):

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次のとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn°	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

ビット番号フィールド——ビット番号を指定。

CAS/CAS2

Compare and Swap with Operand • オペランドとの比較および交換

操作:

CAS デスティネーション——比較オペランド→cc;

Z=1であれば、更新オペランド→デスティネーション

そうでなければ、デスティネーション→比較オペランド

CAS2 デスティネーション1——比較オペランド $1 \rightarrow cc$;

Z=1であれば、デスティネーション2-比較オペランド2→cc;

2=1であれば、 更新オペランド1→デスティネーション1

更新オペランド2→デスティネーション2

そうでなければ、デスティネーション1→比較オペランド1

デスティネーション2→比較オペランド2

アセンブラ・シンタックス: CAS Dc, Du, < ea>

CAS2 Dc1: Dc2, Du1: Du2, (Rn1): (Rn2)

属性:

サイズ=(バイト*、ワード、ロング・ワード)

説明:

CAS命令は実効アドレス・オペランドを比較オペランド(Dc)と比較します。両方のオペランドの値が等しい場合は、更新オペランド(Du)を実効アドレス・オペランドに書き込みます。そうでない場

合は、実効アドレス・オペランドを比較オペランド(Dc)に書き込みます。

CAS2命令はメモリ・オペランド1(Rn1)を比較オペランド1(Dc1)と比較します。両方のオペランドの値が等しい場合は、メモリ・オペランド2(Rn2)を比較オペランド2(Dc2)と比較します。なおも両方のオペランドが等しい場合は、更新オペランド(Du1およびDu2)をメモリ・オペランド(Rn1およびRn2)に書き込みます。このいずれかの比較が一致しなかった場合は、メモリ・オペランド(Rn1およびRn2)を比較オペランド(Dc1およびDc2)に書き込みます。

いずれの操作ともリード・モディファイ・ライト・サイクルを使用してメモリにアクセスしますので、これらの命令を中断することはできません。これにより、複数のプロセッサ間の同期をとることができます。「3.4 CASおよびCAS2命令の使用法」に、これらの命令の代表的な応用例が掲載されていますので参照してください。

コンディション・コード:

X	N	Z	V	С
_	*	*	*	*

X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

C-キャリが発生すればセット、それ以外のときはクリア。

* CAS2ではバイト・オペランドは使用できない。

命令フォーマット(CAS):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	サ	イズ	0	1	1		モード	実効ア	ドレス	レジスタ	,
0	0	0	0	0	0	0		Du		0	0	0		Dc	

命令フィールド:

サイズ・フィールド――操作サイズを指定。

01-バイト操作

10-ワード操作

11 - ロング・ワード操作

実効アドレス・フィールド――メモリ・オペランドのロケーションを指定。以下に示すように、メモリ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	_
An	_	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	-	_
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	-	-
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	-	_

Duフィールド――比較結果が一致した場合、メモリ・オペランドのロケーションへ書き込まれる更 新値をもつデータ・レジスタを指定。

Dcフィールド――メモリ・オペランドと比較されるテスト値をもつデータ・レジスタを指定。

命令フォーマット(CAS2):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	サイ	イズ	0	1	1	1	1	1	1	0	0
D/A1		Rn1		0	0	0		Du1		0	0	0		Dc1	
D/A2		Rn2		0	0	0		Du2		0	0	0		Dc2	

サイズ・フィールド――操作サイズを指定。

10-ワード操作

11-ロング・ワード操作

D/A1、D/A2 フィールド——Rn1 および Rn2がそれぞれデータ・レジスタまたはアドレス・レジスタのいずれを参照するかを指定。

0-対応するレジスタはデータ・レジスタ。

1-対応するレジスタはアドレス・レジスタ。

Rn1、Rn2フィールド——第1および第2のメモリ・オペランドのアドレスをもつレジスタ番号をそれぞれ指定。メモリ内でオペランドがオーバラップしている場合、メモリの更新結果は不定となる。Du1、Du2フィールド——比較が一致した場合に第1および第2のメモリ・オペランド・ロケーションに書き込む更新値をもつデータ・レジスタを指定する。

Dc1、Dc2 フィールド——それぞれ第1および第2のメモリ・オペランドと比較するテスト値をもつ データ・レジスタを指定。Dc1 およびDc2 が同じデータ・レジスタを指定していて、比較結果が一致しなかった場合、データ・レジスタには第1メモリ・オペランドの値が格納される。

プログラミング上の注意:

CASおよびCAS2命令は、マルチプロセッシング環境でのシステム制御データ構造の更新操作を、安全に実行するために使用できます。

CHK

Check Register Against Bounds ・ レジスタ境界チェック

操作: if Dn < OまたはDn > ソース then TRAP

アセンブラ・シンタックス: CHK < ea >, Dn

属性: サイズ=(ワード、ロング・ワード)

説明: 命令で指定するデータ・レジスタの値をゼロおよび上限値(実効アドレス・オペランド)と比較します。

上限値は2の補数の整数です。レジスタ値が0より小さいかまたは上限値より大きい場合は、ベクタ

番号6のCHK命令例外が発生します。

コンディション・コード:

X N Z V C U U U

X-影響を受けない。

N-Dn < Oであればセット、Dn > ソースであればクリア。それ以外のときは不定。

Z-不定

V-不定

C-不定

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0		レジスタ		サー	イズ	0		モード	実効ア	ドレス	レジス:	9

レジスタ・フィールド――チェックする値をもつデータ・レジスタを指定。 サイズ・フィールド――操作サイズを指定。

11-ワード操作

10 - ロング・ワード操作

実効アドレス・フィールド――上限値オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

CHK2

Check Register Against Bounds • レジスタ境界チェック

操作: if Rn < ソース下限値 または

Rn>ソース上限値

Then TRAP

アセンブラ・シンタックス: CHK2 < ea >,Rn

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: Rnの値を上限および下限値と比較します。実効アドレスには上限および下限値のペアがあり、下限値のあとに上限値がきます。符号付き比較の場合は、算術的に小さいほうの値を下限値として使用

しなければなりません。符号なし比較の場合は、論理的に小さいほうの値が下限値でなければなり

ません。

データおよび境界のサイズは、バイト、ワード、またはロング・ワードとして指定することができます。Rnがデータ・レジスタであって、オペランド・サイズがバイトまたはワードの場合は、Rnで該当する下位部分だけがチェックされます。Rnがアドレス・レジスタであって、操作サイズがバイトまたはワードの場合、境界オペランドは32ビットに符号拡張され、その結果のオペランドがAnの全32ビットと比較されます。

上限値と下限値が等しい場合、有効範囲は単独値になります。レジスタ値が上限または下限値を超 えた場合、ベクタ番号6の CHK 命令例外が発生します。

コンディション・コード:

X	N	Z	V	С
_	U	*	U	*

X-影響を受けない。

N-不定

Z-Rnがいずれかの限界値に等しい場合セット、それ以外のときはクリア。

V-不定

C-Rnが限界値を超えている場合セット、それ以外のときはクリア。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	サイ	゚゙ヹ	0	1	1		モード	実効ア	ドレス	レジス	g
D/A		レジスク	Þ	1	0	0	0	0	0	0	0	0	0	0	0

サイズ・フィールド――操作サイズを指定。

00 -バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――境界オペランドのロケーションを指定。以下に示すように制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	-	_
An	-	-
(An)	010	reg. number : An
(An)+	-	
- (An)	-	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

D/Aフィールド――チェックするレジスタがデータ・レジスタであるかアドレス・レジスタである かを指定。

0-データ・レジスタ

1-アドレス・レジスタ

レジスタ・フィールド――チェックするアドレス・レジスタまたはデータ・レジスタを指定。

CLR

Clear an Operand • オペランドのクリア

操作:

0→デスティネーション

アセンブラ・シンタックス: CLR < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

デスティネーション・オペランドを0にクリアします。操作サイズはバイト、ワード、ロング・ワー

ドが指定できます。

コンディション・コード:

X	N	Z	٧	С
_	0	1	0	0

X-影響を受けない。

N-常にクリア。

Z-常にセット。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	サー	イズ	٥	モード	実効ア	ドレス	レジス	g

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉		_
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	-

CMP

Compare · 比較

操作: デスティネーション──ソース→cc

アセンブラ・シンタックス: CMP < ea >, Dn

属性:

サイズ=(バイト、ワード、ロング・ワード)


説明:

ソース・オペランドをデスティネーション・データ・レジスタから減算し、その結果に従ってコン

ディション・コードをセットします。データ・レジスタの内容は変化しません。操作サイズはバイ

ト、ワード、ロング・ワードが指定できます。

コンディション・コード:



X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V‐オーバフローが発生すればセット、それ以外のときはクリア。

C-ボローが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	ノジスタ			Op モー	k,		モード	実効ア	ドレス	レジス:	þ

命令フィールド:

レジスタ・フィールド――デスティネーションのデータ・レジスタを指定。

Opモード・フィールド:

バイト

ワード

ロング・ワード

操作

000

001

010

(< Dn >) - (< ea >)

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、すべてのアドレッシング・モードが可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An'	001	reg. number : An
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

注: デスティネーションがアドレス・レジスタのときはCMPAを使用し、ソースがイミディエイト・データのときはCMPIを使用します。またメモリとメモリの比較にはCMPMを使用します。ほとんどのアセンブラは自動的にこの区別を行ないます。

^{*}ワードとロング・ワードのみ。

CMPA

Compare Address • アドレス比較

操作: デスティネーション-ソース

アセンブラ・シンタックス: CMPA < ea >, An

属性:

サイズ=(ワード、ロング・ワード)

説明:

ソース・オペランドをデスティネーションのアドレス・レジスタから減算し、その結果に従ってコ ンディション・コードをセットします、アドレス・レジスタの内容は変化しません。操作サイズは、

ワードまたはロング・ワードが指定できます。ワード長のソース・オペランドは、操作を実行する

前に32ビットに符号拡張されます。

コンディション・コード:

X	X N		V	С	
_	*	*	*	*	

X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果がOであればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

C-ボローが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	レジスタ		(Op €—	۴		モード	実効ア	ドレス	レジスタ	7

命令フィールド:

レジスタ・フィールド――デスティネーションのアドレス・レジスタを指定。

Opモード・フィールド——操作サイズを指定。

011 - ワード操作。ソース・オペランドはロング・ワードに符号拡張され、アドレス・レジスタ の全32 ビットを使用して操作を実行。

111 -ロング・ワード操作

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、すべてのアドレッシング・モードが可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	001	reg. number : An
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

CMPI

Compare Immediate • イミディエイト比較

操作: デスティネーションーイミディエイト・データ

アセンブラ・シンタックス: CMPI # < data >, < ea >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: イミディエイト・データをデスティネーション・オペランドから減算し、その結果に従ってコンデ

ィション・コードをセットします。デスティネーション・ロケーションの内容は変化しません。操作サイズは、バイト、ワードまたはロング・ワードが指定できます。イミディエイト・データのサ

イズは操作サイズと同じです。

コンディション・コード:

X	N	Z	V	С
_	*	*	*	*

X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z −結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

C-ボローが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	1	1	0	0	サイ	゚゚゙゙゙゙゙゙゙゙゙゙゚	実効アドレス モード レジスタ						
		ワー	・・デー	-タ(16	ビット)		,	バイト・	データ	(8ビ	ット)				
	ロング・データ(32 ビット)															

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーションのオペランドを指定。次に示すとおり、データ・アドレッング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

イミディエイト・フィールド―― (命令直後のデータ)

サイズ=00 データはイミディエイト・ワードの下位バイト。

サイズ=01 データはイミディエイト・ワード全体。

サイズ=10 データは次の2つのイミディエイト・ワード。

CMPM

Compare Memory · メモリ比較

操作: デスティネーション──ソース→cc

アセンブラ・シンタックス: CMPM (Ay) +, (Ax) +


属性: サイズ=(バイト、ワード、ロング・ワード)

説明: ソース・オペランドをデスティネーション・オペランドから減算し、その結果に従って、コンディ

ション・コードをセットします。デスティネーション・ロケーションの内容は変化しません。オペランドは、命令で指定されているアドレス・レジスタを使用して、常にポストインクリメント・アドレッシング・モードでアドレス指定されます。操作サイズはバイト、ワード、ロング・ワードが

指定できます。

コンディション・コード:



X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

Cーボローが発生すればセット、それ以外のときはクリア。

命令フォーマット:

					10										
1	0	1	1	レ	ジスタト	X	1	サイ	イズ	0	0	1	l	ノジスタ	Ay

命令フィールド:

レジスタ Ax フィールド―― (常にデスティネーション) ポストインクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード

レジスタAyフィールド—— (常にソース・オペランド)ポストインクリメント・アドレッシング・モードに使用するアドレス・レジスタを指定。

CMP2

Compare Register Against Bounds ・ レジスタ境界チェック

操作:

Rn <ソース 下限値 または

Rn>ソース 上限値

の比較を行ない、その結果によってコンディション・コードをセットする。

アセンブラ・シンタックス: CMP2 < ea >, Rn

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

Rnの値を上限および下限値と比較します。実効アドレスには、上限および下限値のペアがあり、下限値のあとに上限値が続きます。符号付き比較の場合、算術的に小さいほうの値を下限値として使用します。符号なし比較の場合は、論理的に小さいほうの値を下限値にしなければなりません。データおよび境界のサイズは、バイト、ワード、またはロング・ワードで指定することができます。Rnがデータ・レジスタであって、オペランド・サイズがバイトまたはワードの場合は、Rnで該当する下位部分だけがチェックされます。Rnがアドレス・レジスタであって、操作サイズがバイトまたはワードの場合は、境界オペランドは32ビットに符号拡張され、その結果のオペランドがAnの全32ビットと比較されます。

上限値と下限値が等しい場合、有効範囲は単独値になります。

注:この命令は、境界値を超えたときに例外処理を行なわずコンディション・コードをセットする点を除いてCHK2と同じです。

コンディション・コード:

X	N	Z	٧	С
_	U	*	U	*

X-影響を受けない。

N-不定

Z-Rnがいずれかの限界値に等しい場合セット、それ以外のときはクリア。

Ⅴ-不定

C-Rnが限界値を超えている場合セット、それ以外のときはクリア。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	サイ	ズ	0	1	1		モード	実効ア	ドレス	レジスタ	ġ
D/A		レジス:	y	0	0 "	0	0	0	0	0	0	0	0	0	0

サイズ・フィールド――操作サイズを指定。

00-バイト操作

01-ワード操作

10-ロング・ワード

実効アドレス・フィールド――限界値ペアのロケーションを指定。以下に示すように制御アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	-	_
An	_	_
(An)	010	reg. number : An
(An)+	-	_
- (An)	_	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

D/Aフィールド——チェックするレジスタがデータ・レジスタであるかアドレス・レジスタである かを指定。

0-データ・レジスタ

1-アドレス・レジスタ

レジスタ・フィールド――チェックするアドレス・レジスタまたはデータ・レジスタを指定。

cpBcc

Branch on Coprocessor Condition • コプロセッサ条件による分岐

操作:

If cpcc = 真 then スキャンPC+d→PC

アセンブラ・シンタックス: cpBcc < label >

属性:

サイズ=(ワード、ロング・ワード)

説明:

指定されたコプロセッサの条件が真の場合、プログラムの実行を、スキャンPCのロケーション+ディスプレースメントから続行します。スキャンPCの値は最初のディスプレースメント・ワードのアドレスです。ディスプレースメントは、スキャンPCからデスティネーションPCまでの相対的な距離をバイト単位で示す2の補数の整数です。ディスプレースメントは、16 ビットまたは32 ビットのいずれかが指定できます。コプロセッサは、オペレーション・ワードの中のコンディション・フィールドから、特定の条件を決定します。詳細については、「10.4.1 走査用PC」を参照してください。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1 1 1 CP-ID ≠000 0 1 サイズ コプロセッサ条件												件		
	オプションのコプロセッサ定義拡張ワード														
	ワードまたは														
	ロング・ワード・ディスプレースメント														

命令フィールド:

Cp-Id フィールド——この操作を実行するコプロセッサを識別。Cp-Id が 000 のときは F ライン例外が発生する。

サイズ・フィールド――ディスプレースメントのサイズを指定。

0-16ビット・ディスプレースメント

1-32ビット・ディスプレースメント

コプロセッサ条件フィールド――テストするコプロセッサ条件を指定。このフィールドは、コプロセッサに渡される。コプロセッサは、メイン・プロセッサに対してこの命令を処理するための指令を与える。

16 ビット・ディスプレースメント・フィールド——16 ビットのディスプレースメント値。 32 ビット・ディスプレースメント・フィールド——32 ビットのディスプレースメント値。

cpDBcc

Test Coprocessor Condition Decrement and Branch•

コプロセッサ条件テスト、デクリメントおよび分岐

操作: If cpcc = then $(Dn - 1 \rightarrow Dn ; If <math>Dn \neq -1$ then $scanPC + d \rightarrow PC)$

アセンブラ・シンタックス: cpDBcc Dn, < label >

属性: サイズ=(ワード)

説明: 指定されたコプロセッサの条件が真の場合は、次の命令の実行に移ります。それ以外の場合は、指

定されたデータ・レジスタの下位ワードが1だけデクリメントされます。その結果が-1に等しい場合は、次の命令の実行に移ります。結果が-1に等しくない場合、プログラムの実行をスキャンPC +符号拡張された16ビット・ディスプレースメントによって示されるロケーションから続行します。スキャンPCの値は、ディスプレースメント・ワードのアドレスです。ディスプレースメントは、スキャンPCからデスティネーションPCまでの相対的な距離をバイト単位で示す2の補数の整数です。コプロセッサは、オペレーション・ワードに続くコンディション・ワードから、特定の条件を決定します。詳細については、「10.4.1 走査用PC」を参照してください。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	CI	P-ID # 0	00	0	0	1	0 0 1 レジスタ					
0	0	0	0	0	0	0	0	0	0	コプロセッサ条件					
	オプションのコプロセッサ定義拡張ワード														
					ディ	スプレ	ースメ	ント(16	ジビット)					

命令フィールド:

Cp-Id フィールド——この操作の対象となるコプロセッサを識別。Cp-Id が 000 のときには、Fライン例外が発生する。

レジスタ・フィールド――カウンタとして使用するデータ・レジスタを指定。

コプロセッサ条件フィールド――テストされるべきコプロセッサ条件を指定。このフィールドはコプロセッサに渡される。コプロセッサはこの命令を処理するためにメイン・プロセッサに対して指令を与える。

ディスプレースメント・フィールド――分岐の距離(バイト単位)を指定。

cpGEN

Coprocessor General Function • コプロセッサの一般機能

操作:

コマンド・ワードをコプロセッサに渡す。

アセンブラ・シンタックス: cpGEN <コプロセッサによって定義されているパラメータ>

属性:

サイズなし

説明:

オペレーション・ワードに続くコマンド・ワードを指定されたコプロセッサに転送します。コプロ

セッサはコマンド・ワードから、指定された操作を決定します。通常コプロセッサはこの命令の細

かい使用法を定義してこの命令セットを提供します。

コンディション・コード: コプロセッサによって変更される場合がある。それ以外のときは不変。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	CI	P-ID ≠00	00	0	0	0		モード	実効フ	アドレス	レジスタ	,
	-				コプロ	セッサ	依存コ	マンド	ワー						
			オ	プショ:	ンの実効	アドレ	ノスまた	はコプロ	コセッち	定義抗	よ張ワー	۲,			

命令フィールド:

Cp-Id フィールド――この操作の対象となるコプロセッサを識別。Cp-Idが000のときには、Fライン例外が発生する。

実効アドレス・フィールド――コプロセッサの外部の任意のオペランドのロケーションを指定、使用可能なアドレッシング・モードは、実行される操作ごとに決められている。

コプロセッサ・コマンド・フィールド――実行されるべきコプロセッサ操作を指定、このワードはコプロセッサに渡される。コプロセッサはこの命令を処理するためにメイン・プロセッサに対して指令を与える。

cpRESTORE

Coprocessor Restore Functions(Privileged Instruction) •

コプロセッサ・リストア機能(特権命令)

操作: スーパバイザ状態ではコプロセッサの内部状態をリストア

ユーザ状態では TRAP

アセンブラ・シンタックス: cpRESTORE < ea >

属性: サイズなし

説明: コプロセッサの内部状態をリストアします。通常この状態はcpSAVE命令でセーブされたものです。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	С	P-ID ≠ 00	0	1	0	1		モード	実効ア	ドレス	レジスタ	

命令フィールド:

Cp-Id フィールド——リストアするコプロセッサを識別。Cp-Id が000 のときにはF ライン例外が発生する。

実効アドレス・フィールド――コプロセッサの内部状態が格納されているロケーションを指定。次に示すとおり、ポストインクリメントまたは制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	_
An	-	-
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	_	
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# \data \		_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

注:コプロセッサから返されるフォーマット・ワードが "come again" となっていた場合、保留中の割込みはサービスされません。

cpSAVE

Coprocessor Save Function(Privileged Instruction) •

コプロセッサ・セーブ機能(特権命令)

操作:

スーパバイザ状態ではコプロセッサの内部状態をリストア

ユーザ状態ではTRAP

アセンブラ・シンタックス: cpSAVE < ea >

属性:

サイズなし

説明:

この命令はcpRESTORE命令でリストアできるフォーマットで、コプロセッサの内部状態をセーブ

するために使用されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	С	P-ID ≠ 000		1	0	0		モート	*	アドレス l	ノジスタ	

命令フィールド:

Cp-Id フィールド――この操作の対象となるコプロセッサを識別。Cp-Idが000のときには、Fライン例外が発生する。

実効アドレス・フィールド――コプロセッサの内部状態をセーブするロケーションを指定。次に示す とおり、プリデクリメントまたは可変制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	_
An	-	_
(An)	010	reg. number : An
(An)+	-	-
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	-	-
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	-	-
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	-	_

cpScc

Set on Coprocessor Condition • コプロセッサ条件によるセット

操作:

If cpcc =真 then 1s→デスティネーション

else Os →デスティネーション

アセンブラ・シンタックス: cpScc < ea >

属性:

サイズ=(バイト)

説明:

指定されたコプロセッサのコンディション・コードをテストします。その条件が真であれば実効アドレスで指定されるバイトがTRUE(全ビット1)に設定され、条件が偽であった場合は、そのバイトがFALSE(全ビット0)に設定されます。コプロセッサはオペレーション・ワードの次の条件ワード

がFALSE(全ピットの)に設定されます。コノロセッサはオペレーション・サードの人の米ドから、特定の条件を決定します。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	С	CP-ID ≠000			0	1		モード		ドレス	ノジスタ	
0	0	0	0	0	0	0	0	0	0	コプロセッサ条件					
オプションの実効アドレスまたはコプロセッサ定義拡張ワード															

命令フィールド:

Cp-Id フィールド――この操作の対象となるコプロセッサを識別。Cp-Idが000のときには、Fライン例外が発生する。

実効アドレス――デスティネーションのロケーションを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	_	
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	_	-
([bd,PC,Xn],od)	_	
([bd,PC],Xn,od)	_	_

コプロセッサ条件フィールド――テストするコプロセッサ条件を指定、このフィールドはコプロセッサに渡され、さらにメイン・プロセッサに対してこの命令を処理するための指令が与えられる。

cpTRAPcc

Trap on Coprocessor Condition • コプロセッサ条件によるトラップ

操作:

If cpcc = 真 then TRAP

アセンブラ・シンタックス: cpTRAPcc

cpTRAPcc # < data >

属性:

サイズなし、またはサイズ=(ワード、ロング・ワード)

説明:

指定されたコプロセッサの条件コードをテストします。選択されたコプロセッサ条件が真の場合、プロセッサはベクタ番号7のcpTRAPcc例外の処理を開始します。スタックに置かれるプログラム・カウンタ値は、次の命令のアドレスです。選択された条件が真でなかった場合は、何も実行せず、次の命令の実行に移ります。コプロセッサはオペレーション・ワードの次の条件ワードから、特定の条件を決定します。条件ワードの次に、イミディエイト・データとして指定されるユーザ定義のデー

タ・オペランドがあり、トラップ・ハンドラがこれを使用します。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	0	
1	1	1	1	CI	P-ID ≠0	00	0	0	1	1	1 1 1 Opモード				
0	0 0 0 0 0 0 0 0 0 0 0 コプロセッサ条件														
	オプションのコプロセッサ定義拡張ワード														
	オプションのワード														
	またはロング・ワード・オペランド														

命令フィールド:

Cp-Id フィールド――この操作の対象となるコプロセッサを識別。Cp-Idが000のときには、Fライン例外が発生する。

Opモード・フィールド——命令フォームを選択。

010 -命令のあとに1オペランド・ワードが続く。

011 -命令のあとに2オペランド・ワードが続く。

100 -命令のあとにはオペランド・ワードはない。

コプロセッサ条件フィールド――テストするコプロセッサ条件を指定、このフィールドはコプロセッサに渡され、さらにメイン・プロセッサに対してこの命令を処理するための指令が与えられる。

DBcc

Test Condition、Decrement、and Branch · 条件テスト、デクリメントおよび分岐

操作: If 条件が偽 then(Dn-1→Dn;

If $Dn \neq -1$ then $PC + d \rightarrow PC$)

アセンブラ・シンタックス: DBcc Dn, < label >

属性: サイズ(ワード)

説明: 命令のループを制御します。パラメータは、コンディション・コード、データ・レジス(カウンタ)、

およびディスプレースメント値の3つです。この命令は最初に条件(ループ終了)をテストします。それが真の場合は何もしません。終了条件が真でない場合は、カウンタ・データ・レジスタの下位 16 ビットが1だけデクリメントされます。その結果が-1の場合は次の命令に実行が移ります。結果が-1でない場合は、現在の PC の値に符号拡張された 16 ビットのディスプレースメントを加えたロケーションから実行を続行します。PC の値は DBcc 命令+2つの命令ワードのアドレスです。ディスプレースメントは現在の PC からデスティネーション PC の相対距離を示す2 の補数です。

コンディション・コードccは、次の条件の1つを指定します。

キャリ・クリア 0100 🖯 LS ローか同じ 0011 C+Z より小さい 1101 $N \cdot \overline{V} + \overline{N} \cdot V$ CS キャリ・セット 0101 C LT マイナス 1011 N EQ 等しい 0111 Z MI 等しくない 0110 豆 F 等しくない 0001 0 NE GE 大きいか等しい 1100 N・V+N・V 1010 N PL プラス 1110 $N \cdot V \cdot \overline{Z} + \overline{N} \cdot \overline{V} \cdot \overline{Z}$ T 常に真 0000 1 GT より大きい

HI ハイ 0010 $\overline{\mathbb{C}} \cdot \overline{\mathbb{Z}}$ VC $t-\Lambda 7 \mathbf{n} - \cdot \mathbf{0} \mathbf{1} \mathbf{7}$ 1000 $\overline{\mathbb{V}}$ LE 小さいか等しい 1111 $\mathbf{Z} + \mathbf{N} \cdot \overline{\mathbb{V}} + \overline{\mathbb{N}} \cdot \mathbb{V}$ VS $t-\Lambda 7 \mathbf{n} - \cdot \mathbf{v} \cdot \mathbf{r}$ 1001 V

コンディション・コード: 影響を受けない。

命令フォーマット:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	1	٦:	ンディシ	ノョン		1	1	0	0	1		レジス:	Ż
Ī						3	ディスフ	レース	メント	(16ビ	ット)					

命令フィールド:

コンディション・フィールド――上記条件のうち1つの2進コードを指定。 レジスタ・フィールド――カウンタとして使用するデータ・レジスタを指定。 ディスプレースメント・フィールド――分岐の距離をバイト数で指定。

- 注:1. 終了条件は高水準言語のUNTIL ループ構造とよく似ています。たとえば、DBMIは"マイナスになるまでデクリメントし分岐する"と表現できます。
 - 2. ほとんどのアセランブラはループを終了させるのがカウントだけのときには、DBFの代わりにDBRAを使用することができます(どの条件もテストしない)。
 - 3. プログラムは、ループの先頭からまたはループの最後尾にあるDBcc命令に分岐することによってループに入ります。インデックス・アドレッシング・モードおよびダイナミック指定ビット操作に対しては、ループの先頭から入るほうがよいでしょう。この場合、制御インデックス・カウントは実行したいループ回数より1少ない数になります。しかし、最後尾のDBcc命令に直接分岐してループに入るときは、制御インデックスはループ実行カウントと同じでなければなりません。この場合、カウントがゼロになるとDBccは分岐しないため、メイン・ループは実行されません。

DIVS/DIVSL

Signed Divide · 符号付き除算

デスティネーション/ソース→デスティネーション 操作:

アセンブラ・シンタックス: DIVS.W < ea >,Dn $32/16 \rightarrow 16r : 16q$

> $32/32 \rightarrow 32q$ DIVS.L < ea > Dq

DIVS.L < ea >,Dr : Dq $64/32 \rightarrow 32r : 32q$

DIVSL.L < ea >,Dr : Dq 32/32 → 32r : 32q

サイズ=(ワード、ロング・ワード) 属性:

符号付きデスティネーション・オペランドを符号付きソース・オペランドで除算し、符号付きの結 説明:

> 果をデスティネーションに格納します。この命令は4種類のフォームの1つを使用します。ワード・ フォームは、ロング・ワードをワードで除算します。結果は商が下位ワード(下位16ビット)に入り、 余りは結果の上位ワード(上位16ビット)に入ります。余りの符号は被除数の符号と同じです。 第1のロング・ワード・フォームは、ロング・ワードをロング・ワードで除算します。結果はロング・

ワードの商で、余りは捨てられます。

第2のロング・フォームは、クワッド・ワード(任意の2個のレジスタ)をロング・ワードで除算しま す。結果はロング・ワードの商とロング・ワードの余りになります。

第3のロング・フォームは、ロング・ワードをロング・ワードで除算します。結果はロング・ワード の商とロング・ワードの余りになります。

演算中に次の2つの特殊状態が発生することがあります。

- 1. 0での除算によりトラップが発生します。
- 2. 命令が完了する前にオーバフローが検出され、フラグがセットされます。命令がオーバフロー を検出した場合、コンディション・コードのオーバフロー・フラグをセットするが、オペラン ドは影響を受けません。

コンディション・コード:

Х	N	Z	V	C
_	*	*	*	0

- X-影響を受けない。
- N-商が負であればセット、それ以外のときはクリア。ただし、オーバフローまたは0での除算が発 生した場合は不定。
- Z-商が0であればセット、それ以外のときはクリア。ただし、オーバフローまたは0での除算が発 生した場合は不定。
- Ⅴ-除算オーバフローが発生するとセットされる。0での除算が発生した場合は不定。それ以外のと きはクリア。
- C-常にクリア。

命令フォーマット(ワード・フォーム):

_ 1	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1		0	0	0		レジスタ		1	1	1		モード	実効ア	ドレス	レジス	9

命令フィールド:

レジスタ・フィールド――8つのデータ・レジスタのいずれかを指定。このフィールドは、常にデスティネーション・オペランドを指定する。

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

注: 商が16ビットの符号付き整数より大きいときは、オーバフローが発生します。

命令フォーマット(ロング・フォーム):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	0	0	0	1		モード	実効ア	1	レジスタ	7
0	ν:	ジスタI	рq	1	サイズ	0	0	0	0	0	0	0	L	ジスタ	Dr

命令フィールド:

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

レジスタ Dq フィールド――デスティネーション・オペランドのデータ・レジスタを指定、被除数の下位32 ビットがこのレジスタから取り出され、32 ビットの商がこのレジスタにロードされる。サイズ・フィールド――32 ビットまたは64 ビットの除算のいずれかを選択。

0-32ビットの被除数がレジスタ Dq にある。

1-64ビットの被除数がDr:Dqにある。

レジスタ Dr フィールド——除算終了後、このレジスタには32 ビットの余りが入れられる。Dr と Dq が同じレジスタの場合、商だけが返される。サイズが1 の場合、このフィールドは被除数の上位32 ビットをもっているデータ・レジスタも指定する。

注: 商が32ビットの符号付き整数より大きい場合は、オーバフローが発生します。

DIVU / DIVUL Unsigned Divide・符号なし除算

操作: デスティネーション/ソース→デスティネーション

アセンブラ・シンタックス: DIVU.W < ea >, Dn $32/16 \rightarrow 16r : 16q$

> DIVU.L < ea >, Dq $32/32 \rightarrow 32q$

DIVU.L < ea >, Dr : Dq $64/32 \rightarrow 32r : 32q$

DIVUL.L < ea >, Dr : Dq $32/32 \rightarrow 32r : 32q$

属性: サイズ=(ワード、ロング・ワード)

説明: 符号なしデスティネーション・オペランドを符号なしソース・オペランドで除算し、符号なしの結

> 果をデスティネーションに格納します。この命令は4種類のフォームの1つを使用します。ワード・ フォームは、ロング・ワードをワードで除算します。結果は商が下位ワード(下位16ビット)に入り、

余りは結果の上位ワード(上位16ビット)に入ります。

第1のロング・フォームは、ロング・ワードをロング・ワードで除算します。結果はロング・ワード の商で、余りは捨てられます。

第2のロング・フォームは、クワッド・ワード(任意の2個のレジスタ)をロング・ワードで除算しま す。結果はロング・ワードの商とロング・ワードの余りになります。

第3のロング・フォームは、ロング・ワードをロング・ワードで除算します。結果はロング・ワード の商とロング・ワードの余りになります。

演算中に次の2つの特殊状態が発生することがあります。

- 1. 0での除算によりトラップが発生します。
- 2. 命令が完了する前にオーバフローが検出され、フラグがセットされます。命令がオーバフロー を検出した場合、コンディション・コードのオーバフロー・フラグをセットするが、オペラン ドは影響を受けません。

コンディション・コード:

X	N	Z	V	С
	*	*	*	0

- X-影響を受けない。
- N-商が負であればセット、それ以外のときはクリア。ただし、オーバフローまたは0での除算が発 生した場合は不定。
- Z 商が0であればセット、それ以外のときはクリア。ただし、オーバフローまたは0での除算が発 生した場合は不定。
- Ⅴ 除算オーバフローが発生したらセット。0での除算が発生した場合は不定。それ以外のときはク リア。
- C-常にクリア。

命令フォーマット(ワード・フォーム):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0		レジスタ		0	1	1		モード	実効ア	ドレス 	レジスタ	,

命令フィールド:

レジスタ・フィールド――8つのデータ・レジスタのいずれかを指定。このフィールドは、常にデスティネーション・オペランドを指定する。

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

注: 商が16ビットの符号付き整数より大きいときは、オーバフローが発生します。

命令フォーマット(ロング・フォーム):

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											実効アドレス					
	0	1	0	0	1	1	0	0	0	1		モート	:		レジスタ	7
Ì	0	ν	ジスタ	Dq	0	サイズ	0	0	0	0	0	0	0	レ	ジスタD	r

命令フィールド:

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
-(An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

レジスタ Dq フィールド――デスティネーション・オペランドのデータ・レジスタを指定、被除数の下位 32 ビットがこのレジスタから取り出され、32 ビットの商がこのレジスタにロードされる。サイズ・フィールド――32 ビットまたは64 ビットの除算のいずれかを選択。

0-32ビットの被除数がレジスタDqにある。

1-64ビットの被除数がDr: Dqにある。

レジスタ Dr フィールド——除算終了後、このレジスタには32 ビットの余りが入れられる。 Dr と Dq が同じレジスタの場合、商だけが返される。サイズが1 の場合、このフィールドは被除数の上位32 ビットをもっているデータ・レジスタも指定する。

注: 商が32 ビットの符号なし整数より大きいときは、オーバフローが発生します。



Exclusive OR Logical • 排他的論理和

操作: ソース⊕デスティネーション→デスティネーション

アセンブラ・シンタックス: EOR Dn, < ea>

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: ソース・オペランドとデスティネーション・オペランドとの排他的論理和をとり、結果をデスティ

ネーション・ロケーションに格納します。操作サイズはバイト、ワード、ロング・ワードが指定できます。この操作ではソース・オペランドは、データ・レジスタに限定されます。デスティネーシ

ョン・オペランドは実効アドレス・フィールドで指定されます。

コンディション・コード:

Χ	N	Z	٧	С
_	*	*	0	0

X-影響を受けない。

N-結果の最上位ビットがセットされれば、セット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット(ワード・フォーム):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1		レジスタ		(Op モー	۴		モード	実行で	' ドレス	レジスタ	,

命令フィールド:

レジスタ・フィールド――8つのデータ・レジスタのいずれかを指定。

Opモード・フィールド:

バイト ワード ロング・ワード 操作 100 101 110 (<ea>) ⊕ (<Dn>) →<ea> 実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	_

注:メモリからデータ・レジスタへの操作は許されません。ほとんどのアセンブラは、ソースがイミディエイト・データのときには EORI を使用します。

EORI

Exclusive OR Immediate • イミディエイト排他的論理和

操作:

イミディエイト・データ ⊕ デスティネーション→デスティネーション

アセンブラ・シンタックス: EORI # < data >, < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

イミディエイト・データとデスティネーション・オペランドとの排他的論理和をとり、結果をデスティネーションに格納します。操作サイズはバイト、ワード、ロング・ワードが指定できます。イ

ミディエイト・データのサイズは操作サイズと同じです。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-結果の最上位ビットがセットされればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			0	,	0	1	0	サイズ		実効アドレス					
0	0	0	0	'	U	'	U	7			モード			レジスタ	
	ワード・データ(16 ビット)								,	バイト	・データ	′ (8ピ	ット)		
	ロング・データ (32 ビット)														

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	_	_
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	_	-
(bd,PC,Xn)	_	-
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	_

イミディエイト・フィールド――(命令直後のデータ)

サイズ=00 データはイミディエイト・ワードの下位バイト。

サイズ=01 データはイミディエイト・ワード全体。

サイズ=10 データはその次の2つのイミディエイト・ワード。

EORI to CCR

Exclusive OR Immediate to Condition Code •

コンディション・コードに対するイミディエイト排他的論理和

操作:

ソース ⊕CCR → CCR

アセンブラ・シンタックス: EORI# < data >, CCR

属性:

サイズ=(バイト)

説明:

イミディエイト・オペランドとコンディション・コードの排他的論理和をとり、結果をコンディション・コード・レジスタ(ステータス・レジスタの下位バイト)に格納します。コンディション・コー

ド・レジスタの実装されている全ビットが影響を受けます。

コンディション・コード:

X	N	Z	V	C
*	*	*	*	*

X-1ミディエイト・オペランドのビット4が1であれば反転、それ以外のときは変化しない。 N-1ミディエイト・オペランドのビット3が1であれば反転、それ以外のときは変化しない。 Z-1ミディエイト・オペランドのビット2が1であれば反転、それ以外のときは変化しない。 V-1ミディエイト・オペランドのビット1が1であれば反転、それ以外のときは変化しない。 C-1ミディエイト・オペランドのビット0が1であれば反転、それ以外のときは変化しない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	0	0	0	1	1	1	1	0	0
0	0	0	0	0	0	0	0			バイ	ト・デ・	-タ (8	ピット)	

EORI to SR

Exclusive OR Immediate to the Status Register (Privileged Instruction)・ステータス・レジスタに対するイミディエイト排他的論理和

操作:

スーパバイザ状態ではソース⊕SR→SR

ユーザ状態ではTRAP

アセンブラ・シンタックス: EORI#<data>, SR

属性:

サイズ=(ワード)

説明:

イミディエイト・オペランドとステータス・レジスタの内容の排他的論理和をとり、結果をステータス・レジスタに格納します。ステータス・レジスタに実装されている全ビットが影響を受けます。

コンディション・コード:

X	N	Z	V	C
*	*	*	*	*

X-4ミディエイト・オペランドのビット4が1であれば反転、それ以外のときは変化しない。 N-4ミディエイト・オペランドのビット3が1であれば反転、それ以外のときは変化しない。 Z-4ミディエイト・オペランドのビット2が1であれば反転、それ以外のときは変化しない。 V-4ミディエイト・オペランドのビット1が1であれば反転、それ以外のときは変化しない。 C-4ミディエイト・オペランドのビット0が1であれば反転、それ以外のときは変化しない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	0	0	1	1	1	1	1	0	0
					ワ・	- K • :	データ	(16ビ	ット)						

EXG

Exchange Registers ・ レジスタの交換

操作: Rx ←→ Ry

アセンブラ・シンタックス: EXG Dx, Dy

EXG Ax, Ay
EXG Dx, Ay
EXG Ay, Dx

属性:

サイズ=(ロング・ワード)

説明:

2つの32ビット・レジスタ内容を交換します。命令は次の3種類の交換を実行します。

1. データ・レジスタ間の交換

2. アドレス・レジスタ間の交換

3. データ・レジスタとアドレス・レジスタ間の交換

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	V	ジスタ]	Rx	1		C)p モー	ド		V	ジスタ	Ry

命令フィールド:

レジスタRxフィールド——モードにより、データ・レジスタまたはアドレス・レジスタを指定。データ・レジスタとアドレス・レジスタ間の交換の場合は、このフィールドでは常にデータ・レジスタを指定する。

Opモード・フィールド——交換の種類を指定。

01000 -データ・レジスタ間

01001 -アドレス・レジスタ間

10001 -データ・アドレスとアドレス・レジスタ間

レジスタRyフィールド――モードによりデータ・レジスタまたはアドレス・レジスタを指定。データ・レジスタとアドレス・レジスタ間の交換の場合は、このフィールドは常にアドレス・レジスタを指定する。

EXT/EXTB

Sign Extend · 符号拡張

操作: デスティネーション 符号拡張→デスティネーション

アセンブラ・シンタックス: EXT.W Dn バイトをワードに拡張

EXT.L Dn ワードをロング・ワードに拡張

EXTB.L Dn バイトをロング・ワードに拡張

属性:

サイズ=(ワード、ロング・ワード)

説明:

符号ビットを左に複写しながら、データ・レジスタのバイトをワードまたはロング・ワードに、あるいはレジスタ内のワードをワードからロング・ワードに拡張します。操作がバイトからワードへの拡張の場合、指定されたデータ・レジスタのビット [7] が、そのレジスタのビット [15:8] にコピーされます。操作がワードからロング・ワードへの拡張の場合、指定されたデータ・レジスタのビット [31:16] にコピーされます。EXTBのフォームの場合は、指定されたデータ・レジスタのビット [7] がそのデータ・レジスタのビット [31:8] にコピーされます。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果がゼロであればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	0	0	1	0	0	0	pモー	k,	0	0	0		レジス	タ	

命令フィールド:

Opモード・フィールド——符号拡張の操作サイズを指定。

010 -データ・レジスタの下位バイトをワードに符号拡張。

011 -データ・レジスタの下位ワードをロング・ワードに符号拡張。

111 -データ・レジスタの下位バイトをロング・ワードに符号拡張。

レジスタ・フィールド――符号拡張するデータ・レジスタを指定。

ILLEGAL

Take Illegal Instruction Trap • 不当命令トラップ処理要求

操作: $SSP - 2 \rightarrow SSP$; ベクタ・オフセット \rightarrow (SSP);

SSP $-4 \rightarrow$ SSP; PC \rightarrow (SSP);

 $SSP - 2 \rightarrow SSP ; SR \rightarrow (SSP) ;$

不当命令ベクタ・アドレス→PC

アセンブラ・シンタックス: ILLEGAL

属性: サイズなし

説明: ベクタ番号4の不当命令例外を発生します。他の不当命令ビット・パターンはすべて、将来の命令セ

ットの拡張のために予約されています。

コンディション・コード: 影響を受けない。

命令フォーマット:

															0	
0	1	0	0	1	0	1	0	1	1	1	1	1	1	0	0	l

操作: デスティネーション・アドレス→PC

アセンブラ・シンタックス: JMP < ea >

属性:

サイズなし

説明:

プログラムの実行は、命令で指定されるアドレスから続行されます。実効アドレスのアドレッシン

グ・モードは、制御アドレッシング・モードでなければなりません。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	1	1		モード	実効ア	ドレス	レジスタ	þ

命令フィールド:

実効アドレス・フィールド――次の命令のアドレスを指定。次に示すとおり、制御アドレッシング・ モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	-
An	-	_
(An)	010	reg. number : An
(An)+	-	_
- (An)	_	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	-
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

JSR

Jump to Subroutine・サブルーチンへのジャンプ

操作: $SP-4\rightarrow SP; PC\rightarrow (SP)$

デスティネーション・アドレス→PC

アセンブラ・シンタックス: JSR < ea >

属性: サイズなし

説明: JSR命令の直後の命令のロング・ワード・アドレスをシステム・スタックにプッシュします。プログ

ラムの実行は命令で指定したアドレスから続行されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	11	0
0	1	0	0	1	1	1	0	1	0		モード	実効ア	ドレス	レジスク	Þ

命令フィールド:

実効アドレス・フィールド――次の命令のアドレスを指定。次に示すとおり、制御アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	-	-
An	-	_
(An)	010	reg. number : An
(An)+	-	-
- (An)	-	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

7ドレッシング・モード	モード	レジスタ
W.(xxx)	111	000
(xxx).L	111	001
# <data></data>	_	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011
	•	

LEA

Load Effective Address ・ 実効アドレスのロード

操作:

< ea $> \rightarrow$ An

アセンブラ・シンタックス: LEA < ea >, An

属性:

サイズ=(ロング・ワード)

説明:

指定したアドレス・レジスタに実効アドレスをロードします。アドレス・レジスタの32ビット全体

がこの命令の影響を受けます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	レジスタ		1	1	1		モード	実効ア	ドレス	レジスク	7

命令フィールド:

レジスタ・フィールド――実効アドレスで更新されるアドレス・レジスタを指定。 実効アドレス・フィールド――アドレス・レジスタにロードするアドレスを指定。次に示すとおり、 制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	_
An	_	_
(An)	010	reg. number : An
(An) +	_	-
- (An)	_	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	_	-
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

LINK

Link and Allocate • リンクと割付け

操作:

 $SP - 4 \rightarrow Sp : An \rightarrow (SP) ;$

 $SP \rightarrow An : SP + d \rightarrow SP$

アセンブラ・シンタックス: LINK An, # < displacement >

属性:

サイズ=(ワード、ロング・ワード)

説明:

指定されたアドレス・レジスタの現在の内容をスタックにプッシュします。その後、そのアドレス・レジスタに更新されたスタック・ポインタの値をロードします。最後にディスプレースメントをスタック・ポインタに加えます。ワード・サイズの操作の場合、ディスプレースメントはオペレーション・ワードの次の符号拡張されたワードです。ロング・サイズ操作の場合、ディスプレースメントはオペレーション・ワードの次のロング・ワードです。アドレス・レジスタはスタック内で1ロング・ワードを占有します。ユーザはスタック領域を割り付けるために、負のディスプレースメントを指定しなければなりません。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	. 0	0	1	1	1	0	0	1	0	1	0		レジスタ	•
	ワード・ディスプレースメント														
15	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0														
0	1	0	0	1	0	0	0	0	0	0	0	1		レジスタ	
	上位ディスプレースメント														
	下位ディスプレースメント														

命令フィールド:

レジスタ・フィールド――リンクのアドレス・レジスタを指定。 ディスプレースメント・フィールド――スタック・ポインタに加算する2の補数の整数を指定。

注: LINK と UNLK を使用すれば、ネストしたサブルーチン・コールのスタックのローカル・データとパラメータ領域のリンク・リストを維持できます。

LSL/LSR

Logical Shift ・ 論理シフト

操作: デスティネーション Shifted by <カウント>→デスティネーション

アセンブラ・シンタックス: LSd Dx, Dy

LSd # < data >, Dy

LSd < ea >

ここで、d は方向、L (左) またはR (右)。

属性:


サイズ=(バイト、ワード、ロング・ワード)

説明:


オペランドのビットを指定方向(左または右)にシフトします。キャリ・ビットは、オペランドから最後に送り出されたビットを受け取ります。レジスタをシフトするためのシフト・カウントは次の2とおりの方法で指定できます。

- 1. イミディエイト――シフト・カウント(1-8)は命令の中で指定します。
- 2. レジスタ――シフト・カウント(モジュロ64)は命令で指定するデータ・レジスタにあります。 レジスタ・デスティネーションの操作サイズは、バイト、ワード、ロング・ワードが指定できます。 ただし、メモリ内容、<ea>、は1ビットしかシフトできず、オペランド・サイズもワードに限定されます。

LSL命令は、オペランドをシフト・カウントで指定された位置だけ左にシフトします。最上位ビットから送り出されたビットはキャリ、拡張の両ビットに入ります。最下位ビットには0がシフトされます。



LSR命令は、オペランドをシフト・カウントで指定された位置だけ右にシフトします。最下位ビットから送り出されたビットはキャリ、拡張の両ビットに入ります。最上位ビットには0がシフトされます。



コンディション・コード:

Χ	N	Z	٧	С
*	*	*	0	*

- X-オペランドから最後に送り出されたビットに従ってセット、シフト・カウントが0のときは影響されない。
- N-結果が負であればセット、それ以外のときはクリア。
- Z-結果が0であればセット、それ以外のときはクリア。
- V-常にクリア。
- C-オペランドから最後に送り出されたビットに従ってセット、シフト・カウントが0のときはクリア。

命令フォーマット(レジスタ・シフト):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	カウン	ノト/レ:	ジスタ	dr	サイ	イズ	i/r	0	1		レジスク	7

命令フィールド(レジスタ・シフト):

カウント/レジスタ・フィールド:

i/r = 0 このフィールドでシフト・カウントを指定。1-7の値は1-7、0は8を表わす。

i/r=1 シフト・カウント(モジュロ64)はこのフィールドで指定するデータ・レジスタにある。

drフィールド――シフト方向を指定。

0-右シフト

1-左シフト

サイズ・フィールド――操作サイズを指定。

00-バイト操作

01-ワード操作

10-ロング・ワード操作

i/rフィールド:

i/r=0 シフト・カウントをイミディエイト値で指定。

i/r=1 シフト・カウントをデータ・レジスタで指定。

レジスタ・フィールド――シフトするデータ・レジスタを指定。

命令フォーマット(メモリ・シフト):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	0	1	dr	1	1		モード	実効ア	ドレス	レジスタ	

命令フィールド(メモリ・シフト):

dr フィールド――シフト方向を指定。

0-右シフト

1-左シフト

実効アドレス・フィールド――シフトするオペランドを指定。次に示すとおり、メモリ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	_
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
_	_
-	_
_	-
_	-
_	-
-	_
	111

MOVE

Move Data from Source to Destination .

ソースからデスティネーションへのデータ転送

操作: ソース→デスティネーション

アセンブラ・シンタックス: MOVE < ea >, < ea >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: ソースのデータをデスティネーション・ロケーションに転送し、データの内容に従ってコンディシ

ョン・コードをセットします。操作サイズはバイト、ワード、ロング・ワードが指定できます。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	サイ	イズ		デスティネ			ネーション			ソース モード レ				9

命令フィールド:

サイズ・フィールド――転送するオペランドのサイズを指定。

01-バイト操作

11-ワード操作

10-ロング・ワード操作

デスティネーション実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	_	
(d ₈ ,PC,Xn)	_	-
(bd,PC,Xn)	-	_
([bd,PC,Xn],od)	-	-
([bd,PC],Xn,od)	-	_

ソース実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、すべてのアドレッシング・モードが可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An*	001	reg. number : An
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ			
111	000			
111	001			
111	100			
111	010			
111	011			
111	011			
111	011			
111	011			
	111 111 111 111 111 111 111			

- * 操作サイズがバイトの場合、アドレス・レジスタ直接は不可。
- 注:1. デスティネーションがアドレス・レジスタのときには、ほとんどのアセンブラがMOVEAを使用します。
 - 2. イミディエイト8ビット値をデータ・レジスタに転送するときには、MOVEQを使用することができます。

MOVEA

Move Address • アドレス転送

操作: ソ

ソース→デスティネーション

アセンブラ・シンタックス: MOVEA < ea >, An

属性:

サイズ=(ワード、ロング・ワード)

説明:

ソース・オペランドの内容をデスティネーションのアドレス・レジスタに転送します。操作サイズ

はワードまたはロング・ワードが指定できます。ワード・サイズのソース・オペランドは32ビット

に符号拡張されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	サイ	゚゙゙゙゙゙゙゚゙゙゙゙゚	デステ	ィネーシ ッジスタ	ョン	0	0	1		モード	ソー	· ス	レジスタ	

命令フィールド:

サイズ・フィールド――転送するオペランドのサイズを指定。

11 - ワード操作。ただし、ソース・オペランドはロング・オペランドに符号拡張され、32 ビット 全体がアドレス・レジスタにロードされる。

10 - ロング操作

デスティネーション・レジスタ・フィールド――デスティネーションのアドレス・レジスタを指定。 実効アドレス・フィールド――ソース・オペランドのロケーションを指定。次に示すとおり、すべて のアドレッシング・モードが可。

フドレッシング・モード	モード	レジスタ				
Dn	000	reg. number : Dn				
An	001	reg. number : An				
(An)	010	reg. number : An				
(An) +	011	reg. number : An				
- (An)	100	reg. number : An				
(d ₁₆ ,An)	101	reg. number : An				
(d ₈ ,An,Xn)	110	reg. number : An				
(bd,An,Xn)	110	reg. number : An				
([bd,An,Xn],od)	110	reg. number : An				
([bd,An],Xn,od)	110	reg. number : An				

アドレッシング・モード	モード	レジスタ		
(xxx).W	111	000		
(xxx).L	111	001		
# 〈data〉	111	100		
		_		
(d ₁₆ ,PC)	111	010		
(d ₈ ,PC,Xn)	111	011		
(bd,PC,Xn)	111	011		
([bd,PC,Xn],od)	111	011		
([bd,PC],Xn,od)	111	011		

MOVE from CCR

Move from the Condition Code Register •

コンディション・コード・レジスタからの転送

操作: CCR→デスティネーション

アセンブラ・シンタックス: MOVE CCR, < ea>

属性: サイズ=(ワード)

説明: コンディション・コード・ビット(ワード・サイズにゼロ拡張されたもの)をデスティネーション・ロ

ケーションに転送します。オペランドのサイズはワードです。実装されていないビットはゼロで読

み出されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	1	1		モード	実効ア	ドレス	レジスタ	

命令フィールド:

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ 可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ				
Dn	000	reg. number : Dn				
An	_	-				
(An)	010	reg. number : An				
(An)+	011	reg. number : An				
- (An)	100	reg. number : An				
(d ₁₆ ,An)	101	reg. number : An				
(d ₈ ,An,Xn)	110	reg. number : An				
(bd,An,Xn)	110	reg. number : An				
([bd,An,Xn],od)	110	reg. number : An				
([bd,An],Xn,od)	110	reg. number : An				

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	-
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	-	_
([bd,PC,Xn],od)	_	
([bd,PC],Xn,od)	_	_

注: MOVE from CCR はワード操作で、ANDI、ORI およびEORI to CCR はバイト操作です。

MOVE to CCR

Move to Condition Codes • コンディション・コードへの転送

操作: ソース→CCR

アセンブラ・シンタックス: MOVE < ea >, CCR

属性: サイズ=(ワード)

説明: ソース・オペランドの下位バイトをコンディション・コード・レジスタに転送します。ソース・オ

ペランドの上位バイトは無視されます。ステータス・レジスタの上位バイトは変更されません。

コンディション・コード:

Χ	N	٧	С	
*	*	*	*	*

X-ソース・オペランドのビット4と同じ値にセットされる。

N-ソース・オペランドのビット3と同じ値にセットされる。

Z-ソース・オペランドのビット2と同じ値にセットされる。

V-ソース・オペランドのビット1と同じ値にセットされる。

C-ソース・オペランドのビットOと同じ値にセットされる。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	0	0	1	1		モード	実効ア	ドレス	レジスゟ	,

命令フィールド:

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

注: MOVE to CCR はワード操作で、ANDI、ORI およびEORI to CCR はバイト操作です。

MOVE from SR

Move from the Status Register(Privileged Instruction) •

ステータス・レジスタからの転送(特権命令)

操作:

スーパバイザ状態ではSR→デスティネーション

ユーザ状態ではTRAP

アセンブラ・シンタックス: MOVE SR, < ea>

属性:

サイズ=(ワード)

説明:

ステータス・レジスタ内のデータをデスティネーション・ロケーションに転送します。デスティネー

ションはワード長です。実装されていないビットはゼロで読み出されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	1	1		モート	実効ア	ドレス	レジスタ	

命令フィールド:

実効アドレス・フィールド――デスティネーション・ロケーションを指定。次に示すとおり、データ 可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ		
(xxx).W	111	000		
(xxx).L	111	001		
# 〈data〉	_	-		
(d ₁₆ ,PC)	-	-		
(d ₈ ,PC,Xn)	_	_		
(bd,PC,Xn)	_	_		
([bd,PC,Xn],od)	-	-		
([bd,PC],Xn,od)	_	_		

注:コンディション・コードだけにアクセスするには、MOVE from CCR命令を使用します。

MOVE to SR

Move to the Status Register(Privileged Instruction).

ステータス・レジスタへの転送(特権命令)

操作:

スーパバイザ状態ではソース→SR

ユーザ状態では TRAP

アセンブラ・シンタックス: MOVE < ea >, SR

属性:

サイズ=(ワード)

説明:

ソース・オペランド内のデータをステータス・レジスタに転送します。ソース・オペランドはワー

ドで、ステータス・レジスタに実装されている全ビットが影響を受けます。

コンディション・コード: ソース・オペランドに従ってセットされます。

命令フォーマット:

15	j	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0		1	0	0	0	1	1	0	1	1		モード	実効ア	ドレス	レジスタ	

命令フィールド:

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ				
(xxx).W	111	000				
(xxx).L	111	001				
# (data)	111	100				
(d ₁₆ ,PC)	111	010				
(d ₈ ,PC,Xn)	111	011				
(bd,PC,Xn)	111	011				
([bd,PC,Xn],od)	111	011				
([bd,PC],Xn,od)	111	011				

MOVE USP

Move User Stack Pointer(Privileged Instruction) •

ユーザ・スタック・ポインタの転送(特権命令)

操作:

スーパバイザ状態では USP → An または An → USP

ユーザ状態ではTRAP

アセンブラ・シンタックス: MOVE USP, An

MOVE An, USP

属性:

サイズ=(ロング・ワード)

説明:

ユーザ・スタック・ポインタの内容を指定されたアドレス・レジスタへ、あるいは指定されたアド

レス・レジスタの内容をユーザ・スタック・ポインタへ転送します。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	0	dr	1	レジスタ	

命令フィールド:

dr フィールド――転送の方向を指定。

0-アドレス・レジスタをユーザ・スタック・ポインタへ転送。

1-ユーザ・スタック・ポインタをアドレス・レジスタへ転送。

レジスタ・フィールド――操作の対象となるアドレス・レジスタを指定。

MOVEC

Move Control Register(Privileged Instruction) ・ 制御レジスタ転送(特権命令)

操作:

スーパバイザ状態ではRc→Rn またはRn→Rc

ユーザ状態では TRAP

アンセブラ・シンタックス: MOVEC Rc, Rn

MOVEC Rn, Rc

属性:

サイズ=(ロング・ワード)

説明:

指定された制御レジスタ(Rc)の内容を指定されたた汎用レジスタに、あるいは指定された汎用レジスタの内容を指定された制御レジスタにコピーします。この操作は制御レジスタに実装されているビット数に関係なく、常に32ビットで転送を行ないます。実装されていないビットは0で読み出されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	1	0	1	dr
A/D	A/D レジスタ 制御レジスタ														

命令フィールド:

dr フィールド――転送の方向を指定。

- 0-制御レジスタから汎用レジスタ。
- 1-汎用レジスタから制御レジスタ。

A/Dフィールド——汎用レジスタの種類を指定。

0-データ・レジスタ

1-アドレス・レジスタ

レジスタ・フィールド――レジスタ番号を指定。

制御レジスタ・フィールド――制御レジスタを指定。

16進 レジスタ名/機能

000 ソース・ファンクション・コード(SFC)レジスタ

001 デスティネーション・ファンクション・コード(DFC)レジスタ

002 キャッシュ制御レジスタ(CACR)

800 ユーザ・スタック・ポインタ(USP)

801 ベクタ・ベース・レジスタ(VBR)

802 キャッシュ・アドレス・レジスタ(CAAR)

803 マスタ・スタック・ポインタ(MSP)

804 割込みスタック・ポインタ(ISP)

その他のコードはすべて不当命令例外を発生する。

MOVEM

Move Multiple Registers ・ 複数レジスタ転送

操作:

レジスタ→デスティネーション

ソース→レジスタ

アセンブラ・シンタックス: MOVEM register list, < ea>

MOVEM < ea >, register list

属性:

サイズ=(ワード、ロング・ワード)

説明:

選択されたレジスタ群と、実効アドレスで指定されるアドレスから始まる連続したメモリ・ロケーションとの間でデータ転送を行ないます。マスク・フィールドの対応するビットが1にセットされているレジスタが選択されます。命令サイズで各レジスタの16ビットを転送するか、32ビット全体を転送するかを決めます。ワードをアドレス・レジスタまたはデータ・レジスタに転送する場合、各ワードは32ビットに符号拡張され、ロング・ワードとしてレジスタにロードされます。

アドレッシング・モードを選択すれば、MOVEM命令の動作モードも選択され、制御モード、プリデクリメント・モードおよびポストインクリメント・モードの3つだけが有効です。実効アドレスが制御モードの1つで指定された場合、レジスタ群は指定されたアドレスから転送され、アドレスは1回の転送が終わるたびにオペランド長(2または4)ずつ増加していきます。転送はデータ・レジスタ0からデータ・レジスタ7、ついでアドレス・レジスタ0からアドレス・レジスタ7の順に行なわれます。

実効アドレスがプリデクリメント・モードで指定された場合は、レジスタからメモリへの操作だけが可能です。レジスタは指定されたアドレスーオペランド長(2または4)から格納され、アドレスは1回の転送が終わるたびにオペランド長ずつ減少していきます。格納はアドレス・レジスタ7からアドレス・レジスタ0、のいでデータ・レジスタ7からデータ・レジスタ0の順に行なわれます。命令が完了すると、デクリメントされたアドレス・レジスタは、最後に格納したオペランドのアドレスを保持しています。MC68030では、アドレッシング・レジスタもメモリに転送される場合、デクリメントされた値が書き込まれます。

実効アドレスがポストインクリメント・モードで指定される場合は、メモリからレジスタへの転送のみ可能です。レジスタは指定されたアドレスからロードされ、アドレスは1回の転送が終わるたびにオペランド長(2または4)ずつインクリメントされていきます。ロードされる順序は、制御モード・アドレッシングの場合と同じです。命令完了後には、インクリメントされたアドレス・レジスタは、最後にロードされたオペランドのアドレス+オペランド長(2または4)を保持しています。MC68030では、アドレッシング・レジスタもメモリからロードされる場合は、ロードされる値はフェッチされた値+オペランド長になります。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	dr	0	0	1	サイズ	実効アドレス モード レジスタ					y
レジスタ・リスト・マスク															

命令フィールド:

dr フィールド――転送の方向を指定。

0-レジスタからメモリ

1-メモリからレジスタ

サイズ・フィールド――転送するレジスタのサイズを指定。

0-ワード転送

1-ロング・ワード転送

実効アドレス・フィールド――メモリ・アドレスを指定。レジスタからメモリへの転送の場合は、次に示すとおり、制御可変アドレッシング・モードまたはプリデクリメント・アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	_	-
An		_
(An)	010	reg. number : An
(An)+		-
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)		_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	-	

メモリからレジスタへの転送の場合は、次に示すとおり、制御アドレッシング・モードまたはポストインクリメント・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	-	-
An	_	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
-(An)	-	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

レジスタ・リスト・マスク・フィールド――転送するレジスタを指定。下位ビットは最初に転送するレジスタに対応し、上位ビットは最後に転送するレジスタに対応する。制御モードおよびポストインクリメント・アドレッシング・モードの場合、マスクとレジスタの対応は次のとおり。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
A7	A6	A5	A4	A3	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	DO

プリデクリメント・アドレッシング・モードの場合、マスクとレジスタの対応は次のとおり。

						-			6	_					
D0	D1	D2	D3	D4	D5	D6	D7	A0	A1	A2	A3	A4	A5	A6	A7

注:メモリ・オペランドのリード・バス・サイクルが1サイクル余分に発生します。このサイクルでは必要な最後のレジスタ・イメージより1つ上位のアドレスにあるオペランドがアクセスされます。

MOVEP

Move Peripheral Data ・ 周辺データ転送

操作: ソース→デスティネーション

アセンブラ・シンタックス: MOVEP Dx, (d, Ay)

MOVEP (d, Ay), Dx

属性: サイズ=(ワード、ロング・ワード)

説明: データ・レジスタと指定したロケーションから開始し2ずつアドレスが増加するアドレス空間内のオ

ルタネート・バイトとの間でデータ転送を行ないます。この命令は8ビットの周辺デバイスを16ビットのデータ・バスに接続するためのものです。データ・レジスタの上位バイトが最初に転送され、下位バイトが最後に転送されます。メモリ・アドレスはアドレス・レジスタ間接+16ビット・ディスプレースメント・アドレッシング・モードで指定されます。アドレスが偶数の場合、転送はすべてデータ・バスの上位半分で行なわれ、奇数の場合はすべてデータ・バスの下位半分で行なわれます。この命令は8ビットまたは32ビットのバス上でも、1バイトおきにアクセスを行ないます。

例:偶数アドレスとの間のロング・ワード転送

レジスタのバイト構成

31	24	23	16	15	8	7		0
上位			中上位		中下位	下	位	

メモリのバイト構成(先頭が下位アドレス)

15	8	7	0
上	位		
中上	:位		
中下	位		
下	垃		

例:奇数アドレスとの間のワード転送

レジスタのバイト構成

31	24	23	16	15		8	7		0
					上位			下位	

メモリのバイト構成(先頭が下位アドレス)

15	8	7	0
上	位		
下	位		

コンディション・コード: 影響を受けない。

命令フォーマット:

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	デー	タ・レ:	ジスタ	C	pモー	۴	0	0	1	アドレ	ス・レ	ノジスタ
	ディスプレースメント(16 ビット)															

命令フィールド:

データ・レジスタ・フィールド――データ転送の対象となるデータ・レジスタを指定。

Opモード・フィールド——操作サイズと方向を指定。

100 -メモリからレジスタへのワード転送

101 -メモリからレジスタへのロング・ワード転送

110 - レジスタからメモリへのワード転送

111 - レジスタからメモリへのロング・ワード転送

アドレス・レジスタ・フィールド――ディスプレースメント付きアドレス・レジスタ間接アドレッシング・モードで使用するアドレス・レジスタを指定。

ディスプレースメント・フィールド――オペランド・アドレスに使用するディスプレースメントを指定。

MOVEQ

Move Quick • クイック転送

操作: イミディエイト・データ→デスティネーション

アセンブラ・シンタックス: MOVEQ # < data >, Dn

属性: サイズ=(ロング・ワード)

説明: イミディエイト・データの1バイトを32ビットのデータ・レジスタに転送します。データはオペレー

ション・ワードの8ビット・フィールドにあり、ロング・ワードに符号拡張されてデータ・レジスタ

に転送されます。

コンディション・コード:

X	N	Z	٧	С
_	*	*	0	0

X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果がOであればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

1	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1		レジスタ	7	0				デー	-9			

命令フィールド:

レジスタ・フィールド――ロードするデータ・レジスタを指定。 データ・フィールド――ロング・ワードに符号拡張する8ビット・データ。

MOVES

Move Address Space(Privileged Instruction) ・ アドレス空間転送(特権命令)

操作: スーパバイザ状態ではRn→デスティネーション [DFC]

またはソース [SFC] →Rn

ユーザ状態では TRAP

アセンブラ・シンタックス: MOVES Rn, < ea>

MOVES < ea >, Rn

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: 指定された汎用レジスタからデスティネーション・ファンクション・コード(DFC)レジスタで指定

されるアドレス空間内のロケーションへ、バイト、ワードまたはロング・ワード・オペランドを転送します。あるいは、ソース・ファンクション・コード(SFC)レジスタで指定されるアドレス空間内のロケーションから指定された汎用レジスタへ、バイト、ワードまたはロング・ワード・オペラン

ドを転送します。

デスティネーションがデータ・レジスタの場合、ソース・オペランドは操作サイズに応じてそのデータ・レジスタに対応する下位ビットを交換します。デスティネーションがアドレス・レジスタの場

合、ソース・オペランドは32ビットに符号拡張されて、そのアドレス・レジスタにロードされます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	1	0	サイ	゚゚゙゙ヹ゚		モード	実効ア	ドレス	レジスタ	7
A/D	l	ノジスタ		dr	0	0	0	0	0	0	0	0	0	0	0

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――オルタネート・アドレス空間内のソースまたはデスティネーション・ロケーションを指定。次に示すとおり、メモリ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	_	_
An	_	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
-(An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	-
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	_	-
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	-

A/Dフィールド——汎用レジスタの種類を指定。

0-データ・レジスタ

1-アドレス・レジスタ

レジスタ・フィールド――レジスタ番号を指定。

dr フィールド――転送方向を指定。

0-<ea>から汎用レジスタ

1-汎用レジスタから< ea>

注:次の2つの例は、ソースおよびデスティネーションに対して同じアドレス・レジスタを使用しているため、格納される値は不定となります。

MOVES.x An, (An) +

MOVES.x An, - (An)

MC68010、MC68020およびMC68030の現在のインプリメンテーションは、Anをインクリメントまたはデクリメントした値を格納します。

MULS

Signed Multiply ・ 符号付き乗算

操作:

ソース*デスティネーション→デスティネーション

アセンブラ・シンタックス: MULS.W < ea >, Dn

 $16 \times 16 \rightarrow 32$

MULS.L < ea >, Dl

 $32 \times 32 \rightarrow 32$

MULS.L < ea >, Dh : Dl

 $32 \times 32 \rightarrow 64$

属性:

サイズ=(ワード、ロング・ワード)

説明:

2つの符号付きオペランドを乗算して符号付きの結果を生成します。この命令にはワード・オペランド・フォームとロング・ワード・オペランド・フォームがあります。ワード・フォームでは、乗数と被乗数が両方ともワード・オペランドで、結果はロング・ワード・オペランドになります。レジスタ・オペランドはその下位ワードで、上位ワードは無視されます。全32ビットの積がデスティネーション・データ・レジスタにセーブされます。

ロング・フォームでは、乗数と被乗数がともにロング・ワード・オペランドで、結果はロング・ワードまたはクワッド・ワードのいずれかになります。ロング・ワードの結果は、クワッド・ワードの結果の下位32ビットです。積の上位32ビットは捨てられます。

コンディション・コード:

X	N	Z	٧	С
_	*	*	*	0

- X-影響を受けない。
- N-結果が負であればセット、それ以外のときはクリア。
- Z-結果が0であればセット、それ以外のときはクリア。
- V-オーバフローがあればセット、それ以外のときはクリア。
- C-常にクリア。

注: オーバフロー(V=1)は、32 ビットのオペランドを乗算して32 ビットの結果を生成する場合に のみ発生する可能性があります。クワッド・ワード積の上位32 ビットが下位32 ビットの符号拡張でない場合には、オーバフローが発生します。

命令フォーマット(ワード・フォーム):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0		レジスタ	,	1	1	1		モード	実効ア	ドレス	ノジスタ	,

命令フィールド:

レジスタ・フィールド――データ・レジスタをデスティネーションとして指定。 実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

命令フォーマット(ロング・フォーム):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	0	0	0	0	実効アドレス モード レジスタ			7		
0	L	ジスタ	Dq	1	サイズ	0	0	0	0	0	0	0	レ	ジスタI	r

命令フィールド:

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
111	100
111	010
111	011
111	011
111	011
111	011
	111 111 111 111 111 111 111

レジスタ Dl フィールド——デスティネーション・オペランドのデータ・レジスタを指定。32 ビットの被乗数はこのレジスタから得られ、積の下位32 ビットがこのレジスタにロードされる。サイズ・フィールド——32 ビットまたは64 ビットの積を指定。

0-32ビットの積がレジスタDIに返される。

1-64ビットの積がレジスタ Dh: Dlに返される。

レジスタ Dh フィールド——サイズが1であれば、積の上位32 ビットをロードするデータ・レジスタ を指定。 Dh = Dl で、サイズが1であれば、演算結果は不定となる。

上記以外のときには、このフィールドは使用されない。

MULU

Unsigned Multiply · 符号なし乗算

操作: ソース*デスティネーション→デスティネーション

アセンブラ・シンタックス: MULU.W $\langle ea \rangle$, Dn $16 \times 16 \rightarrow 32$

MULU.L < ea >, Dl

 $32 \times 32 \rightarrow 32$

MULU.L < ea >, Dh : DL

 $32 \times 32 \rightarrow 64$

属性: サイ

サイズ=(ワード、ロング・ワード)

説明:

2つの符号なしオペランドを乗算して符号なしの結果を生成します。この命令にはワード・オペラン

ド・フォームとロング・ワード・オペランド・フォームがあります。

ワード・フォームでは、乗数と被乗数が両方ともワード・オペランドで、結果はロング・ワード・オペランドになります。レジスタ・オペランドはその下位ワードで、上位ワードは無視されます。全32ビットの積がデスティネーション・データ・レジスタにセーブされます。

ロング・フォームでは、乗数と被乗数がともにロング・ワード・オペランドで、結果はロング・ワードまたはクワッド・ワードのいずれかになります。ロング・ワードの結果は、クワッド・ワードの結果の下位32ビットです。積の上位32ビットは捨てられます。

コンディション・コード:

X	N	Z	٧	С
_	*	*	*	0

- X-影響を受けない。
- N-結果が負であればセット、それ以外のときはクリア。
- 2-結果が0であればセット、それ以外のときはクリア。
- V-オーバフローがあればセット、それ以外のときはクリア。
- C-常にクリア。

注:オーバフロー(V=1)は、32 ビットのオペランドを乗算して32 ビットの結果を生成する場合にのみ発生する可能性があります。クワッド・ワード積の上位32 ビットがゼロ以外の場合には、オーバフローが発生します。

命令フォーマット(ワード・フォーム):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0		レジスタ		0	1	1		モード	実効ア	ドレス	レジス:	þ

命令フィールド:

レジスタ・フィールド――データ・レジスタをデスティネーションとして指定。 実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

命令フォーマット(ロング・フォーム):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	0	0	0	0		モード	実効ア	ドレス	レジス	g
0	レ	ジスタ	Dl	0	サイズ	0	0	0	0	0	0	0	V	ジスタ	Dh

命令フィールド:

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、データ・アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

レジスタ Dl フィールド——デスティネーション・オペランドのデータ・レジスタを指定。32 ビットの被乗数はこのレジスタから得られ、積の下位32 ビットがこのレジスタにロードされる。サイズ・フィールド——32 ビットまたは64 ビットの積を指定。

0-32ビットの積がレジスタDIに返される。

1-64ビットの積がレジスタDh:Dlに返される。

レジスタDhフィールド――サイズが1であれば、積の上位32ビットをロードするデータ・レジスタを指定。Dh = Dlで、サイズが1であれば、演算結果は不定となる。

上記以外のときには、このフィールドは使用されない。

NBCD

Negate Decimal with Extend・拡張付き 10 進ネゲート

操作: 0-(5

0- (デスティネーション₁₀) - X→デスティネーション

アセンブラ・シンタックス: NBCD < ea>

属性:

サイズ=(バイト)

説明:

デスティネーション・オペランドと拡張ビットを0から減算します。操作は2進化10進算術演算を用いて行なわれます。デスティネーション・ロケーションにパックBCDの結果が入ります。この命令は拡張ビットがゼロの場合には、デスティネーションの10の補数を、そして拡張ビットがセットされていれば9の補数を生成します。これはバイト操作のみ可能です.

コンディション・コード:

X	N	Z	V	С
*	U	*	U	*

X-キャリ・ビットと同じ。

N-不定

2-結果が0でなければセット、それ以外のときは変化しない。

Ⅴ-不定

C-10進ボローが発生したらセット、それ以外のときはクリア。

注:通常コンディション・コードのZビットは、演算実行前にプログラムでセットされます。これにより、多倍精度演算を終了したとき、演算結果がゼロであるかどうかテストすることができます。

命令フォーマット:

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0)	1	0	0	1	0	0	0	0	0		モード	実効ア	ドレス	レジスタ	

命令フィールド:

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	_	_
(1 00)		
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	_	-
(bd,PC,Xn)	-	_
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	_	_

NEG

Negate・ネゲート

操作:

0-(デスティネーション)→デスティネーション

アセンブラ・シンタックス: NEG < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

デスティネーション・オペランドを0から減算し、結果をデスティネーションに格納します。操作サ

イズは、バイト、ワード、ロング・ワードが指定できます。

コンディション・コード:

X	N	Z	٧	С
*	*	*	*	*

X-キャリ・ビットと同じ。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生したときにセット、それ以外のときはクリア。

C-結果が0であればクリア、それ以外のときはセット。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	0	0	サイ	イズ		モード	実効ア	ドレス	レジスタ	7

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	-	_
(d ₁₆ ,PC)		-
(d ₈ ,PC,Xn)	_	-
(bd,PC,Xn)	_	-
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	-	-

NEGX

Negate with Extend · 拡張付きネゲート

操作: 0- (デスティネーション) - X→デスティネーション


アセンブラ・シンタックス: NEGX < ea >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: デスティネーション・オペランドと拡張ビットを0から減算し、結果をデスティネーション・ロケー

ションに格納します。操作サイズは、バイト、ワード、ロング・ワードが指定できます。

コンディション・コード:



Xーキャリ・ビットと同じ。

N-結果が負であればセット、それ以外のときはクリア。

Z -結果が0でなければクリア、それ以外のときは変化しない。

V-オーバフローが発生したときにセット、それ以外のときはクリア。

C-ボローが発生したときセット、それ以外のときはクリア。

注: 通常コンディション・コードのZビットは、演算実行前にプログラムでセットされます。これにより、多倍精度演算を終了したとき、演算結果がゼロであるかどうかテストすることができます。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	サイプ				実効ア	ドレス		
0	'	U	U	0	0	, ·	0	, ,			モード			レジスタ	

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

	アドレッシング・モード	モード	レジスタ
	Dn	000	reg. number : Dn
	An	_	-
	(An)	010	reg. number : An
ľ	(An)+	011	reg. number : An
Ī	- (An)	100	reg. number : An
	(d ₁₆ ,An)	101	reg. number : An
Ī	(d ₈ ,An,Xn)	110	reg. number : An
	(bd,An,Xn)	110	reg. number : An
1	([bd,An,Xn],od)	110	reg. number : An
Ì	([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
-	-
_	_
-	_
_	-
_	_
_	_
	111

NOP

None · 無操作

操作: なし

アセンブラ・シンタックス: NOP

属性: サイズなし

説明: 何も実行しません。プロセッサの状態は、プログラム・カウンタを除いて影響を受けません。プロ

グラムの実行は、NOP 命令の次の命令から続行されます。NOP命令の実行は、保留されているバス・サイクルがすべて終了するまで完了しません。これによって、パイプラインの同期をとり、命令のオーバラップを防止します。詳細については、[3.7 NOP命令によるパイプラインの同期化」を参

照してください。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	0	0	1	1	1	0	0	1	1	1	0	0	0	1	

NOT

Logical Complement · 論理否定

操作: ~デスティネーション→デスティネーション

アセンブラ・シンタックス: NOT < ea>

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: デスティネーション・オペランドの1の補数を計算し、結果をデスティネーション・ロケーションに

格納します。操作サイズは、バイト、ワード、ロング・ワードを指定できます。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	1	0	サ・	イズ		モード	実効ア	ドレス	レジス:	9

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 - バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード 111	レジスタ
111	
111	000
111	001
-	_
-	_
_	_
-	_
_	_
_	_
	- - - - -

OR

Inclusive OR Logical · 論理和

操作:

ソースVデスティネーション→デスティネーション

アセンブラ・シンタックス: OR < ea >, Dn

OR Dn. < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

ソース・オペランドとデスティネーション・オペランドの論理和をとり、結果をデスティネーション・ロケーションに格納します。操作サイズは、バイト、ワード、ロング・ワードが指定できます。 アドレス・レジスタの内容をオペランドとして使用することはできません。

コンディション・コード:

X	N	Z	٧	С		
_	*	*	0	0		

X-影響を受けない。

N-結果の最上ビットがセットされればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0		レジスタ	'	0	pモ-	۴		モード	実効で	"ドレス	レジスタ	

命令フィールド:

レジスタ・フィールド――8つのデータ・レジスタのいずれかを指定。

Opモード・フィールド:

バイト ワード ロング・ワード 操 作 000 001 010 (<ea>) V (<Dn>) →<Dn> 100 101 110 (<Dn>) V (<ea>) →<ea> 実効アドレス・フィールド――指定されたロケーションがソース・オペランドの場合は、次に示すと おりデータ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

指定されたロケーションがデスティネーション・オペランドの場合は、次に示すとおりメモリ可変 アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	-
An	-	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	-
(d ₁₆ ,PC)	-	_
(d ₈ .PC,Xn)		_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	-	-
([bd,PC],Xn,od)	_	_

- 注:1. デスティネーションがデータ・レジスタの場合、デスティネーション < ea > モードではな く、デスティネーション Dn モードを使用して指定しなければなりません。
 - 2. ほとんどのアセンブラは、ソースがイミディエイト・データのときにはORI を使用します。

ORI

Inclusive OR Immediate • イミディエイト論理和

操作: イミディエイト・データ V デスティネーション→デスティネーション

アセンブラ・シンタックス: ORI # < data >, < ea >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: イミディエイト・データとデスティネーション・オペランドとの論理和をとり、結果をデスティネー

ション・ロケーションに格納します。操作サイズは、バイト、ワード、ロング・ワードが指定でき

ます。イミディエイト・データのサイズは操作サイズと同じです。

コンディション・コード:

X	N	Z	٧	C
_	*	*	0	0

X-影響を受けない。

N-結果の最上位ビットがセットされればセット、それ以外のときはクリア。

2 −結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	サ	イズ		モード	実効ア		レジス:	ż
	ワード・データ(16 ビット)							1. (22		ベイト	・データ	′ (8ビ	ット)		
						ロング	・デー	夕 (32	ヒット)					

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00-バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	-	-
(bd,PC,Xn)	-	-
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	-	_

イミディエイト・フィールド――(命令直後のデータ)

サイズ=00 データはイミディエイト・ワードの下位バイト。

サイズ=01 データはイミディエイト・ワード全体。

サイズ=10 データは次の2つのイミディエイト・ワード。

ORI to CCR

Inclusive OR Immediate to Condition Codes •

コンディション・コードとのイミディエイト論理和

操作:

ソース V CCR→CCR

アセンブラ・シンタックス: ORI # < data >, CCR

属性:

サイズ=(バイト)

説明:

イミディエイト・オペランドとコンディション・コードの論理和をとり、結果をコンディション・コー

ド・レジスタ(ステータス・レジスタの下位バイト)に格納します。

コンディション・コード:

Χ	N	Z	V	C
*	*	*	*	*

X-1ミディエイト・オペランドのビット4が1であればセット、それ以外のときは変化しない。N-1ミディエイト・オペランドのビット3が1であればセット、それ以外のときは変化しない。Z-1ミディエイト・オペランドのビット2が1であればセット、それ以外のときは変化しない。V-1ミディエイト・オペランドのビット1が1であればセット、それ以外のときは変化しない。C-1ミディエイト・オペランドのビット0が1であればセット、それ以外のときは変化しない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	0			
0	0	0	0	0	0	0	0	バイト・データ (8ビット)										

ORI to SR

Inclusive OR Immediate to the Status Register(Privileged Instruction)・ ステータス・レジスタとのイミディエイト論理和(特権命令)

操作: スーパバイザ状態ではソース V SR→SR

ユーザ状態ではTRAP


アセンブラ・シンタックス ORI # < data >, SR

属性: サイズ=(ワード)

説明: イミディエイト・オペランドとステータス・レジスタの内容の論理和をとり、結果をステータス・レ

ジスタに格納します。ステータス・レジスタに実装されている全ビットが影響を受けます。

コンディション・コード:



X-1ミディエイト・オペランドのビット4が1であればセット、それ以外のときは変化しない。N-1ミディエイト・オペランドのビット3が1であればセット、それ以外のときは変化しない。Z-1ミディエイト・オペランドのビット2が1であればセット、それ以外のときは変化しない。Y-1ミディエイト・オペランドのビット1が1であればセット、それ以外のときは変化しない。Z-1ミディエイト・オペランドのビット1が1であればセット、それ以外のときは変化しない。Z-1ミディエイト・オペランドのビット1が1であればセット、それ以外のときは変化しない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	1	1	1	1	1	0	0
	ワード・データ(16 ビット)														

PACK

Pack・パック

操作: ソース(アンパック BCD)+調整値→デスティネーション(パック BCD)

アセンブラ・シンタックス: PACK -(Ax), -(Ay), # <調整値>

PACK Dx, Dv, # <調整值>

属性:

サイズなし

説明:

各2バイトの下位4ビットを調整し、1バイトにパックします。

オペランドが両方ともデータ・レジスタの場合、ソース・レジスタにある値に調整値が加算されます。中間結果のビット [11:8] と [3:0] が連結されて、デスティネーション・レジスタのビット [7:0] に置かれます。デスティネーション・レジスタの残りの部分は影響を受けません。

ソース (Dx):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	x	х	X	a	b	С	d	X	х	х	x	е	f	g	h

調整ワードの加算:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						10	6ビッ	ト拡張							

結果:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x'	x'	x'	x'	a'	b'	c'	ď'	x'	x'	x'	x'	e'	f'	g'	h'

デスティネーション (Dy):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
u	u	u	u	u	u	u	u	a'	b'	c'	ď	e'	f	g'	h'

プリデクリメントのアドレッシング・モードが指定されているときには、ソースから2バイトがフェッチされて、連結されます。連結されたバイトに調整ワードが加算されます。各バイトのビット [3:0] が抽出されます。これらの8ビットが連結され新しいバイトが形成されて、デスティネーションに書き込まれます。


ソース (Ax):

7	6	5	4	3	2	1	0
X-	х	Х	х	а	b	С	d
х	х	х	X	е	f	g	h


連結されたワード:

15															
х	х	х	х	а	b	С	d	х	×	х	х	е	f	g	h

調整ワードの加算:



デスティネーション (Ay):



コンディション・コード: 影響を受けない。

命令フォーマット:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	レジス	タDy/	/Ay	1	0	1	0	0	R/M	レジン	スタDx	/Ax
L							16 Ľ	ット拡弘	長:調整	Į.						

命令フィールド:

レジスタ Dy / Ay フィールド——デスティネーション・レジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードのためのアドレス・レジスタを指定。 R/Mフィールド―—オペランドのアドレッシング・モードを指定。

0-データ・レジスタとデータ・レジスタの操作。

1-メモリとメモリの操作。

レジスタ Dx/Ax フィールド——ソース・レジスタを指定。

R/M=0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードのアドレス・レジスタを指定。

調整フィールド――ソース・オペランドに加算されるイミディエイト・データ・ワード。このワードがゼロでASCIIまたはEBCDICコードのパックを行なう。他のコードに対しては、別のコードを使用することができる。

PEA

Push Effective Address・実効アドレスのプッシュ

操作: $SP-4 \rightarrow SP$; $\langle ea \rangle \rightarrow (SP)$ アセンブラ・シンタックス: PEA $\langle ea \rangle$

属性: サイズ=(ロング・ワード)

説明: 実効アドレスを計算し、スタックにプッシュします。実効アドレスはロング・ワード・アドレスで

す。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	1		モート	実効ア	ドレス	レジスゟ	,

命令フィールド:

実効アドレス・フィールド――スタックにプッシュするアドレスを指定。次に示すとおり、制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	-
An	_	_
(An)	010	reg. number : An
(An)+	_	_
- (An)	_	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ				
(xxx).W	111	000				
(xxx).L	111	001				
# (data)	_	_				
(d ₁₆ ,PC)	111	010				
(d ₈ ,PC,Xn)	111	011				
(bd,PC,Xn)	111	011				
([bd,PC,Xn],od)	111	011				
([bd,PC],Xn,od)	111	011				

PFLUSH

Flush Entry in the ATC(Privileged Instruction) •

ATC内のエントリのフラッシュ(特権命令)

操作: スーパバイザ状態ではデスティネーション・アドレスに対する ATC エントリを無効にする。

ユーザ状態では TRAP

アセンブラ・シンタックス: PFLUSHA

PFLUSH < fc >, # < mask >

PFLUSH < fc >, # < mask >, < ea >

属性: サイズなし

説明: ATCエントリを無効にします。この命令には3つのフォームがあります。PFLUSHA命令はすべて

のエントリを無効にします。命令がファンクション・コード < fc > とマスク < mask > を指定すると、その命令は選択された1つまたは複数のファンクション・コードに対応するすべてのエントリを無効にします。命令が実効アドレス < ea > も指定するときには、命令は選択された各ファンクション・コードにある実効アドレス・エントリに対応するページ・ディスクリプタも無効にします。 < mask > オペランドには3 ビットのファンクション・コードに対応する3 ビットがあります。マスクの各ビットが1 にセットされているときは、 < fc > オペランドの対応するビットが操作に適用されることを示します。マスクで0 になっている各ビットは、 < fc > およびファンクション・コードのビットを無視することを示します。たとえば、マスク・オペランド100 では、命令を < fc > オペ

ランドの最上位ビットだけと考えることができます。 < fc > オペランドが001 の場合は、ファンク

ション・コード 000、001、010 および 011 が選択されます。

< fc >オペランドは次のいずれかの方法で指定されます。

- 1. イミディエイト―ーコマンド・ワードの3ビット
- 2. データ・レジスタ――命令で指定されるデータ・レジスタの最下位3ビット
- 3. ソース・ファンクション・コード・レジスタ
- 4. デスティネーション・ファンクション・コード・レジスタ

MMUの情報については、「第9章 メモリ管理ユニット」を参照してください。

コンディション・コード: 影響を受けない。

MMUSR: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効	アドレン	ス レジス:	þ
0	0	1		モード		0	0		マスク				FC		

命令フィールド:

実効アドレス・フィールド――制御可変アドレスを指定。このアドレスのATCエントリは無効になる。有効なアドレッシング・モードは次のとおり。

7ドレッシング・モード	モード	レジスタ
Dn	-	_
An	-	_
(An)	010	reg. number : An
(An)+	-	_
- (An)	_	-
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ		
(xxx).W	111	000		
(xxx).L	111	001		
# 〈data〉	_	_		
(d ₁₆ ,PC)	-	_		
(d ₈ ,PC,Xn)	_	_		
(bd,PC,Xn)	-	_		
([bd,PC,Xn],od)	_	-		
([bd,PC],Xn,od)	_	-		

注:アドレス・フィールドはメモリ管理ユニット(MMU)に、PFLUSHオペランドが存在する位置を記述する実効アドレスではなく、ATCからフラッシュする実効アドレスを与えなければなりません。たとえば、システム・スタックの先頭に一時的に格納される論理アドレスに対応するATCエントリをフラッシュするには、'PFLUSH [(SP)]'を使用します。これは、'PFLUSH (SP)'がシステム・スタックにマッピングされるATCエントリを無効にするためです(すなわち、MMUに渡される実効アドレスはシステム・スタックの実効アドレスであって、スタックの先頭に位置するオペランドで形成される実効アドレスではありません)。

モード・フィールド――フラッシュ操作のタイプを示す。

001-すべてのエントリをフラッシュする。

100-ファンクション・コードによってのみフラッシュする。

110-ファンクション・コードと実効アドレスによってフラッシュする。

マスク・フィールド——ファンクション・コードを選択するマスク。マスクの1は適用されるビットに対応する。0は無視するビットである。モードが001のときには、マスクは000でなければならない。

FCフィールド——フラッシュするエントリのファンクション・コード。モードが001のときには、FC は00000 でなければならない。

10XXX-ファンクション・コードはビット XXX として指定される。

01DDD - ファンクション・コードはデータ・レジスタ DDD のビット2:0として指定される。

00000 - ファンクション・コードはSFC レジスタとして指定される。

00001 -ファンクション・コードはDFC レジスタとして指定される。

PLOAD

Load an Entry into the ATC(Privileged Instruction) •

ATCへのエントリのロード(特権命令)

操作:

スーパバイザ状態ではエントリ→ATC

ユーザ状態ではTRAP

アセンブラ・シンタックス: PLOADR < function code >, < ea >

PLOADDW < function code >, < ea >

属性:

サイズなし

説明:

ATCで指定された実効アドレスをサーチします。また、指定された実効アドレスに対応するディスクリプタの変換テーブルもサーチします。新しいエントリは、MC68030がそのアドレスへのアクセスを試みたかのように生成されます。サーチの一部として、使用されているビットおよび変更されたビットを適宜セットします。この命令は、変換制御(TC)レジスタのEビットの値または $\overline{\text{MMUDIS}}$ 信号の状態に関係なく実行されます。詳細については、「9. 5. 2 一般的なテーブル・サーチ」を参照してください。

< function code > オペランドは次のいずれかの方法で指定されます。

- 1. イミディエイト―ーコマンド・ワードの3ビット
- 2. データ・レジスタ――命令で指定されるデータ・レジスタの最下位3ビット
- 3. ソース・ファンクション・コード・レジスタ
- 4. デスティネーション・ファンクション・コード・レジスタ

PLOADRにより変換テーブルのUビットは、リード・アクセスの場合と同様にセットされます。 PLOADW を実行すると、ライト・アクセスの場合と同様にセットされます。

MMUの情報については、「第9章 メモリ管理ユニット」を参照してください。

コンディション・コード: 影響を受けない。

MMUSR:

影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効ア	ドレス	ノジスク	7
0	0	1	0	0	0	R/W	0	0	0	0			FC		

命令フィールド:

実効アドレス・フィールド――変換する論理アドレスを指定する。次に示すとおり、制御可変アドレッシング・モードのみ可。

10 1 20 4
ド レジスタ
_
_
0 reg. number : An
-
-
1 reg. number : An
0 reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)	_	_
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	-	_

<ea>フィールドは、変換するアドレス・ロケーションの実効アドレスではなく、変換する実効アドレスを指定する。たとえば、システム・スタックに格納されている論理アドレスに対応するATCエントリをロードするための正しい命令はPLOAD([SP])である。PLOAD(SP)はシステム・スタック・ロケーションの内容に対するATCエントリではなく、システム・スタック・ロケーションに対するATCエントリをロードする。

R/Wフィールド――テーブル・サーチに使用するアクセスのタイプを指定する。

0-ライト

1-リード

FC フィールド――ロードするエントリに対応するファンクション・コード。

10XXX-ファンクション・コードはビットXXXとして指定される。

01DDD - ファンクション・コードはデータ・レジスタ DDD のビット2:0として指定される。

00000 - ファンクション・コードはSFC レジスタとして指定される。

00001 -ファンクション・コードはDFC レジスタとして指定される。

PMOVE

Move to/from MMU Registers(Privileged Instruction) •

MMU レジスタ転送(特権命令)

操作: スーパバイザ状態では (ソース) → MRn または MRn → (デスティネーション)

アセンブラ・シンタックス: PMOVE MRn, < ea>

PMOVE < ea >, MRn PMOVEFD < ea >, MRn

属性: サイズ=(ワード、ロング・ワード、クワッド・ワード)

説明: ソース実効アドレスの内容を指定されたMMUレジスタに、またはMMUレジスタの内容をデステ

ィネーション実効アドレスに転送します。

この命令はCPUルート・ポインタ(CRP)およびスーパバイザ・ルート・ポインタ(SRP)に対してはクワッド・ワード(8バイト)操作を行ないます。変換制御レジスタ(TC)および透過変換レジスタ(TT0およびTT1)に対してはロング・ワード操作です。また、MMUステータス・レジスタ(MMUSR)に対してはワード操作になります。

この命令のPMOVEFD(フラッシュがディセーブルになったPMOVE)フォームは、FDビットをセットして、SRP、CRP、TT0、TT1またはTCレジスタ(ただし、MMUSRを除く)に新しい値がロードされたときに、ATCのフラッシングをディセーブルにします。

次のレジスタに書込みを行なっても同様な二次的効果があります。

CPUルート・ポインタ

FDビットがゼロのときに、ATCをフラッシュします。ルート・ポインタ・ディスクリプタに対してオペランド値が無効の場合、命令はオペランドをCRPに転送した後、MMUコンフィギュレーション・エラー例外を発生します。

スーパバイザ・ルート・ポインタ

FDビットがゼロのときに、ATCをフラッシュします。オペランドの値がルート・ポインタ・ディスクリプタとして無効の場合、命令はオペランドをSRPに転送した後、MMUコンフィギュレーション・エラー例外を発生します。

変換制御

FDビットがゼロのときに、ATCをフラッシュします。Eビットの値が1の場合には、PSとTIx フィールドについて一貫性チェックが実行されます。チェックが不合格の場合、命令はオペランドをTCに転送したあと、MMUコンフィギュレーション例外を発生します。チェックに合格したときは、TC レジスタにはEをセットしたオペランドがロードされます。

透過変換

FDビットがゼロのときに、ATCをフラッシュします。書き込まれたEビットに従って、透過変換レジスタをイネーブルまたはディセーブルします。Eビットが1にセットされている場合は、透過変換レジスタがイネーブルされます。Eビットが0の場合は、レジスタがディセーブルされます。MMUの情報については、「第9章 メモリ管理ユニット」を参照してください。

コンディション・コード: 影響を受けない。

MMUSR: 影響を受けない(MMUSRがデスティネーション・オペランドとして指定されていない場合)。

命令フォーマット(SRP、CRP、およびTC レジスタ):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効ア	ドレス	レジスタ	7
0	1	0		P REG		R/W	FD	0	0	0	0	0	0	0	0

命令フィールド(SRP、CRP、およびTC レジスタ):

実効アドレス・フィールド――転送のメモリ・ロケーションを指定する。制御可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	_	_
An	_	_
(An)	010	reg. number : An
(An)+	-	_
- (An)	-	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
-	_
-	-
-	-
-	-
-	-
-	_
	111

P Regフィールド——MMU レジスタを指定。

000 - TC

010 - SRP

011 - CRP

R/W フィールド——転送の方向を指定。

0-メモリから MMU レジスタ

1-MMU レジスタからメモリ

FDフィールド――MMU レジスタへの書込み時における ATC のフラッシングをディセーブル。

0-ATCがフラッシュされる。

1-ATCがフラッシュされない。

命令フォーマット(MMUSR):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効ア	ドレス	レジス	タ
0	1	1	0	0	0	R/W	0	0	0	0	0	0	0	0	0

命令フィールド(MMUSR):

実効アドレス・フィールド――転送のメモリ・ロケーションを指定。SRP レジスタで示す制御可変アドレッシング・モードを適用。

R/Wフィールド——転送の方向を指定。

0-メモリから MMU ステータス・レジスタ

1-MMUステータス・レジスタからメモリ

注: MC68851のアセンブラのシンタックスはMMUのステータス・レジスタに対し、記号PSRを使用しています。

命令フォーマット(TT レジスタに対応):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効ア	ドレス	レジスタ	7
0	0	0		P REG		R/W	FD	0	0	0	0	0	0	0	0

命令フィールド(TT レジスタに対応):

実効アドレス・フィールド――転送のメモリ・ロケーションを指定。SRP レジスタで示す制御可変アドレッシング・モードを適用。

P Regフィールド——TT レジスタを指定。

010 - 透過変換レジスタ0

011 - 透過変換レジスタ1

R/Wフィールド——転送の方向を指定。

0-メモリから MMU ステータス・レジスタ

1-MMUステータス・レジスタからメモリ

FDフィールド——ATCのフラッシングをディセーブル。

0-ATCがフラッシュされる。

1-ATCがフラッシュされない。

PTEST

Test a Logical Address(Privileged Instruction) •

論理アドレスのテスト(特権命令)

操作: スーパバイザ状態では論理アドレス・ステータス→MMUSR

ユーザ状態ではTRAP

アセンブラ・シンタックス: PTESTR < function code >, < ea >, # < level >

PTESTR < function code >, < ea >, # < level >, An
PTESTW < function code >, < ea >, # < level >
PTESTW < function code >, < ea >, # < level >, An

属性: サイズなし

説明:

この命令は指定されたレベルのATCまたは変換テーブルで、<ea>フィールドに対応する変換ディスクリプタをサーチし、ディスクリプタのステータスに従ってMMUステータス・レジスタ (MMUSR) のビットをセットします。オプションとして、PTEST はサーチ中に最後にアクセスされたテーブル・エントリの物理アドレスを格納します。PTEST 命令は、ATCまたは変換テーブルをサーチしてステータス情報を取得しますが、変換テーブルおよびATCの"使用"、"変更"ビットは変更しません。レベル・オペランドがゼロのときは、リードまたはライト・アクセスのいずれかの透過変換によって、PTESTRおよびPTESTWの操作が異なる結果を返すことになります。

< function code > オペランドは次のいずれかの方法で指定します。

- 1. イミディエイト――コマンド・ワードの3ビット
- 2. データ・レジスタ――命令で指定されるデータ・レジスタの最下位3ビット
- 3. ソース・ファンクション・コード・レジスタ
- 4. デスティネーション・ファンクション・コード・レジスタ

実効アドレスはテストを行なうアドレスです。 < level > オペランドはサーチのレベルを指定します。レベル0はATCだけをサーチすることを指定します。値1~7は変換テーブルだけをサーチすることを指定します。サーチは指定されたレベルで終了します。レベル0テストはゼロ以外のレベル番号でのテストと同じMMUSR値を返しません。

命令の実行は要求されたレベルまで、あるいは次の条件の1つが検出されるまで続きます。

- ●無効ディスクリプタ
- ●限界違反
- ●バス・エラーのアサート(物理バス・エラー)

命令は連続したテーブル・エントリをアクセスするときはステータスを蓄積します。

命令がアドレス・レジスタ・オペランドでATCサーチを指定すると、MC68030はFライン未実装命令例外の処理を行ないます。

アドレス・レジスタ・パラメータが変換テーブル・サーチに指定されている場合は、正常にフェッチを行なった最後のディスクリプタの物理アドレスがアドレス・レジスタにロードされます。ディスクリプタは、ディスクリプタのすべてのポインタをMC68030が、バス・サイクルの異常バス・ターミネーションを起こさないで読み出すことができる場合にかぎり、"正常に"フェッチされます。使用されたルート・ポインタのDTフィールドが"ページ・ディスクリプタ"を示す場合は、アドレス\$0が返されます。ロング・ディスクリプタに対しては、最初のロング・ワードのアドレスが返されます。ディスクリプタのサイズ(ショートまたはロング)は返されず、変換テーブルの情報から確定しなければなりません。

MMUの情報については、「第9章 メモリ管理ユニット」を参照してください。

コンディション・コード: 影響を受けない。

MMUSR:

В	L	S		W	- 1	M			Т				N
*	*	*	0	*	*	*	0	0	0	0	0	0	*

MMUステータス・レジスタはサーチの結果を保持している。ATCサーチに対するMMUSRの各フィールドの値は次のとおり。

MMUSR ビット	PTEST, レベルO	PTEST, レベル1~7
バス・エラー (B)	このビットは指定された論理アドレスに 対応する ATC エントリで、バス・エ ラー・ビットがセットされている場合に セットされる。	このビットはPTEST命令のテーブル・サーチ中にバス・エ ラーが発生した場合にセットされる。
リミット (L)	このビットはクリアされる。	このビットはテーブル・サーチ中にインデックスがリミッ トを超えた場合にセットされる。
スーパバイザ違反(S)	このビットはクリアされる。	このビットは、サーチ中に出会ったロング(S)フォーマット・テーブル・ディスクリプタまたはロング・フォーマット・ページ・ディスクリプタのS ビットがセットされており、かつ PTEST 命令で指定されたファンクション・コードの FC2 ビットが1 と等しくない場合にセットされる。I ビットがセットされている場合、S ビットは未定義。
ライト・プロテクト(W)	このビットはATCエントリのWPビットがセットされている場合にセットされる。Iビットがセットされている場合は未定義。	このビットはテーブル・サーチ中に出会ったディスクリプ タまたはページ・ディスクリプタのWPビットがセットさ れている場合にセットされる。Iビットがセットされてい る場合、Wビットは未定義。
無効(I)	このビットは無効な変換を示す。Iビットは、指定された論理アドレスに対する 変換がATCにない場合、または対応す るATCエントリのBビットがセットされている場合にセットされる。	このビットは無効な変換を示す。I ビットはサーチ中に出会ったテーブルまたはページ・ディスクリプタのDT フィールドが無効になっている場合、またはテーブル・サーチ中に MMUSR のBまたはL ビットがセットされている場合にセットされる。
修正 (M)	このビットは指定されたアドレスに対応 するATCエントリの修正ビットがセッ トされている場合にセットされる。Iビ ットがセットされている場合は未定義。	このビットは指定されたアドレスのページ・ディスクリブ タの修正ビットがセットされている場合にセットされる。 Iビットがセットされている場合は未定義。
透過(T)	このビットは透過変換レジスタ (TT0またはTT1) のいずれか (または両方) で一致があった場合にセットされる。I ビットがセットされている場合は未定義。	このビットはゼロにセットされる。
レベル数 (N)	この3ビット・フィールドはゼロにクリ アされる。	この3ビット・フィールドにはサーチ中にアクセスされる 実際のテーブル番号が入っている。

命令フォーマット:

15	14	13	12	11	10 _	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効ア	ドレス	ノジスタ	7
1	0	0		レベル		R/W	Α		REG				FC		

命令フィールド:

実効アドレス・フィールド――テストする論理アドレスを指定。次に示すように、可変制御アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	_	_
An	-	
(An)	010	reg. number : An
(An)+	-	_
- (An)	_	_
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	-
(d ₁₆ ,PC)	-	-
(d ₈ ,PC,Xn)	_	-
(bd,PC,Xn)	-	_
([bd,PC,Xn],od)	_	-
([bd,PC],Xn,od)	_	-

レベル・フィールド――テーブルでサーチする最も大きい番号を指定。このフィールドが0のときは、AフィールドおよびRegフィールドも0でなければならない。レベル・フィールドが0でAフィールドが0でないとき、この命令はFライン例外を発生する。

R/Wフィールド――リードまたはライト・バス・サイクル(MC68030 MMUでは相違はない)のシミュレーションを指定。

0-ライト

1-リード

Aフィールド――アドレッシング・レジスタ・オプションを指定する。

0-アドレス・レジスタなし

1 - Regフィールドで指定されたアドレス・レジスタで最後にサーチされたディスクリプタのアドレスを返す。

Regフィールド――命令のアドレス・レジスタを指定する。Aフィールドが0のとき、このフィールドも0でなければならない。

FCフィールド――テストするアドレスのファンクション・コード。

10XXX-ファンクション・コードはビット XXX で指定。

01DDD - ファンクション・コードはデータ・レジスタ DDD のビット2:0で指定。

00000 -ファンクション・コードはSFC レジスタで指定。

00001 -ファンクション・コードはDFC レジスタで指定。

RESET

Reset External Devices(Privileged Instruction) •

外部デバイスのリセット(特権命令)

操作: スーパバイザ状態では RESET ラインをアサート

ユーザ状態では TRAP

アセンブラ・シンタックス: RESET

属性: サイズなし

説明: 512クロックの間、リセット・ラインをアサートし、すべての外部デバイスをリセットします。プロ

セッサ状態はプログラム・カウンタを除いて影響を受けることはなく、プログラムの実行は次の命

令から続行されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

													3				
1	0	1	0	0	1	1	1	0	0	1	1	1	0	0	0	0	

ROL/ROR

Rotate (Without Extend) ・ 拡張なしローテイト

操作: デスティネーション Rotated by <カウント>→デスティネーション

アセンブラ・シンタックス: ROd Dx, Dy

ROd # < data >, Dy

ROd < ea >

ここでdは方向で、L(左)またはR(右)

属性:


サイズ=(バイト、ワード、ロング・ワード)

説明: デスティネーション・オペランドのビットを指定方向(右または左)にローテイトします。ローテイト に拡張ビットは含まれません。レジスタのローテイト・カウントは次の2とおりの方法で指定されます。


- 1. イミディエイト――ローテイト・カウント(1-8)を命令の中で指定します。
- 2. レジスタ――ローテイト・カウント(モジュロ64)は命令で指定するデータ・レジスタにあります。

レジスタ・デスティネーションの操作サイズは、バイト、ワード、ロング・ワードが指定できます。 ただし、メモリ内容 < ea > は、1 ビットしかローテイトできず、オペランド・サイズもワードに限定されます。

ROL命令は、オペランドのビットを左にローテイトします。ローテイト・カウントでローテイトする位置数が決まります。最上位から送り出されたビットはキャリ・ビットと最下位ビットの両方に入ります。



ROR命令は、オペランドのビットを右にローテイトします。ローテイト・カウントでローテイトする位置数が決まります。最上位から送り出されたビットはキャリ・ビットと最下位ビットの両方に入ります。



コンディション・コード:

X	N	Z	V	С
_	*	*	0	*

- X-影響を受けない。
- N-結果の最上位ビットがセットされればセット、それ以外のときはクリア。
- Z-結果が0であればセット、それ以外のときはクリア。
- V-常にクリア。
- C-オペランドから最後に送り出されたビットに従ってセット、ローテイト・カウントが0のときはクリア。

命令フォーマット(レジスタ・ローテイト):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	カウン	レト/レ	ジスタ	dr	サイ	イズ	i/r	1	1		レジスタ	

命令フィールド(レジスタ・ローテイト):

カウント/レジスタ・フィールド

i/r=0 ローテイト・カウントはこのフィールドにある。1-7の値は1-7、0は8を表わす。

i/r = 1 このフィールドはローテイト・カウント(モジェロ64)をもつデータ・レジスタを指定する。

dr フィールド――ローテイトの方向を指定。

- 0-右ローテイト
- 1-左ローテイト
- サイズ・フィールド――操作サイズを指定。
- 00 バイト操作
- 01-ワード操作
 - 10-ロング・ワード操作

i/rフィールド——ローテイト・カウントのロケーションを指定。

i/r=0 ローテイト・カウントをイミディエイト・データで指定。

i/r = 1 ローテイト・カウントをレジスタで指定。

レジスタ・フィールド――ローテイトするデータ・レジスタを指定。

命令フォーマット(メモリ・ローテイト):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	1	1	dr	1	. 1		モード	実効ア	ドレス	レジスク	Þ

命令フィールド(メモリ・ローテイト):

dr フィールド――ローテイト方向を指定。

0-右ローテイト

1-左ローテイト

実効アドレス・フィールド――ローテイトするオペランドを指定。次に示すとおり、メモリ可変アドレッシング・モードのみ可。

フ ドレッシング・モード	モード	レジスタ
Dn	-	_
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
-	_
_	_
_	_
-	_
_	_
-	_
	111

ROXL/ROXR

Rotate (with Extend) ・ 拡張付きローテイト

操作:

デスティネーション Rotated with X by <カウント>→デスティネーション

アセンブラ・シンタックス: ROXd Dx, Dy

ROXd # < data >, Dy

ROXd < ea >

ここでdは方向で、L(左)またはR(右)

属性:

サイズ=(バイト、ワード、ロング・ワード)


説明:

オペランドのビットを指定方向(右または左)にローテイトします。ローテイトに拡張ビットが含まれます。レジスタのローテイト・カウントは次の2とおりの方法で指定されます。


- 1. イミディエイト――ローテイト・カウント(1~8)は命令の中で指定します。
- 2. レジスタ――ローテイト・カウント(モジュロ64)は命令で指定するデータ・レジスタにあります。

レジスタ・デスティネーションに対する操作サイズは、バイト、ワード、ロング・ワードが指定できます。ただし、メモリ内容 < ea > の場合は1 ビットしかローテイトできず、オペランド・サイズもワードに限定されます。

ROXL命令は、オペランドのビットを左にローテイトします。ローテイト・カウントでローテイト する位置数が決まります。最上位ビットから送り出されたビットはキャリ・ビットと拡張ビットの 両方に入り、拡張ビットの以前の値が最下位ビットに送り出されます。



ROXR 命令は、オペランドのビットを右にローテイトします。ローテイト・カウントでローテイト する位置数が決まります。最下位ビットから送り出されたビットはキャリ・ビットと拡張ビットの 両方に入り、拡張ビットの以前の値が最上位ビットに送り出されます。



コンディション・コード:

	Χ	N	Z	٧	С
ĺ	*	*	*	0	*

- X-オペランドから最後に送り出されたビットに従ってセット、ローテイト・カウントが0のときは 影響を受けない。
- N-結果の最上位ビットがセットされればセット、それ以外のときはクリア。
- Z-結果が0であればセット、それ以外のときはクリア。
- V-常にクリア。
- C オペランドから最後に送り出されたビットに従ってセット、ローテイト・カウントが0のときは 拡張ビットの値をセット。

命令フォーマット(レジスタ・ローテイト):

15 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1 1	1	0	カウン	ノト/レ	ジスタ	dr	サイ	イズ	i/r	1	0		レジスタ	Þ

命令フィールド(レジスタ・ローテイト):

カウント/レジスタ・フィールド

- i/r=0 ローテイト・カウントはこのフィールドに含まれる。1-7の値は1-7を、0は8を表わす。
- i/r = 1 ローテイト・カウント(モジェロ64)は、このフィールドで指定するデータ・レジスタに * ある。
- dr フィールド——ローテイトの方向を指定。
 - 0-右ローテイト
 - 1-左ローテイト
- サイズ・フィールド――操作サイズを指定。
 - 00 バイト操作
 - 01-ワード操作
 - 10-ロング・ワード操作
- i/rフィールド——ローテイト・カウントのロケーションを指定。
 - i/r=0 イミディエイト・ローテイト・カウント
 - i/r=1 レジスタ・ローテイト・カウント
- レジスタ・フィールド――ローテイトするデータ・レジスタを指定。

命令フォーマット(メモリ・ローテイト):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	1	0	dr	1	1		モード	実効ア	ドレス	レジスタ	

命令フィールド(メモリ・ローテイト):

dr フィールド――ローテイト方向を指定。

0-右ローテイト

1-左ローテイト

実効アドレス・フィールド――ローテイトするオペランドを指定。次に示すとおり、メモリ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	_	_
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
-(An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
-	_
_	_
_	_
_	-
_	_
-	-
	111

RTD

Return and Deallocate • リターンおよび、パラメータの割当て解除

操作: $(SP) \rightarrow PC ; SP + 4 + d \rightarrow SP$

アセンブラ・シンタックス: RTD # < displacement >

属性: サイズなし

説明: プログラム・カウンタをスタックからプルし、それに符号拡張された16ビット・ディスプレースメ

ント値を付加します。以前のプログラム・カウンタの値は失われます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	0
	ディスプレースメント(16 ビット)														

命令フィールド:

ディスプレースメント・フィールド――符号拡張してスタック・ポインタに加えられる2の補数の整数を指定。

RTE

Return from Exception (Privileged Instruction) •

例外処理からのリターン(特権命令)

操作:

スーパバイザ状態では(SP) \rightarrow SR; SP + 2 \rightarrow SP; (SP) \rightarrow PC; SP + 4 \rightarrow SP;

状態をリストアし、(SP)に従ってスタックの割当てを解除する。

ユーザ状態では TRAP

アセンブラ・シンタックス: RTE

属性:

サイズなし

説明:

スタックの先頭にある例外スタック・フレームにあるプロセッサ状態情報をロードします。この命

令はフォーマット/オフセット・ワードの中のスタック・フォーマット・フィールドを調べ、どれだ

けの情報をリストアしなければならないかを決定する。

コンディション・コード: スタックからのステータス・レジスタ中のコンディション・コードの内容に従ってセットされる。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	0	0	1	1

フォーマット/オフセット・ワード(スタック・フレーム内):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	フォー	マット		0	0				ベク	フタ・オ	フセッ	٢			

フォーマット/オフセット・ワードのフォーマット・フィールド:

スタック・フレーム・サイズ(フォーマット/オフセット・ワードを含む)を示すフォーマット・コードを保持する。

- 0000 ショート・フォーマットで、4ワードを取り除く。スタック・フレームからステータス・レ ジスタとプログラム・カウンタをロードする。
- 0001-スローアウェイ(throwaway)フォーマットで、4ワードを取り除く。スタック・フレーム からステータス・レジスタをロードし、アクティブ・システム・スタックに切り換える。ア クティブ・システム・スタックを使用して命令の実行を続行する。
- 0010 命令エラー・フォーマットで、スタックから6ワードを取り除く。スタック・フレームからステータス・レジスタとプログラム・カウンタをロードし、他のワードは捨てる。
- 1000 MC68010 用ロング・フォーマット。MC68030 はこのコードの場合は、フォーマット・エラー例外処理を行なう。
- 1001 コプロセッサ "命令実行途中の例外" 用フォーマットで、10ワードを取り除く。コプロセッサ命令の実行を再開する。

1010-MC68030 用ショート・フォーマットで、16 ワードを取り除き命令の実行を再開する。 1011-MC68030 用ロング・フォーマットで、46 ワードを取り除き命令の実行を再開する。 上記以外のコードの場合、プロセッサはフォーマット・エラー例外処理を実行する。

RTR

Return and Restore Condition Codes .

リターンおよびコンディション・コードのリストア

操作: $(SP) \rightarrow CCR ; SP + 2 \rightarrow SP;$

 $(SP) \rightarrow PC ; SP + 4 \rightarrow SP$

アセンブラ・シンタックス: RTR

属性: サイズなし

説明: スタックからコンディション・コードとプログラム・カウンタをプルします。以前のコンディショ

ン・コードおよびプログラム・カウンタ値は失われます。ステータス・レジスタのスーパバイザ部

分は影響を受けません。

コンディション・コード: スタックからのコンディション・コードをセット。

命令フォーマット:

	14															
0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	1	ĺ

RTS

Return from Subroutine・サブルーチンからのリターン

操作: (SP) → PC; SP + 4 → SP

アセンブラ・シンタックス: RTS

属性: サイズなし

説明: スタックからプログラム・カウンタ値をプルします。以前のプログラム・カウンタ値は失われます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15					10	-	-		•	_	•	•	-		0
0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	1

SBCD

Subtract Decimal with Extend · 拡張付き 10 進減算

操作: デスティネーション₁₀-ソース₁₀-X→デスティネーション

アセンブラ・シンタックス: SBCD Dx, Dy

SBCD - (Ax), - (Ay)

属性:

サイズ=(バイト)

説明:

デスティネーション・オペランドからソース・オペランドを拡張ビットとともに減算し、結果をデスティネーション・ロケーションに格納します。減算は、2進化10進算術演算を用いて行なわれます。オペランドはパックBCD数値です。この命令には、次の2種類のモードがあります。

- 1. データ・レジスタとデータ・レジスタ: オペランドは命令で指定するデータ・レジスタにあります。
- 2. メモリとメモリ:オペランドは命令で指定するアドレス・レジスタを用いたプリデクリメント・アドレッシング・モードで指定します。

この操作はバイト操作に限定されます。

コンディション・コード:

X	N	Z	٧	С
*	U	*	U	*

Xーキャリ・ビットと同じ。

N-不定

2-結果が0でなければクリア、それ以外のときは変化しない。

V-不定

C-ボロー(10進)が発生したらセット、それ以外のときはクリア。

注:通常コンディション・コードのZビットは演算を実行する前にプログラムでセットされます。このビットにより、多倍精度演算を終了したときに、演算結果がゼロであるかどうかテストすることができます。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	V	レジスタ Ry		1	0	0	0	0	R/M	レシ	スタF	8x

命令フィールド:

レジスタ Dy / Ay フィールド——デスティネーションのレジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。 R/Mフィールド——オペランドのアドレッシング・モードを指定。

0-操作はデータ・レジスタとデータ・レジスタ

1-操作はメモリとメモリ

レジスタ Dx/Axフィールド——ソース・レジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。

Scc

Set According to Condition · 条件によるセット

操作: If 条件が真

then 1s→デスティネーション

else Os→デスティネーション

アセンブラ・シンタックス: Scc < ea>

属性: サイズ=(バイト)

説明: 指定したコンディション・コードをテストして、条件が真なら実効アドレスで指定されるバイトを

真(すべて1)にセットし、そうでなければ偽(すべて0)にセットします。コンディション・コードcc

は、次の条件の1つを指定します。

CC キャリ・クリア O100 \overline{C} LS ローか同じ O011 C+Z

CS キャリ・セット 0101 C LT より小さい 1101 $N \cdot \overline{V} + \overline{N} \cdot V$

EQ 等しい 0111 Z MI マイナス 1011 N F 真でない 0001 0 NE 等しくない 0110 \overline{Z}

GE 大きいか等しい 1100 N・V+ $\overline{\text{N}} \cdot \overline{\text{V}}$ PL プラス 1010 $\overline{\text{N}}$ 1

GT より大きい 1110 N・V・ \overline{z} + \overline{N} ・ \overline{V} ・ \overline{Z} T 常に真 0000 \overline{V} HI ハイ 0010 \overline{C} ・ \overline{Z} VC t-t-t17 1000 \overline{V}

LE 小さいか等しい 1111 Z+N・V+N・V VS オーパフロー・セット 1001

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		コンディ	ノション	,	1	1		モード	実効ア	ドレス	レジス:	9

命令フィールド:

コンディション・フィールド――上記の条件の1つに対する2進コードを指定。

実効アドレス・フィールド――真/偽バイトを格納するロケーションを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
-(An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# (data)		_
(d ₁₆ ,PC)	_	-
(d ₈ ,PC,Xn)	_	-
(bd,PC,Xn)	_	_
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	-	_

注:Scc 命令に続いて同じ実効アドレスをもつ NEG.B 命令を使用して、Scc の結果をTRUE または FALSE からそれと等価の算術値(TRUE = 1、FALSE = 0)に変更することができます。

STOP

Load Status Register and Stop (Privileged instruction) •

ステータス・レジスタへのロード、およびストップ(特権命令)

操作:

スーパバイザ状態ではイミディエイト・データ→SR;STOP

ユーザ状態では TRAP

アセンブラ・シンタックス: STOP # < data >

属性:

サイズなし

説明:

イミディエイト・オペランドをステータス・レジスタ(ユーザおよびスーパバイザの両部分)に転送し、プログラム・カウンタが次の命令を指すようにインクリメントして、命令のフェッチと実行を停止します。トレース、割込みまたはリセット例外が発生すると、プロセッサは命令の実行を再開します。STOP命令の実行開始時点で命令トレースがイネーブル状態(T0 = 1、T1 = 0)になっていた場合は、トレース例外が発生します。新しいステータス・レジスタ値によって設定された割込みレベルよりも優先度の高い割込み要求がアサートされると、割込み例外が発生します。それ以外の場合、割込み要求は無視されます。外部リセットがあると常にリセット例外処理が開始されます。

コンディション・コード: イミディエイト・オペランドに従ってセット。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	0	0	1	0
	0 1 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 0														

命令フィールド:

イミディエイト・フィールド――ステータス・レジスタにロードするデータを指定。

SUB

Subtract · 減算

操作 •

デスティネーションーソース→デスティネーション

アセンブラ・シンタックス: SUB < ea >, Dn

SUB Dn. < ea >


属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

デスティネーション・オペランドからソース・オペランドを減算し、結果をデスティネーションに 格納します。操作サイズは、バイト、ワード、ロング・ワードが指定できます。命令のモードで、ど のオペランドがソースおよびデスティネーションになるかということとそのサイズを指定します。

コンディション・コード:



Xーキャリ・ビットと同じ。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

Cーボローが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	1	バラスタ			n #-	ĸ			実効ア	ドレス		
'	U	U	'					, p c			モード			レジスタ	

命令フィールド:

レジスタ・フィールド――8つのデータ・レジスタのいずれかを指定。

Opモード・フィールド:

バイト ワード ロング・ワード 操 作 000 001 010 $(< Dn >) - (< ea >) <math>\rightarrow < Dn >$ 100 101 110 $(< ea >) - (< Dn >) <math>\rightarrow < ea >$

実効アドレス・フィールド――アドレッシング・モードを指定。指定されたロケーションがソース・オペランドの場合は次に示すとおり、すべてのアドレッシング・モードが可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An*	001	reg. number : An
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

^{*}操作サイズがバイトの場合は、アドレス・レジス タ直接は不可。

指定されたロケーションがデスティネーション・オペランドの場合は、次に示すとおり可変メモリ・アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ		
Dn	_	-		
An	_	_		
(An)	010	reg. number : An		
(An) +	011	reg. number : An		
- (An)	100	reg. number : An		
(d ₁₆ ,An)	101	reg. number : An		
(d ₈ ,An,Xn)	110	reg. number : An		
(bd,An,Xn)	110	reg. number : An		
([bd,An,Xn],od)	110	reg. number : An		
([bd,An],Xn,od)	110	reg. number : An		

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	-
(d ₁₆ ,PC)	-	-
(d ₈ ,PC,Xn)	-	_
(bd,PC,Xn)	-	_
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	-	_

- 注:1. デスティネーションがデータ・レジスタの場合は、デスティネーション
 < ea > アドレスではなく、デスティネーション < Dn アドレスを使用します。
 - 2. ほとんどのアセンブラは、デスティネーションがアドレス・レジスタのときはSUBAを使用し、ソースがイミディエイト・データのときには、SUBIまたはSUBQを使用します。

SUBA

Subtract Address • アドレス減算

操作: デスティネーション-ソース→デスティネーション

説明: デスティネーション・アドレス・レジスタからソース・オペランドを減算し、結果をアドレス・レ

ジスタに格納します。操作サイズはワードまたはロング・ワードが指定できます。ワード・サイズ・

ソース・オペランドは、操作実行前に32ビットに符号拡張されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1		ノジスタ		C)p モー	۴		モード	実効ア	ドレス	レジスタ	Þ

命令フィールド:

レジスタ・フィールド——8つのアドレス・レジスタのいずれかを指定。このフィールドは常にデスティネーションとなる。

Opモード・フィールド——操作サイズを指定。

011-ワード操作、ソース・オペランドがロング・ワードに符号が拡張され、アドレス・レジスタ の全32 ビットを用いて演算を実行。

111 - ロング・ワード操作

実効アドレス・フィールド――ソース・オペランドを指定。次に示すとおり、すべてのアドレッシング・モードが可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	001	reg. number : An
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
111	100
111	010
111	011
111	011
111	011
111	011
	111 111 111 111 111 111 111

SUBI

Subtract Immediate SUBI・イミディエイト減算

操作: デスティネーション-イミディエイト・データ→デスティネーション

アセンブラ・シンタックス: SUBI # < data >, < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明:

デスティネーション・オペランドからイミディエイト・データを減算し、結果をデスティネーショ

ンに格納します。操作サイズは、バイト、ワード、ロング・ワードが指定できます。イミディエイ

ト・データのサイズは操作サイズと同じです。

コンディション・コード:

_ X	N	Z	V	С
*	*	*	*	*

X-キャリ・ビットの値をセット。

N-結果が負であればセット、それ以外のときはクリア。

2 −結果が0であればセット、それ以外のときはクリア。

V‐オーバフローが発生すればセット、それ以外のときはクリア。

C-ボローが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	0	0	サー	イズ		モード	実効ア		レジス:	ġ
	ワード・データ(16ビット) バイト・データ(8ビット)														
						ング・	データ	(32 ビ	ット)						

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00 -バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

アドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An) +	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	-	-
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	-	-
([bd,PC,Xn],od)	-	-
([bd,PC],Xn,od)	_	_

イミディエイト・フィールド―― (命令直後のデータ)

サイズ=00 データはイミディエイト・ワードの下位バイト。

サイズ=01 データはイミディエイト・ワード全体。

サイズ=10 データは次の2つのイミディエイト・ワード。

SUBQ

Subtract Quick ・ クイック減算

操作: デスティネーションーイミディエイト・データ→デスティネーション

アセンブラ・シンタックス: SUBQ # < data >, < ea >

属性:

サイズ=(バイト、ワード、ロング・ワード)

説明: デスティネー

デスティネーション・オペランドからイミディエイト・データ(1-8)を減算します。操作サイズはバイト、ワード、ロング・ワードが指定できます。アドレス・レジスタでは、ワードおよびロング・ワードの操作ができ、この場合、コンディション・コードは影響を受けません。アドレス・レジスタからの減算では、操作サイズに関係なく、デスティネーション・アドレス・レジスタ全体(32 ビット)

が使用されます。

コンディション・コード:

	X	N	Z	V	С		
ſ	*	*	*	*	*		

X-キャリ・ビットの値がセット。

N-結果が負であればセット、それ以外のときはクリア。

Z-結果が0であればセット、それ以外のときはクリア。

V-オーバフローが発生すればセット、それ以外のときはクリア。

Cーボローが発生すればセット、それ以外のときはクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		データ		1	サイ	゚゚゙゙゙゙゙゙゙゙゙゙゙゙゚		モード	実効ア	ドレス	レジスタ	

命令フィールド:

データ・フィールド――3 ビットのイミディエイト・データで、1-7 は1-7を0 は8を表わす。 サイズ・フィールド――操作サイズを指定。

00 -バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーションのロケーションを指定。次に示すとおり、可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An*	001	reg. number : An
(An)	010	reg. number : An
(An)+	011	reg. number : An
– (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

モード	レジスタ
111	000
111	001
-	_
-	_
_	-
-	_
-	_
_	_
	111

^{*}ワードおよびロング・ワードのみ。

SUBX

Subtract with Extend · 拡張付き減算

操作: デスティネーション-ソース-X→デスティネーション

アセンブラ・シンタックス: SUBX Dx, Dy

SUBX - (Ax), - (Ay)

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: デスティネーション・オペランドからソース・オペランドを拡張ビットとともに減算し、結果をデ

スティネーションに格納します。この命令には、次の2種類のモードがあります。

1. データ・レジスタとデータ・レジスタ:オペランドは命令で指定するデータ・レジスタにあります。

2. メモリとメモリ:オペランドは命令で指定するアドレス・レジスタを用いたプリデクリメント・アドレッシング・モードで指定します。

オペランドのサイズは、バイト、ワード、またはロング・ワードで指定されます。

コンディション・コード:

X	N	Z	V	С
*	*	*	*	*

X-キャリ・ビットの値をセット。

- N-結果が負であればセット、それ以外のときはクリア。
- Z-結果が0であればセット、それ以外のときはクリア。
- V-オーバフローが発生すればセット、それ以外のときはクリア。
- C-キャリが発生すればセット、それ以外のときはクリア。

注:通常コンディション・コードのZビットは演算を実行する前にプログラムでセットされます。このビットにより、多倍精度演算を終了したときに、演算結果がゼロであるかどうかテストすることができます。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	V	ジスタ:	Ry	1	サイ	イズ	0	0	R/M		ジスタ	

命令フィールド:

レジスタ Dy/Ayフィールド——デスティネーションのレジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。サイズ・フィールド——操作サイズを指定。

00 - バイト操作

01-ワード操作

10 - ロング・ワード操作

R/Mフィールド——オペランドのアドレッシング・モードを指定。

0-データ・レジスタとデータ・レジスタの操作

1-メモリとメモリの操作

レジスタ Dx/Ax フィールド——ソース・レジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。

SWAP

Swap Register Halves ・ レジスタ半分交換

操作: レジスタ [31:16] ←→レジスタ [15:0]

アセンブラ・シンタックス: SWAP Dn

属性: サイズ=(ワード)

説明: データ・レジスタの上位ワードと下位ワード(各16ビット)の内容を入れ替えます。

コンディション・コード:

X	N	Z	V	С
_	*	*	0	0

X-影響を受けない。

N-32ビットの結果の最上位ビットがセットされればセット、それ以外のときはクリア。

Z-32ビットの結果が0であればセット、それ以外のときはクリア。

V-常にクリア。

C一常にクリア。

命令フォーマット:

	14	. •													0	
0	1	0	0	1	0	0	0	0	1	0	0	0	L	ジスタ		

命令フィールド:

レジスタ・フィールド――交換するデータ・レジスタを指定。

TAS

Test and Set an Operand • オペランドのテストとセット

操作: デスティネーションのテスト結果→コンディション・コード;1→デスティネーションのビット7

アセンブラ・シンタックス: TAS < ea >

属性: サイズ=(バイト)

説明: 実効アドレス・フィールドでアドレス指定されたバイト・オペランドのテストおよびセットを行な

います。オペランドの現在の値をテストし、コンディション・コードのNとZをセットします。また、オペランドの最上位ビットもセットします。操作は、中断なしで操作が完了するリードーモディファイーライト・メモリ・サイクルを使用します。この命令は複数のプロセッサの同期をとるために、

フラグおよびセマフォの使用をサポートしています。

コンディション・コード:

X	N	Z	٧	С
_	*	*	0	0

X-影響を受けない。

N-オペランドの最上位がセットされればセット、それ以外のときはクリア。

Z-オペランドが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	1	0	1	1		モート	実効ア	ドレス	レジスタ	,

命令フィールド:

実効アドレス・フィールド――テストするオペランドを指定。次に示すとおり、データ可変アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	_	_
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

アドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	_	
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	_	_
(bd,PC,Xn)	_	-
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)	-	-

TRAP

Trap · トラップ

 $SSP - 4 \rightarrow SSP ; PC \rightarrow (SSP) ; SSP - 2 \rightarrow SSP :$

SR→ (SSP);ベクタ・アドレス→PC

アセンブラ・シンタックス: TRAP # < vector >

属性: サイズなし

説明: TRAP# < vector > 例外を発生します。この命令は、命令のイミディエイト・オペランド(ベクタ)

に32を加えてベクタ番号を生成します。ベクタ値の範囲は0~15で、これにより16個のベクタを提

供します。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	0	0		ベク	タ	

命令フィールド:

ベクタ・フィールド――トラップのベクタ番号を指定。

TRAPcc

Trap on Condition ・ 条件トラップ

操作: 条件が真であればTRAP

アセンブラ・シンタックス: TRAPcc

TRAPcc.W # < data >

TRAPcc.L # < data >

属性: サイズなし。またはサイズ=(ワード、ロング・ワード)

説明: 指定された条件が真であれば、TRAPcc例外が発生します。ベクタ番号は7です。プロセッサは次の

命令ワード(現在プログラム・カウンタに入っている値)のアドレスをスタックにプッシュします。条件が真でない場合、プロセッサは何も行なわず、次の命令の実行に移ります。オペレーション・ワードの次にイミディエイト・データ・オペランドを置いておきます。このオペランドは、トラップ・ハンドラが使用することができます。コンディション・コードcc は、次の条件の1つを指定します。

CC キャリ・クリア 0100 C LS ローか同じ 0011 C+Z

CS キャリ・セット 0101 C LT より小さい 1101 $N \cdot \overline{V} + \overline{N} \cdot V$

EQ 等しい 0111 Z MI マイナス 1011 N

F 真でない 0001 0 NE 等しくない 0110 \overline{Z}

GE 大きいか等しい 1100 N・V・ \overline{N} ・ \overline{V} PL プラス 1010 \overline{N} GT より大きい 1110 N・V・ \overline{Z} + \overline{N} ・ \overline{V} ・ \overline{Z} T 常に真 0000 1

GT より大きい 1110 N・V・ \overline{Z} + \overline{N} ・ \overline{V} ・ \overline{Z} T 常に真 0000 1 HI ハイ 0010 \overline{C} ・ \overline{Z} VC t-t70-・t9t7 1000 \overline{V}

LE 小さいか等しい 1111 Z+N・V+N・V VS オーパフロー・セット 1001 V

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		コンディ	ション		1	_ 1	1	1	1		Dp モー	۴
						オブ	ション	のワ-	- K						
						またり	はロン	グ・ワ	− F,						

命令フィールド:

コンディション・フィールド——上記条件の1つに対する2進コード。

Op モード・フィールド——命令のフォームを選択。

010 - ワード・サイズのオペランドが続く命令。

011 - ロング・ワード・サイズのオペランドが続く命令。

100 -オペランドのない命令。

TRAPV

Trap on Overflow・オーバフロー・トラップ

操作:

V=1であればTRAP

アセンブラ・シンタックス: TRAPV

属性:

サイズなし

説明:

オーバフロー・フラグがセットされていれば、TRAPV例外(ベクタ番号7)が発生します。オーバフ

ロー・フラグがセットされていなければ、プロセッサは何もせず、プログラムの実行は次の命令か

ら続行されます。

コンディション・コード: 影響を受けない。

命令フォーマット:

						-	_				4				
0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	0

TST

Test an Operand • オペランドのテスト

操作: デスティネーションのテスト結果→コンディション・コード


アセンブラ・シンタックス: TST < ea >

属性: サイズ=(バイト、ワード、ロング・ワード)

説明: オペランドを0と比較し、テスト結果に応じてコンディション・コードをセットします。操作サイズ

はビット、ワード、ロング・ワードが指定できます。

コンディション・コード:



X-影響を受けない。

N-オペランドが負であればセット、それ以外のときはクリア。

2-オペランドが0であればセット、それ以外のときはクリア。

V-常にクリア。

C-常にクリア。

命令フォーマット:

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0		1	0	n	1	n	1	n	++-	イブ			実効ア	ドレス		
				Ů	·			Ů		17		モード			レジスタ	

命令フィールド:

サイズ・フィールド――操作サイズを指定。

00-バイト操作

01-ワード操作

10-ロング・ワード操作

実効アドレス・フィールド――デスティネーション・オペランドを指定。操作サイズがワードまたはロング・ワードの場合は、全アドレッシング・モードが可。操作サイズがバイトの場合は、次に示すとおり、データ・アドレッシング・モードのみ可。

フドレッシング・モード	モード	レジスタ
Dn	000	reg. number : Dn
An	-	-
(An)	010	reg. number : An
(An)+	011	reg. number : An
- (An)	100	reg. number : An
(d ₁₆ ,An)	101	reg. number : An
(d ₈ ,An,Xn)	110	reg. number : An
(bd,An,Xn)	110	reg. number : An
([bd,An,Xn],od)	110	reg. number : An
([bd,An],Xn,od)	110	reg. number : An

フドレッシング・モード	モード	レジスタ
(xxx).W	111	000
(xxx).L	111	001
# 〈data〉	-	_
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011
(bd,PC,Xn)	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

UNLK

Unlink・リンク解除

操作:

 $An \rightarrow SP$; (SP) $\rightarrow An$; $SP + 4 \rightarrow SP$

アセンブラ・シンタックス: UNLK An

属性:

サイズなし

説明:

指定されたアドレス・レジスタの内容をスタック・ポインタにロードし、ついでアドレス・レジス

タにスタックの先頭から取り出したロング・ワードをロードします。

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	0	1	1		レジス:	夕

命令フィールド:

レジスタ・フィールド――命令のアドレス・レジスタを指定。

UNPK

Unpack BCD・アンパックBCD

操作: ソース(パック BCD) + 調整値→デスティネーション(アンパック BCD)

アセンブラ・シンタックス: UNPACK - (Ax), - (Ay), # <調整値>

UNPK Dx, Dy, # <調整値>

属性:

サイズなし

説明:

ソース・オペランドの2つのBCDディジットを2バイトの下位ニブルに置き、両バイトの上位ニブルに0を置きます。次にこのアンパック値に調整値を加算します。コンディション・コードは変化し

ません。

両方のオペランドがデータ・レジスタのときには、命令はソース・レジスタの内容をアンパックし、拡張ワードを加算して、結果をデスティネーション・レジスタに置きます。デスティネーション・レジスタの上位ワードは影響を受けません。

ソース (Dx):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U	и	u	u	u	u	u	u	а	b	С	d	е	f	g	h

中間の拡張:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	а	b	С	d	0	0	0	0	е	f	g	h

調整値ワードの加算:

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 16ビット拡張

デスティネーション(Dy):

						-	_	-	-	5		-	-		
٧	V	V	٧	a'	b'	c'	ď	w	w	w	w	e'	f	g'	h'

指定されたアドレッシング・モードがプリデクリメントの場合、命令はソース・アドレスにあるバイトから2つのBCD ディジットを抽出します。このディジットをアンパックし、調整ワードを加算したのち、デスティネーション・アドレスに2バイトを書き込みます。

ソース(Ax):

a b c d e f g h	7	6	5	4	3	2	1	0
	а	b	С	d	е	f	g	h

中間の拡張:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	а	b	С	d	0	0	0	0	е	f	g	h	

調整ワードの加算:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							16ビッ	ト拡張							

デスティネーション (Ay):

7	6	5	4	3	2	1	0
٧	V	٧	٧	a'	b'	c'	ď
w	w	w	W	e'	f'	g'	h'

コンディション・コード: 影響を受けない。

命令フォーマット:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	レジン	スタ Dy	/Ay	1	1	0	0	0	R/M	レジン	スタDx	:/Ax
	16 ビット拡張:調整														

命令フィールド:

レジスタ Dy / Ay フィールド——デスティネーションのレジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。 R/Mフィールド——オペランドのアドレッシング・モードを指定。

0-操作はデータ・レジスタとデータ・レジスタ

1-操作はメモリとメモリ

レジスタ Dx/Ax フィールド——データ・レジスタを指定。

R/M = 0 データ・レジスタを指定。

R/M=1 プリデクリメント・アドレッシング・モードで使用するアドレス・レジスタを指定。 調整フィールド——ソース・オペランドに加算されるイミディエイト・データ・ワード。適当な定数 を調整値として使用して、BCD から希望のコードに変換する。ASCII に使用する定数は\$3030、EBCDIC には\$F0F0を使用する。

3.4 CAS および CAS2 命令の使用法

CAS命令はメモリ・ロケーションの値とデータ・レジスタの値を比較し、それらの値が等しければ、2番目のデータ・レジスタの値をメモリ・ロケーションにコピーします。これにより、システム・カウンタ、履歴情報、およびグローバル共有ポインタを更新することができます。命令は不可分リード・モディファイ・サイクルを使用しており、CASがメモリ・ロケーションを読み出した後は、CASが新しい値を書き込むまで、どの命令もそのロケーションを変更してはなりません。これはシングル・プロセッサ・システム、マルチタスキング環境、およびマルチプロセッサ環境において安全保護を与えます。シングル・プロセッサ・システムでは、操作は割込みルーチンの命令から保護されています。マルチタスキング環境では、ほかのどのタスクもシステム変数に新しい値を書き込むのを妨害することはできません。マルチプロセッサ環境では、ほかのプロセッサはCAS命令が完了しないと、グローバル・ポインタにアクセスすることはできません。

次のコーディング例は、ロケーションSYS_CNTRにあるカウンタで、システムのプロセスまたはプロセッサによる操作の実行回数をカウントするルーチンを示します。このルーチンはレジスタ D0にあるカウントの現在の値を取り出して、新しいカウント値をレジスタ D1に格納します。CAS命令は新しいカウントが有効であれば、それをSYS_CNTRにコピーします。しかし、別のユーザがカウントが格納されたときから CAS命令のリード・モディファイ・サイクルが発生するまでの間にカウントをインクリメントしていた場合、このルーチンはサイクルの書込み部分でSYS_CNTR の新しいカウントを D0 にコピーし、分岐を行なって再実行します。次のコード・シーケンスでは、SYS CNTR は正しくインクリメントされます。

	MOVE.W	SYS CNTR, DO	カウンタの前の値を読む
	WO V D. W	515_CI(III, D0	
INC_LOOP	MOVE.W	D0, D1	そのコピーを作成する
	ADDQ.W	#1,D1	それをインクリメントする
	CAS.W	DO, D1, SYS_CNTR	カウンタの値が前と同じであれば、それを更新する
	BNE	INC LOOP	そうでなければ、再試行する

CAS命令とCAS2命令を使用して、システムのリンク・リストを安全に操作することができます。例に示すように、HEADという1つのロケーションを制御するだけで、後入れ先出し(last-in-first-out)リンク・リストを管理することができます。リストが空のときは、HEADにはNULLポインタ(0)が入っています。空でないときは、最後にリストに追加された要素のアドレスが入ります。次のコーディング例は、要素を挿入するためのものです。MOVE命令はロケーションHEADのアドレスをDO、および挿入中の要素のNEXTポインタにロードし、新しい要素のアドレスをD1に挿入します。CAS命令は、HEADのアドレスが変更されない場合は、挿入された要素のアドレスをロケーションHEADに格納します。HEADに新しいアドレスが含まれている場合、この命令は新しいアドレスをD0にロードし、2番目のMOVE命令に分岐して、再試行を行ないます。図3-3に挿入操作の様子を示します。

CAS2命令はCAS命令とよく似ていますが、CAS2命令は2つの比較を行なって、比較の結果が等しければ、2つの変数を更新します。両方の比較の結果が等しい場合、CAS2は新しい値をデスティネーション・アドレスにコピーします。いずれかの比較の結果が等しくない場合は、デスティネーション・アドレスの値を比較オペランドにコピーします。

次のコーディング例は、CAS2命令を使用してリンク・リストから1つの要素を削除するというものです。最初のLEA命令はHEADの実効アドレスをA0にロードします。MOVE命令はポインタHEADのアドレスをD0にロードします。TST命令はリストが空かどうかをチェックし、BEQ命令

SINSERT

MOVE. L HEAD, DO

SILDOOP MOVE. L DO, (NEXT, A1) MOVE. L A1, D1

CAS. L DO, D1, HEAD

BNE SILOOP

NFW

新しいエントリを A1 にあるアドレスに割り当てる。 ヘッド・ポインタ値を D0 へ転送する。

新しいエントリで順方向リンクを確立する。

新しいエントリ・ポインタ値をD1へ転送する。 依然としてスタックの先頭を指している場合は、ヘッド・ポインタを

更新する。 そうでない場合は、再度実行する。

要素を挿入する前

要素を挿入した後




図3-3 リンク・リストの挿入

はリストが空の場合はSDEMPTYというラベルのルーチンに分岐します。リストが空でなかった場合は、2番目のLEA命令がリスト上で最も新しい要素のNEXTポインタのアドレスをA1にロードし、その後のMOVE命令はポインタの内容をD1にロードします。CAS2命令は最新の構造のアドレスをHEADの値と比較し、さらにD1にあるアドレスをA1にあるアドレスのポインタと比較します。このルーチンの実行中に、別のルーチンによってどの要素も挿入または削除されなかったときは、これらの比較の結果は同じであり、CAS命令は新しい値をロケーションHEADに格納します。ある要素が挿入または削除された場合、CAS命令はロケーションHEADにある新しいアドレスをD0にロードし、BNE命令はTST命令に分岐して再試行を行ないます。図3-4にリンク・リストから要素を削除する様子を示します。

CAS2命令を使用して先入れ先出し方式の二重リンク・リストを正しく維持することができます。 二重リンク・リストは2つの制御ロケーションLIST_PUTおよびLIST_GETを必要とし、このLIST_PUTおよびLIST_GETにはそれぞれ最後にリストに挿入されたポインタと次に除去するポインタがあります。リストが空の場合は、両方のポインタともNULL(0)です。

次のコーディング例は、二重リンク・リストに1つの要素を挿入する様子を示します。最初の2つの命令は、LIST_PUTとLIST_GETの実効アドレスをそれぞれレジスタ A0 と A1 にロードします。次の命令は新しい要素のアドレスをレジスタ D2 に転送します。もう1つのMOVE命令は、LIST_PUTのアドレスをレジスタ D0 に転送します。ラベル DILOOPでは、TST 命令が D0 にある値をテストし、D0 がゼロのときにはBEQ命令が MOVE命令に分岐します。リストが空であると仮定すると、続いてこの MOVE命令が実行されます。この命令は D0 のゼロの値を新しい要素の NEXT と LAST ポインタに転送します。次にこれらのポインタの両方ともまだゼロであるとすれば、CAS2命令は新しい要素のアドレスをLIST_PUTとLIST_GETの両方に転送します。そうでない場合は、BNE命令がラベル DILOOP にある TST 命令に分岐して再試行を行ないます。このとき、BEQ命令は分岐せず、次の MOVE命令が D0 のアドレスを新しい要素の NEXT ポインタに転送します。CLR命令はレジスタ D1をゼロにクリアし、MOVE命令はゼロを新しい要素の LAST ポインタに転送します。LEA命令は、最後に挿入された LAST ポインタのアドレスを A1 にロードします。LIST_PUT ポインタと A1 のポインタが変更されていなければ、CAS命令は新しい要素のアドレスをこれ

SDELETE

SDEMPTY

HEAD, AO ヘッド・ポインタのアドレスをAOにロードする。 LEA MOVE. L ヘッド・ポインタの値をDOへ転送する。 (A0), D0 SDLOOP ヘッド・ポインタがヌルかどうかチェックする。 TST. L DO. SDEMPTY 空であれば、何も削除しない。 BEO 順方向リンクのアドレスをA1にロードする。 LEA (NEXT, D0), A1 MOVE. L 順方向リンクの値をD1に入れる。 (A1), D1


CAS2, L D0: D1. D1: D1.(A0): (A1)

依然として削除されるべきエントリを指している場合は、ヘッド・ポ BNE SDLOOP インタと順方向ポインタを更新する。

そうでない場合は、再度実行する。

削除が正常に終了し、削除されたエントリのアドレスがDO(ヌルの場 合もある)に入っている。

要素を削除する前



要素を削除した後




図3-4 リンク・リストの削除

らのポインタに格納します。図3-5に新しい要素を二重リンク・リストに挿入する様子を示します。 二重リンク・リストから1つの要素を削除するためのコーディングも、これとよく似ています。最 初の2つの命令がポインタLIST PUTとLIST GETの実効アドレスを、それぞれレジスタ AOと A1にロードします。

ラベルDDLOOPにあるMOVE命令は、LIST_GETポインタをレジスタD1に転送します。それ に続くBEQ命令は、ポインタがゼロのときに分岐してこのルーチンから抜け出します。MOVE命令 は削除する要素のLASTポインタをレジスタD2に転送します。これがリストで最後の要素ではない と仮定すれば、コンディション・コードのZビットはセットされず、ラベルDDEMPTYへの分岐は 行なわれません。LEA命令はD2のアドレスにある要素のNEXTポインタのアドレスをレジスタA2 にロードします。次のCLR命令はレジスタDOをゼロにクリアします。CAS2命令はD1のアドレス をLIST_GETポインタ、およびレジスタA2のアドレスと比較します。ポインタが更新されていな ければ、CAS2命令はD2のアドレスをLIST_GETポインタにロードし、ゼロをレジスタA2のア ドレスにロードします。

リストに1つの要素しかなければ、このルーチンはゼロ・ポインタ値をD2に転送した後、ラベル DDEMPTY にある CAS2 命令に分岐します。この命令は LIST PUT と LIST GET にあるアドレ スをチェックして、他のルーチンが別の要素を挿入したり、最後の要素を削除していないかどうか 確認します。その後、両方のポインタにゼロを転送し、リストを空にしておきます。図3-6に二重 リンク・リストの要素を削除する様子を示します。

3. 5 ネストしたサブルーチン・コール

LINK命令はアドレスをスタックにプッシュし、そのアドレスが格納されているスタック・アドレ

DINSERT

(新しいリスト・エントリを割り当て、アドレスをA2にロードする。) LEA ヘッド・ポインタのアドレスをAOに入れる。 LIST PUT. AO T.E.A LIST_GET, A1 テイル・ポインタのアドレスを A1 に入れる。 MOVE.L A2, D2 新しいエントリ・ポインタをD2にロードする。 MOVEI ヘッド・エントリのポインタをDO にロードする。 (A0), D0 DILOOP ヘッド・ポインタはヌル (リストにエントリが存在しナイキスト) か。 TST. L DIEMPTY そうであれば、ポインタを確定するだけでよい。 BEΩ MOVE. L DO. (NEXT. A2) ヘッド・ポインタを新しいエントリの順方向ポインタに入れる。 CLR.L D1 ヌル・ポインタの値をD1に入れる。 MOVE I D1, (LAST, A2) ヌル・ポインタを新しいエントリの逆方向ポインタに入れる。 LEA (LAST, D0), A1 前のヘッド・エントリの逆方向ポインタをA1にロードする。 CAS2, L D0: D1, D2: D2, (A0): (A1) 依然として前のヘッド・エントリを指している場合は、ポインタを更 BNE DILOOP そうでない場合は、再度実行する。 BRA DIDONE DIEMPTY MOVE, L ヌル・ポインタを新しいエントリの順方向ポインタに入れる。 DO, (NEXT, A2) MOVE. L DO, (LAST, A2) ヌル・ポインタを新しいエントリの逆方向ポインタに入れる。 CAS2. L D0: D0, D2: D2, (A0): (A1) 依然としてエントリがない場合は、両方のポインタをこのエントリに 設定する。 BNE DILOOP そうでない場合は、再度実行する。 DIDONE リストへエントリが正常に挿入された。 新しいエントリを挿入する前 ENTRY ENTRY ENTRY + LAST + NEXT LAST + NEXT + LAST + NEXT NEW ENTRY LIST_PUT LIST GET -新しいエントリを挿入した後 ENTRY

図3-5 二重リンク・リストの挿入

+ LAST

+ NEXT

LIST_PUT

スをセーブし、スタックの領域を確保します。この命令を一連のサブルーチン・コールで使用すれ ば、スタック・フレームのリンク・リストを作成することができます。

ENTRY

+ LAST

+ NEXT

ENTRY

+ NEXT

LIST GET

+ LAST

UNLK 命令はアドレスをスタック・ポインタにロードし、スタックからそのアドレスにある値を プルすることによって、リストの最後尾からスタック・フレームを除去します。

命令のオペランドがスタック・フレームの最後尾にあるリンク・アドレスのアドレスのときには、 結果的にスタックおよびリンク・リストからスタック・フレームが除去されます。

ビット・フィールド命令 3.6

MC68030が扱うデータ・タイプの1つにビット・フィールドがあり、これは最高32ビットの連続 ビットで構成されます。ビット・フィールドは実効アドレスからのオフセット値と幅値で定義され ます。オフセットは実効アドレスの最上位ビット(ビット7)から $-2^{31}\sim2^{31}-1$ の範囲の値です。幅 は1~32の正の数値です。ビット・フィールドの最上位ビットはビット0で、ビット番号は整数のビ ットの逆方向に付けられています。

この命令セットにはビット・フィールド・オペランドをもつ8つの命令があります。"ビット・フ ィールドの挿入(BFINS)"命令は、レジスタに格納されたビット・フィールドをビット・フィール DDELETE LEA LIST PUT, AO ヘッド・ポインタのアドレスを AO に入れる。 テイル・ポインタのアドレスをA1に入れる。 LIST GET, A1 LEA テイル・ポインタをD1 に転送する。 MOVE, L (A1), D1 DDLOOP リストがなければ抜け出す。 DDDONE BEΩ 逆方向ポインタをD2に入れる。 MOVE. L (LAST, D1), D2 要素が1つだけしかない場合、ポインタを更新する。 BEQ DDEMPTY 順方向ポインタのアドレスをA2に入れる。 T.E.A (NEXT, D2), A2 ヌル・ポインタの値をD0に入れる。 CLR. L D1:D1, D2:D0, (A1):(A2) 両方のポインタが依然としてこのエントリを指している場合はそれ CAS2, L らを更新する。 BNE DDLOOP そうでない場合は、再度実行する。 BRA DDDONE D1:D1, D2:D2, (A1):(A0) 依然として最初のエントリであれば、ヘッドおよびテイルのポインタ DDEMPTY CAS2.L をヌルに設定する。 そうでない場合は、再度実行する。 TOO.TOOP RNE DDDONE エントリが正常に削除された。削除されたエントリのアドレスがD1 (ヌルの場合もある)に入っている。 新しいエントリを削除する前 ENTRY ENTRY **ENTRY** LAST + NEXT + LAST + NEXT + NFXT + LAST LIST GET LIST_PUT 新しいエントリを削除した後 ENTRY ENTRY **ENTRY** + NEXT + LAST + NEXT LAST + LAST + NEXT DELETED ENTRY

図3-6 二重リンク・リストの削除

LIST_PUT

ドに挿入します。"符号付きビット・フィールドの抽出(BFEXTS)"命令はビット・フィールドをレ ジスタの最下位ビット群にロードし、左方向に符号拡張して、レジスタを充てんします。"符号なし ビット・フィールドの抽出(BFEXTU)"命令もビット・フィールドをロードしますが、デスティネー ション・レジスタの未使用部分にはゼロが満たされます。

LIST GET

"ビット・フィールドのセット(BFSET)"命令はフィールドの全ビットを1にセットします。"ビッ ト・フィールドのクリア(BFCLR)"命令はフィールドをクリアします。また、"ビット・フィールド の変更(BFCHG)"命令はビット・フィールドの全ビットを補数化します。これらの3つの命令は、す べて対象となるビット・フィールドの前の値をテストし、その結果に従ってコンディション・コー ドをセットします。"ビット・フィールドのテスト(BFTST)"命令はフィールドの値をテストし、そ の結果に従ってコンディション・コードをセットします。ビット・フィールドの内容は変更されま せん。"ビット・フィールド内の最初の1の検出(BFFFO)"命令は、ビット・フィールドを、1にセ ットされているビットが見つかるまでビット0から右に走査し、最初に見つかった1のビット・オフ セットを指定されたレジスタにロードします。フィールドでどのビットも1にセットされていなかっ た場合は、フィールド・オフセットとフィールド幅を加えた値がレジスタにロードされます。

ビット・フィールド命令の重要な用途として、浮動小数点数における指数フィールドの操作があ ります。IEEEの標準フォーマットでは、最上位ビットは仮数部の符号ビットです。指数値は次の最 上位ビット位置から始まります。指数フィールドはバイト境界からは開始されません。この用途に は、"ビット・フィールドの抽出(BFEXTU)"命令および"ビット・フィールドのテスト(BFTST)" 命令が最適ですが、他のビット・フィールド命令を使用することもできます。

周辺デバイスの入力および出力をプログラミングするには、周辺デバイスの制御レジスタのビット・フィールドのテスト、セット、および挿入が必要です。これがビット・フィールド命令のもう1つの用途です。ただし、制御レジスタのロケーションはメモリ・ロケーションではありませんので、常にレジスタ内の他のフィールドに影響を与えずに、レジスタ内のビット・フィールドの挿入や抽出を行なうことができるとはかぎりません。

もう1つ広く使用されているビット・フィールド命令の用途に、ビット・マップ式のグラフィックがあります。これらのメモリ領域では、バイト境界は無視されますので、ビット・フィールド命令で使用するフィールド定義が非常に役立ちます。

3. 7 NOP 命令によるパイプラインの同期化

無操作(NOP)命令は具体的な操作は何も行ないませんが、重要な役割を果たします。NOP命令は、保留されているすべてのバス・サイクルが完了するまで待つことにより、命令パイプラインの同期化を図ります。以前の命令はすべてNOPが始まる前に実行を完了します。

3.8 コンディション・コード

ステータス・レジスタの最下位5ビット(コンディション・コード)は、多数の命令によってセット あるいはクリアされ、命令の結果を示します。この節には、次のリストがあります。

- 1) すべての命令およびコードのセット方法を掲載したリスト
- 2) 条件テストのニーモニックとそれらのコンディション・コード・ビットでの意味を一覧に まとめたリスト

コンディション・コードは、次の2つの基準に適合するように開発されました。

- ●一貫性――命令、使用法、使用状況を通して。
- ●意味のある結果――有用な情報を提示できる場合以外は変化しない。

命令の一貫性は、すべての命令が一般の命令の特殊ケースに相当する場合でも、同じようにコンディション・コードに影響を与えるという意味です。使用状況の一貫性というのは、ある命令はどのような状況においても、同じようにコンディション・コードに影響を与えるという意味です。また、使用法の一貫性というのは、条件付き命令は、コンディション・コードを同じようにテストし、それが比較、テスト、または転送命令のどれでセットされても同じ結果を与えるという意味です。

3.8.1 コンディション・コードの計算

ほとんどの操作は、ソース・オペランドとデスティネーション・オペランドを取り込んで計算し、結果をデスティネーション・ロケーションに格納します。単一オペランド操作はデスティネーション・オペランドを取り込んで、計算結果をそのデスティネーション・ロケーションに格納します。表 3-13 に、各命令とそれによってコンディション・コードがどのようにセットされるかをまとめて示します。

表3-13 コンディション・コードの計算

操作	X	N	Z	V	С	特 殊 定 義
ABCD	*	Ū	?	Ū	?	C = 10進キャリ Z = Z A Rm A A RO
ADD, ADDI, ADDQ	*	*	*	?	?	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
ADDX	*	*	?	?	?	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
AND, ANDI, EOR, EORI, MOVEQ, MOVE, OR, ORI, CLR, EXT, NOT, TAS, TST	_	*	*	0	0	
CHK	_	*	U	U	U	
CHK2, CMP2	_	U	?	U	?	$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$
SUB, SUBI, SUBQ	*	*	*	?	?	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$
SUBX	*	*	?	?	?	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
CAS, CAS2, CMP, CMPI, CMPM	_	*	*	?	?	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$
DIVS, DUVI	_	*	*	?	0	V=除算オーバフロー
MULS, MULU	-	*	*	?	0	V=乗算オーバフロー
SBCD, NBCD	*	U	?	U	?	$C = 10 \stackrel{*}{\cancel{\underline{u}}} \stackrel{*}{\cancel{\underline{u}}} \stackrel{*}{\cancel{\underline{u}}} - $ $Z = Z \Lambda \stackrel{*}{\cancel{\underline{Rm}}} \Lambda \dots \Lambda \stackrel{*}{\cancel{\underline{R0}}}$
NEG	*	*	*	?	?	V = Dm Λ Rm C = Dm V Rm
NEGX	*	*	?	?	?	$V = Dm \ \Lambda \ Rm$ $C = Dm \ V \ Rm$ $Z = Z \ \Lambda \ \overline{Rm} \ \Lambda \dots \Lambda \ \overline{RO}$
BTST, BCHG, BSET, BCLR	-	-	?	-	_	$Z = \overline{Dn}$
BFTST, BFCHG, BFSET, BFCLR	-	?	?	0	0	$N = \underline{Dm}$ $Z = \overline{Dm} \wedge \overline{Dm-1} \wedge \wedge \overline{D0}$
BFEXTS, BFEXTU, BFFFO	-	?	?	0	0	$N = \underline{Sm}$ $Z = \overline{Sm} \Lambda \overline{Sm-1} \Lambda \dots \Lambda \overline{S0}$
BFINS	-	?	?	0	0	$N = \underline{Dm}$ $Z = \overline{Dm} \wedge \overline{Dm-1} \wedge \wedge \overline{D0}$
ASL	*	*	*	?	?	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$
ASL $(R = 0)$	-	*	*	0	0	
LSL, ROXL	*	*	*	0	?	C = Dm - r + 1
LSR (r = 0)		*	*	0	0	
ROXL $(r = 0)$	_	*	*	0	?	C = X
ROL	-	*	*	0	?	C = Dm - r + 1
ROL $(r = 0)$		*	*	0	0	
ASR, LSR, ROXR	*	*	*	0	?	C = Dr - 1
ASR, LSR $(r = 0)$	_	*	*	0	0	
ROXR $(r = 0)$	_	*	*	0	?	C = X
ROR	-	*	*	0	?	C = Dr - 1
ROR (r = 0)		*	*	0	0	

Rm = 結果のオペランドの最上位ビット R = デストされるレジスタ n = ビット番号 r = シフト回数 LB = 下限 UB = 上限 A V = 論理積 __V = 論理和 Rm = NOT Rm (Rm の否定)

^{- =} 影響なし
U = 不定、結果は無意味
? = その他 - 特殊定義参照
* = 一般の場合
X = C
N = Rm
Z = Rm Λ...Λ RO
Sm = ソース・オペランド――最上位ビット
Dm = デスティネーション・オペランド――最上位ビット

表3-14 条件テスト

ニーモニック	条件	エンコーディング	テスト
T *	真	0000	1
F*	偽	0001	0
HI	ハイ	0010	$\overline{C} \cdot \overline{Z}$
LS	ローか同じ	0011	C + Z
CC (HS)	キャリ・クリア	0100	C
CS (LO)	キャリ・セット	0101	С
NE	等しくない	0110	Z
EQ	等しい	0111	Z
VC	オーパフロー・クリア	1000	V
VS	オーパフロー・セット	1001	V
PL	プラス	1010	N
MI	マイナス	1011	N
GE	大きいか等しい	1100	$N \cdot V + \overline{N} \cdot \overline{V}$
LT	より小さい	1101	$N \cdot \overline{V} + \overline{N} \cdot V$
GT	より大きい	1110	$N \cdot V \cdot \overline{Z} + \overline{N} \cdot \overline{V} \cdot \overline{Z}$
LE	小さいか等しい	1111	$Z + N \cdot \overline{V} + \overline{N} \cdot V$

^{· =} 論理積

3.8.2 条件テスト

表3-14に条件名、エンコーディング、そして条件付き分岐およびセット命令のテストの関係を示 します。各条件についてのテストは、コンディション・コードの現在の状態に基づく論理式によっ て表わされます。この論理式の評価結果が1であれば、条件は「真」になります。論理式の評価結果 が0であれば、条件は「偽」になります。たとえば、Tの条件は常に「真」になりますが、EQ条件 はコンディション・コードのZビットが「真」のときにだけ「真」になります。

3. 9 命令フォーマットの要約

以下のパラグラフでは、各命令の主要ワードを要約して掲載します。完全な命令は、この主要ワー ドの次にイミディエイト・データ・フィールド、ディスプレースメント、およびインデックス・オ ペランドなどのアドレッシング・モード・オペランドが続く形で構成されます。最初の(または、唯 一の)第1ワードの最上位4ビットで命令を分類しています。表3-15にこれらのビットの組合せに基 づいて命令を分類した、オペレーション・コード(オペコード)マップを示します。

最初のところでは、このオペコード・マップに従って標準的な命令をグループにまとめています。 MC68010、MC68020、および MC68030 で追加された命令には、その旨マークが付けてあります。 最後の部分に、コプロセッサの命令形式が掲載されています。

⁺⁼論理和 N=Nの否定 * Bcc命令にはありません。

表3-15 操作コード・マップ

ビット15~12	操作
0000	ビット操作/MOVEP/イミディエイト
0001	バイト転送
0010	ロング・ワード転送
0011	ワード転送
0100	その他
0101	ADDQ/SUBQ/Scc/DBcc/TRAPcc
0110	Bcc/BSR/BRA
0111	MOVEQ
1000	OR/DIV/SBCD
1001	SUB/SUBX
1010	(未割当て、予約)
1011	CMP/EOR
1100	AND/MUL/ABCD/EXG
1101	ADD/ADDX
1110	シフト/ローテイト/ビット・フィールド
1111	コプロセッサ・インタフェース

MC68030の命令

ORI

15	14	13	12	-11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	サー	イズ		モード	実効ア		ノジスタ	,
		ワード	・デー	タ(16 년	ニット)						・・デー	タ(8 ビ	(ット)		
	ロング・データ(32 ビット)														

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

ORI to CCR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	0
0	0	0	0	0	0	0	0			バイ	・デー	-タ(8 と	ニット)		

ORI to SR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	1	1	1	1	1	0	0
	ワード・データ(16 ビット)														

CMP2

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	サイ	イズ	0	1	1	実効アドレス モード レジスタ				,	
	D/A		レジスク	7	0	0	0	0	0	0	0	0	0	0	0	0

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

CHK2

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	サー	サイズ		1	1		モード	実効ア	1	レジスタ	,
D/A	1	レジスタ	7	1	0 0		0	0	0	0	0	0	0	0	0


サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

Bit (Dynamic)

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0		0	0	0	データ	タ・レジ	スタ	1	夕.	イプ		モード	実効ア	ドレス	ジスタ	

タイプ・フィールド: 00 = TST 10 = CLR 01 = CHG 11 = SET

MOVEP



Opモード・フィールド: 100 = メモリからレジスタへのワード転送 1001 = メモリからレジスタへのロング・ワード転送 110 = レジスタからメモリへのワード転送 111 = レジスタからメモリへのロング・ワード転送

ANDI

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	0	サー	イズ		モード	実効ア	1	レジス:	タ
		ワー	ド・デ	ータ(10	3ビット	•)				バイ	ト・デ	ータ(8	ビット))	
						ロング	・デー	タ(32 E	(ット)						

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

ANDI to CCR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	0	0	0	1	1	1	1	0	0
0	0	0	0	0	0	0	0			バイ	ト・デ-	-夕(81	ビット)		

ANDI to SR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0		1		0			1	1	1	0	0
						ワード	・デー	夕(16)	ビット)						

SUBI

1	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	1	0	0	サイ	イズ		≠- k	実効ア	1	レジスタ	,
-			ワー	ド・デー	- タ(16	ビット)				バイト	・データ	タ(8ビ		7777	
							ロンク	・デー	タ(32	ビット))					

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

ADDI

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1	0	サイ	イズ		モード	実効ア	1	レジスタ	,
		ワード	・デー	夕(16)	ビット)					バイト	・デー	タ(8ビ	ット)		
						ロング	・デー	タ(32 b	ニット)						

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

CAS

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	サイ	ズ	0	1	1	実効アドレス モード レジスタ			7		
0	0	0	0	0	0	0		Du		0	0	0		Dc	

サイズ・フィールド:01=バイト 10=ワード 11=ロング・ワード

CAS₂

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	サイ	イズ	0	1	1	1	1	1	1	0	0
D/A1		Rn1		0	0	0		Du1		0	0	0		Dc1	
D/A2		Rn2		0	0	0		Du2		0	0	0		Dc2	


サイズ・フィールド:10=ワード 11=ロング・ワード

Bit (Static)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	0	0	9-	イプ		モード	実効ア	ドレス	レジスタ	
0	0	0	0	0	0	0	0				ビット	番号			

タイプ・フィールド:00 = TST 10 = CLR 01 = CHG 11 = SET

EORI



サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

EORI to CCR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	0	0	0	1	1	1	1	0	0
0	0	0	0	0	0	0	0			バイト	・デー	タ(8ビ	ット)		

EORI to SR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	0	0	1	1	1	1	1	0	0
						ワート	・デー	タ(16	ビット)						

CMPI



サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

MOVES

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	1	1	0	サー	イズ		モード	実効ア	1	レジスタ	,
A/D		レジスク	タ	dr	0	0	0	0	0	0	0	0	0	0	0

 $dr \, \mathcal{I}_{7} - \mathcal{I}_{7} + \mathcal{I}_{7} = \mathcal{I}_{7} + \mathcal{I}$

MOVE Byte

1	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						デ	スティ	ネーシ	ョン				ソー	ース		
'	'	U	U	1	1	ノジスタ			モード			モード			レジス:	7

レジスタとモードの位置に注意

MOVEA Long

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	0	デステ	ィネー レジスタ	ション	0	0	1		モード	ソー	-ス	レジスタ	

MOVE Long

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					デ	スティ	ネーシ	ョン				ソ・	ース		
U	U	'	U	1	レジスタ	,		モード			モード			レジスタ	'

レジスタとモードの位置に注意

MOVEA Word

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	1	デステ	ィネー ノジスタ	ション	0	0	1		モード	у.	-ス 	レジスタ	

MOVE Word

				デスティ	ネーション	ソー	·ス
0	0	1	1	レジスタ	モード	モード	レジスタ

レジスタとモードの位置に注意

NEGX

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	サー	イズ		モード	実効ア	ドレス	レジス:	þ

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

MOVE from SR

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	0	0	0	0	1	1		r_ l*	実効ア	ドレス	1,:37 8	
- 1												モート			レンスタ	

CHK

15 -	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	l	ノジスタ		サー	イズ	0		モード	実効ア	ドレス	レジスタ	

サイズ・フィールド:10=ロング・ワード 11=ワード

LEA

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	ı	レジスタ		1	1	1		モード	実効ア	ドレス	レジスタ	,

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	0	0	1	0	サイ	゚゙゙゙゙゙゙゙゚゙゙゙゙゙゚		モード	実効ア	ドレス	ノジスタ	

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

MOVE from CCR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	1	1		モード	実効ア	ドレス	レジスタ	

NEG

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	0	1	0	0	サイ	イズ		エード	実効ア	ドレス	מדנו	
- 1												モート			7777	

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

MOVE to CCR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	0	0	1	1		モード	実効ア	ドレス	ノジスタ	

NOT

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	1	0	サー	イズ		モード	実効ア	ドレス し	ノジスタ	

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

MOVE to SR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	1	0	1	1		モード	実効ア	ドレス	ノジスタ	,

NBCD

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	0		モード	実効ア	ドレス l	ノジスタ	

LINK Long

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	0	0	0	1		レジス	タ
	上位ディスプレースメント														
					-	下位ディ	スプレ	ノースメ	ント						

SWAP

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	1	0	0	0		レジスタ	

BKPT

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	1	0	0	1		ベクタ	

PEA

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	1		モード	実効ア	ドレス し	ノジスタ	

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

EXT/EXTB

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	(Op モー	ド	0	0	0		レジスタ	7

Op モード・フィールド: 010 = 拡張ワード 011 = 拡張ロング・ワード 111 = 拡張バイト・ロング

MOVEM Registers to EA

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	dr	0	0	1	サイズ		£-1	実効ア		, ジスタ	
						レジン	スタ・!	ノスト	・マスク						

サイズ・フィールド:0=ワード転送 1=ロング・ワード転送

TST

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	1	0	# 4	17	実効アドレス					
								, ,			モード		L	ジスタ	

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

TAS

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	1	0	1	1		モード	実効ア	ドレス	ノジスタ	

ILLEGAL

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	1	0	1	1	1	1	1	1	0	0

MULS/MULU Long

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	0	0	0	0		モード	実効ア	ドレス し	, ジスタ	,
0	V	ジスタ	Dl	タイプ	サイズ	0	0	0	0	0	0	0	レ:	ジスタ I	Oh

タイプ・フィールド: 0 = MULU 1 = MULS

サイズ・フィールド:0=ロング・ワード積 1=クワッド・ワード積

DIVS/DIVU Long DIVUL/DIVSL

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	0	0	0	1		モード	実効ア	1	ノジスタ	
0	レ:	ブスタ Ι	ρq	タイプ	サイズ	0	0	0	0	0	0	0	レ	ジスタ D	r

サイズ・フィールド:0=ロング・ワード被除数 1=クワッド・ワード被除数

MOVEM EA to Registers

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	dr	0	0	1	サイズ		モード	実効で	ドレス	レジスタ	7
						レジス:	タ・リン	スト・	マスク						

サイズ・フィールド:0=ワード転送 1=ロング・ワード転送

TRAP

15													1	0
0	1	0	0	1	1	1	0	0	1	0	0	~!	クタ	

Link Word

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	0	1	0	l	ノジスタ	
	ワード・ディスプレースメント														

UNLK

	14													
0	1	0	0	1	1	1	0	0	1	0	1	1	ノジスタ	,

MOVE to USP

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	0	0		レジスタ	

MOVE from USP

15						-	-	7					 1	0
0	1	0	0	1	1	1	0	0	1	1	0	1	レジスタ	,

RESET

1	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
()	1	0	0	1	1	1	0	0	1	1	1	0	0	0	0	

NOP

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	0	0	0	1

RTE

									6						
0	1	0	0	1	1	1	0	0	1	1	1	0	0	1	1

RTD

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	0
	ディスプレースメント(16 ビット)														

RTS

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	1	

TRAPV

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	0	

RTR

							-			-	4	-	_		-	
0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	1	

MOVEC

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	1	0	1	dr
A/D		レジスタ	7						制御レ	ジスタ					

dr フィールド: 0 =制御レジスタから汎用レジスタ

1=汎用レジスタから制御レジスタ

制御レジスタ・フィールド: \$ 000 = SFC

\$ 002 = CACR \$ 800 = USP \$ 803 = MSP \$ 804 = ISP

JSR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0	1	0	n	1	1	1	0	1	0			実効アドレス							
U	'	U	0	'	' '	'	U	١ '	0		モード		1	ノジスタ					

JMP

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1			,		,	_	,	,			実効ア	ドレス		
U	1	0	0	1	'	1	U	'	'		モード		1	レジスタ	

ADDQ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
								.1	. ma			実効ア	ドレス		
0	'	U	1		ナータ		U	₩.	12		モード		l.	ノジスタ	

データ・フィールド:3ビットのイミディエイト・データ、1-7は値1-7、0は値8を表わす。 サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

Scc

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		コンデ	ィション	,	1	1		モード	実効ア	ドレス	レジスタ	

DBcc

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		コンディ	ショ	ン	1	1	0	0	1	L	ノジスタ	
					テ	·ィス:	プレーン	スメント	(16 Ľ	ット)					

TRAPcc

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	1	3	コンディ	ション	,	1	1	1	1	1	(Op モー	· K
							オ	プショ	ンのワー	- K						
Ī						7	ナプショ	ンので	コング・	ワード						

Op モード・フィールド : 010 = ワード・オペランド 011 = ロング・ワード・オペランド 100 = オペランドなし

SUBQ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		データ		1	サイ	イズ		モード	実効ア	ドレス し	ジスタ	

データ・フィールド: 3 ビットのイミディエイト・データ、1-7 は値1-7、0 は値8 を表わす。 サイズ・フィールド: 00 = バイト 01 = ワード 10 = ロング・ワード

Bcc

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0		コンディ	(ション	,		8	ビット	・ディフ	スプレー	スメン	1	
		8 E	ツト・	ディス	プレー	スメン	ト = \$ i	00 の場合	3、16	ビット	・ディ	スプレ	ースメ:	ント	
		8 Ľ	ット・	ディス	プレー	スメン	ト = \$ I	FF の場合	32	ビット	・ディ	スプレ	ースメ	ント	

BRA

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	0		8 8	ニット・	ディス	プレー	・スメン	 	
		8ビッ	ト・デ	ィスプレ	ノース)	ント=	\$ 000	の場合、	16 E	ット・ラ	マイスフ	プレース	メント		
		8ビッ	ト・ディ	スプレ	ノースメ	ント=	\$ FF	の場合、	32 E	ット・ラ	ディスプ	プレース	スメント		

BSR


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	1		8	ビット	・ディ	スプレー	ースメン	/ h	
		8ビッ	ト・デ	ィスプレ	ノースメ	ント=	\$ 00 0	D場合、	16ビッ	ット・ ラ	マィスフ	゚レース	メント		
		8ビッ	ト・ディ	スプレ	ノースメ	ント=	\$ FF	の場合、	32 E	ット・ラ	ディスプ	プレース	メント		

MOVEQ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	1		レジスタ	7	0				デー	- タ			

データ・フィールド: データはロング・ワード・オペランドに符号拡張され、全32 ビットがデータ・レジスタに 転送される。

OR



Opモード・フィールド:

バイト ワード ロゾが・ワード 操作 000 001 010 ((ea))v((Dn)) → (Dn) 100 101 110 ((Dn))v((ea)) → (ea)

DIVS/DIVU Word

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0		レジスタ		タイプ	1	1		モード	実効ア	ドレス	ノジスタ	,

タイプ・フィールド: 0 = DIVU 1 = DIVS

SBCD

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	レ:	ジスタ F	ЗŅ	1	0	0	0	0	R/M	V	ジスタ	Rx

R/Mフィールド: $0 = \vec{r} - \phi$ ・レジスタからデータ・レジスタ $1 = \chi$ モリからメモリ

R/M = 0 両方のレジスタがデータ・レジスタ

R/M=1 両方のレジスタがプリデクリメント・アドレッシング・モードで使用するアドレス・レジスタ

PACK

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	0	レジ	スタ Dy	/Ay	1	0	1	0	0	R/M	レジフ	スタDx	/Ax
							16	ビット	拡張:	周輅						

R/Mフィールド: 0=データ・レジスタからデータ・レジスタ 1=メモリからメモリ

R/M = 0 両方のレジスタがデータ・レジスタ

R/M=1 両方のレジスタがプリデクリメント・アドレッシング・モードで使用するアドレス・レジスタ

UNPK


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1 0 0 0 レジスタDy/Ay 1 1 0 0 0 R/M レジスタDx/Ax															/Ax
						16 E	ット拡	張:調	整						

R/M フィールド: $0 = \vec{r} - \hat{y} \cdot \hat{v}$ ンジスタからデータ・レジスタ $1 = \hat{y} + \hat{v}$ エリからメモリ

R/M=0 両方のレジスタがデータ・レジスタ

R/M=1両方のレジスタがプリデクリメント・アドレッシング・モードで使用するアドレス・レジスタ


SUB



Opモード・フィールド:

バイト ワード ロンザ・ワート 操作 000 001 010 ((Dn)) - ((ea)) → (Dn) 100 101 110 ((ea)) - ((Dn)) → (ea)

SUBA



Opモード・フィールド:

ワード ロンタ・ワート 操作 011 111 (⟨An⟩) → (⟨ea⟩) → ⟨An⟩

SUBX

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	レ	ジスタ	Ry	1	サー	イズ	0	0	R/M	レジ	スタR	x


サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

R/M フィールド: 0 = データ・レジスタからデータ・レジスタ 1 = メモリからメモリ

R/M = 0 両方のレジスタがデータ・レジスタ

R/M=1両方のレジスタがプリデクリメント・アドレッシング・モードで使用するアドレス・レジスタ


CMP



Opモード・フィールド:

バイト ワード ロンサ・ワート 操作 000 001 010 ((Dn)) - ((ea))

CMPA



Opモード・フィールド:

ワード ロンダ・ワード 操作 011 111 ((An)) – ((ea))

EOR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1		1.35 m h)n #-	1.0			実効で	ドレス		
,	U	'			レンスタ)p E –	r		モード			レジスタ	Þ

Opモード・フィールド:

バイト ワード ロング•ワード 操作 100 101 110 (⟨ea⟩) ⊕ (⟨Dn⟩) → ⟨ea⟩

CMPM

1 0 1 1 レジスタAx 1 サイズ 0 0 1 レジスタAy	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	V	レジスタ Ax		1	サイ	イズ	0	0	1	レシ	ジスタ』	Ąу

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

AND

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0		レジスタ		0	pモー	ド		モード	実効ア	ドレス	ノジスタ	

Op モード・フィールド:

バイト ワード ロンサ・ワート 操作 000 001 010 ((ea))ハ(⟨Dn⟩) → ⟨Dn⟩ 100 101 110 (⟨Dn))ハ(⟨ea)) → (ea)

MULS/MULU Word



タイプ・フィールド: 0 = MULU 1 = MULS

ABCD

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	L	ジスタ	Rx	1	0	0	0	0	R/M	V	ジスタ	Ry

R/M フィールド: 0=データ・レジスタからデータ・レジスタ 1=メモリからメモリ

R/M=0 両方のレジスタがデータ・レジスタ

R/M=1 両方のレジスタがプリデクリメント・アドレッシング・モードで使用するアドレス・レジスタ

EXG Data Registers

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	1	0	0	V:	ジスタI)x	1	0	1	0	0	0	V	ジスタ	Dy	

EXG Address Registers

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	V	ジスタ	Ax	1	0	1	0	0	1	ν:	ブスタ	Ay

EXG Data Register and Address Register

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	1	0	0	V	ジスタ]	Dx	1	1	0	0	0	1	V	ジスタ	Ay	


ADD

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1		レジスタ		()p E –	۴		モード	実効ア	ドレス	レジスタ	7

Opモード・フィールド:

バイト ワード ロゾグ・ワード 操作 000 001 010 ((ea))+((Dn))→(Dn) 100 101 110 ((Dn))+((ea))→(ea)

ADDA



Opモード・フィールド:

ワード ロゾグ・ワード 操作 011 111 ((ea)) + (⟨An⟩) → ⟨An⟩

ADDX

15	14	4	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1		0	1	レ:	ジスタ F	ХS	1	サイ	ズ	0	0	R/M	レ:	ブスタ:	Ry

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

R/M フィールド:0=データ・レジスタからデータ・レジスタ 1=メモリからメモリ

R/M=0 両方のレジスタがデータ・レジスタ

R/M=1 両方のレジスタがプリデクリメント・アドレッシング・モードで使用するアドレス・レジスタ

Shift/Rotate Register

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	カウン	ノト/レ:	ジスタ	dr	サー	イズ	I/R	タ・	イプ	1	ノジスタ	,

カウント・レジスタ・フィールド:

I/Rフィールド=0、シフト・カウント指定

I/Rフィールド=1、シフト・カウントを保持するデータ・レジスタを指定

drフィールド:0=右 1=左

サイズ・フィールド:00=バイト 01=ワード 10=ロング・ワード

タイプ・フィールド:00=算術シフト 01=論理シフト 10=拡張付きローテイト

11=ローティト

Shift/Rotate Memory

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	91	イプ	dr	1	1		モード	実効ア	ドレス	ノジスタ	

タイプ・フィールド: 00 = 算術シフト 01 = 論理シフト 10 = 拡張付きローテイト 11 = ローテイト

dr フィールド:0=右 1=左

Bit Field

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	1		タイプ		1	1		モード	実効ア	ドレス レ	ジスタ	
0		レジスタ	7	Do		オ	フセッ	1		Dw			帕		

タイプ・フィールド:000=BFTST

100 = BFCLR

001 = BFEXTU 010 = BFCHG 101 = BFFF0 110 = BFSET

010 = BFCHG 011 = BFEXTS

111 = BFINS

レジスタ・フィールド:BFTST、BFCHG、BFCLR、BFSET = 000 上記以外=デスティネーション・レジスタ Doフィールド:0=オフセットはイミディエイト値 1=オフセットはデータ・レジスタにある。

Dwフィールド:0=幅はイミディエイト値 1=幅はデータ・レジスタにある。

PMOVE TT Registers

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	0	0	0	0		モード	実効ア	1	ノジスタ	,
Ī	0	0	0	Pι	ノジスタ	7	R/W	FD	0	0	0	0	0	0	0	0

Pレジスタ・フィールド:

010-トランスペアレント変換レジスタ0

011-トランスペアレント変換レジスタ1

FDフィールド:0=フラッシュがイネーブル 1=フラッシュがディセーブル

PLOAD

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効ア	1	ノジス タ	,
0	0	1	0	0	0	R/W	0	0	0	0			FC		

FCフィールド:

10XXX-ファンクション・コードはビットXXXで指定される。

01DDD - ファンクション・コードはデータ・レジスタ DDD にある。

00000 - ファンクション・コードはSFC レジスタにある。

00001 - ファンクション・コードはDFC レジスタにある。

PFLUSH

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効で	アドレス	、 レジスタ	,
0	0	1		モード		0	0		マスク				FC		

モード・フィールド:

001-すべてのエントリをフラッシュする。

100-ファンクション・コードによってのみフラッシュする。

110-ファンクション・コードと実効アドレスによってフラッシュする。

マスク・フィールド:ファンクション・コードのマスク。モード=001の場合、マスクは000でなければならない。 FCフィールド:

10XXX - ファンクション・コードはビット XXX で指定される。

OIDDD - ファンクション・コードはデータ・レジスタ DDD にある。

00000-ファンクション・コードはSFC レジスタにある。

PMOVE TC, SRP, and CRP Registers

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効ア	1	レジスタ	,
0	1	0	P	レジス	タ	R/W	FD	0	0	0	0	0	0	0	0

Pレジスタ・フィールド:

000 - TC レジスタ

010 - SRP レジスタ

011 - CRP レジスタ

FD 7

PMOVE MMUSR Register

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モート	実効ア	1	レジスタ	7
0	1	1	0	0	0	R/W	0	0	0	0	0	0	0	0	0

PTEST

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	0	0	0	0	0	0		モード	実効で	ドレス	レジス:	Þ
1	0	0		レベル		R/W	Α		レジスク	Þ			FC		

レベル・フィールド:テーブルでのサーチの深さを指定

Aフィールド:

0-アドレス・レジスタにアドレスを返さない。

1-レジスタ・フィールドで指定されるアドレス・レジスタに最後にアクセスしたテーブルのアドレスを返す。レジスタ・フィールド:最後のテーブルのアドレスを返すアドレス・レジスタ。

Aフィールド=0のとき、このフィールドは000でなければならない。

FCフィールド:

10XXX -ファンクション・コードはビット XXX で指定される。

01DDD - ファンクション・コードはデータ・レジスタ DDD にある。

00000 - ファンクション・コードはSFC レジスタにある。

00001 - ファンクション・コードはDFC レジスタにある。

コプロセッサ命令

cpGEN

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	C	P-ID ≠ 0	00	0	0	0		モード	実効で	*ドレス 	レジス	タ
					37	プロセ	サ依存	コマン	ド・ワ	- K					
			;	オプシ	ョンの集	受効ア	ドレスま	たはコ	プロセ	ッサ定	養拡張!	フード			

cpScc

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	1	1	1	C	P-ID ≠ 00	00	0	0	1		モート		アドレス レジスタ セッサ条件			
0	0	0	0	0	0	0	0	0	0		7	プロセ	ッサ条	件		
		2	トプショ	ンの実	効アド	レスま	たはコ	プロセ	ッサ定義	拡張り	ード					

cpDBcc

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	С	P-ID # 0	00	0	0	1	0	0	1		レジスタ	
0	0	0	0	0	0	0	0	0	0		7	プロセ	ッサ条	件	
					オプシ	ョンの	コプロ・	セッサア	定義拡張	ラワート	?				
					デ	ィスプ	レース	メント	(16 ビッ	· h)					

cpTRAPcc

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	CI	P-ID ≠ 0	00	0	0	1	1	1	1		モード	
0	0	0	0	0	0	0	0	0	0		7	プロセ	ッサ条件	‡	
	-				オプシ	ョンの	コプロ	セッサ	定義拡張	張ワー	۴				
						オ	プション	ノのワー	- K						
					ま	たはロ	ング・「	フード・	オペラ	ンド					

モード・フィールド: 010 = ワード・オペランド 011 = ロング・ワード・オペランド 100 = ディスプレースメントなし

срВсс

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	CI	P-ID ≠ 0	00	0	1	サイズ		7	プロセ	ッサ条件	牛	
				;	オプショ	ンのこ	コプロセ	ッサガ	2義拡張"	フード					
							ワード	または							
					ロング	・ワー	ド・ディ	スプ	レースメ	ント					

サイズ・フィールド:0=ワード・ディスプレースメント 1=ロング・ワード・ディスプレースメント

cpSAVE

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	C	P-ID ≠ 00	00	1	0	0		モード		ドレス	レジスタ	

cpRESTORE

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	С	P-ID ≠00	00	1	0	1		モード		1	ノジスタ	

overthe.

purlatifiqa.

124 94 45 45 45

34280

ARCYCESSAL ARCYCESSAL ARCYCESSAL ARCYCESSAL

第 4 章

処 理 状態

本章では、プロセッサの処理状態について解説します。ステータス・レジスタのスーパバイザ部分にあるビットの機能を述べ、例外状態に対してプロセッサがどのように処置を行なうかを説明します。

プロセッサは停止していないときには、通常または例外処理状態にあります。プロセッサが命令を実行しているとき、または命令あるいはオペランドをフェッチしているときには、通常の処理状態にあります。また、命令の結果を格納したりコプロセッサとやりとりを行なっているときにも通常の処理状態にあります。

注: 例外処理とは、プログラムの通常処理状態から、システム・ルーチン、割込みルーチン、そしてその他の割込みハンドラへの移行中の状態を指します。例外処理には、すべてのスタッキング操作、例外ベクタのフェッチ、および例外による命令パイプの充てんが含まれます。例外処理は、例外ハンドラ・ルーチンの最初の命令の実行が開始されると完了します。

プロセッサは、割込みの認識応答、命令のトレース、またはトラップの結果により、あるいはその他の例外的な状態の発生により、例外処理状態に入ります。例外は特定の命令を実行することによって、あるいは命令の実行中に生じる異常状態によって発生します。また、割込み、バス・エラー、およびいくつかのコプロセッサ応答によっても発生します。例外処理では、例外を処理するハンドラやルーチンに効率よく制御を移せるようになっています。

例外処理状態にあるときに、プロセッサがバス・エラーを受け取ったり、アドレス・エラーを発生すると、致命的なシステム障害が発生します。このような障害が発生するとプロセッサは停止してしまいます。たとえば、あるバス・エラーの例外処理を実行している間に別のバス・エラーが発生したが、MC68030がまだ通常処理に移行しておらず、マシンの内部状態のセーブを完了していない場合、プロセッサはシステムが使用不能になったものと判断してホルトします。ホルト状態のプロセッサを再スタートさせるには、外部リセットしか方法はありません(プロセッサがSTOP命令を実行して入るストップ状態は通常の処理状態の特殊ケースで、バス・サイクルは発生しません。これはストップ状態であり、ホルト状態とは異なります)。

4.1 特権レベル

プロセッサは、ユーザ・レベルとスーパバイザ・レベルの2つの特権レベルのいずれかで動作します。スーパバイザ・レベルのほうがユーザ・レベルより高い特権レベルです。特権レベルの低いユーザ・レベルでは、実行できない命令がありますが、スーパバイザ・レベルではすべての命令を実行できます。これによって、スーパバイザとユーザを区別することができるため、スーパバイザは権限のないアクセスからシステム資源を保護することができます。プロセッサはステータス・レベル

のSビットで指示される特権レベルを使用して、ユーザまたはスーパバイザ特権レベルを選択し、スタック操作にユーザ・スタック・ポインタまたはスーパバイザ・スタック・ポインタを選択することができます。プロセッサは、ファンクション・コードでバス・アクセス(スーパバイザまたはユーザ・モード)を識別するため、スーパバイザとユーザ・モードの違いを認識できます。メモリ管理ユニットは特権レベルの表示を用いて、メモリ・アクセスの制御と変換を行ない、ユーザ・プログラムのアクセスからスーパバイザ・コード、データ、および資源を保護します。

多くのシステムでは、プログラムの大部分がユーザ・レベルで実行されます。ユーザ・プログラムは、それ自身のコードとデータ領域にしかアクセスできず、他の情報へのアクセスが制限されることもあります。OSは通常スーパバイザ特権レベルで実行されます。OSはすべての資源にアクセスでき、ユーザ・レベルのプログラムのためのオーバヘッド・タスクを実行し、それらの活動を調整します。

4.1.1 スーパバイザ特権レベル

スーパバイザ・レベルは上位の特権レベルです。この特権レベルは、ステータス・レジスタのSビットによって設定されます。Sビットがセットされている場合、プロセッサはスーパバイザ特権レベルにあり、すべての命令を実行できます。スーパバイザ・レベルで実行されている命令に対するバス・サイクルは、通常"スーパバイザ参照"に分類され、FCO-FC2のファンクション・コード値でスーパバイザ・アドレス空間を識別します。

マルチタスキングのOSでは、各ユーザ・タスクに関連付けられたスーパバイザ・スタック空間をもち、別に割込み関連タスク用のスタック空間を用意するほうがより効率的です。MC68030 はマスタおよび割込みの2つのスーパバイザ・スタックを備えており、ステータス・レジスタのMビットでこの2つのうちどちらをアクティブにするかを選択します。Mビットが1にセットされているとき、スーパバイザ・スタック・ポインタ参照(暗黙に、あるいはアドレス・レジスタ A7を指定したもの)は、マスタ・スタック・ポインタ MSPにアクセスします。OS は各タスクのMSPがスーパバイザ・データ空間のタスク関連領域を指すように設定します。これによって、タスク関連のスーパバイザ動作を、現在実行中のタスクと偶然に一致する可能性のある非同期のI/O関連スーパバイザ・タスクと分離します。マスタ・スタック(MSP)は、現在実行中の各ユーザ・タスクに関するタスク制御情報を個別に維持することができ、タスク・スイッチが行なわれたときにソフトウェアがMSPポインタを更新することにより、タスク関連のスタック情報を効率よく転送するための手段を提供します。他のスーパバイザ・スタック(ISP)は、割込み処理ルーチンの要求に応じて、割込み制御情報および作業用空間として使用することができます。

Mビットがクリアされているとき、MC68030 はスーパバイザ特権レベルの割込みモードにあり、MC68000 、MC68008 、およびMC68010 のスーパバイザ・モードと同じ動作を実行します(プロセッサはリセット動作後にこのモードになります)。このモードでは、スーパバイザ・スタック・ポインタ参照はすべて割込みスタック・ポインタ (ISP)を使用します。

ステータス・レジスタのMビットの値は、特権命令の実行には影響を与えません。マスタおよび割込みモードの両方がスーパバイザ特権レベルにあります。Mビットに影響を与える命令は、MOVE to SR、ANDI to SR、EORI to SR、ORI to SR およびRTEです。また、プロセッサは割込みに対する例外処理の過程で、Mビットの状態をセーブしたのち、SRのMビットをクリアします。

例外処理はすべてスーパバイザ特権レベルで実行されます。例外処理中に発生するすべてのバス・サイクルが"スーパバイザ参照"であり、スタック・アクセスはどれもアクティブ・スーパバイザ・スタック・ポインタを使用します。

4. 1. 2 ユーザ特権レベル

ユーザ・レベルは下位の特権レベルです。この特権レベルはステータス・レジスタのSビットによって判定されます。Sビットがクリアされている場合、プロセッサはユーザ・レベルで命令を実行します。

ほとんどの命令は、ユーザ・レベルとスーパバイザ・レベルのいずれかの特権レベルで実行されますが、システムに対して重要な影響を与える一部の命令は特権化されていて、スーパバイザ・レベルでしか実行できません。たとえば、ユーザ・プログラムでは、STOP命令やRESET命令は実行できません。ユーザ・プログラムが管理された方法以外でスーパバイザ特権レベルに入るのを防止するために、ステータス・レジスタのSビットを変更できる命令は特権化されています。ユーザ・プログラムでTRAP # n命令を使用すれば、管理された方法によってOSのサービスにアクセスすることができます。

ユーザ・レベルで実行される命令のバス・サイクルは "ユーザ参照" に分類され、FCO~FC2のファンクション・コード値でユーザ・アドレス空間を指定します。プロセッサのメモリ管理ユニットは、イネーブルになっているときには、ファンクション・コード値を使用して、ユーザとスーパバイザの動作を区別し、アドレス空間で保護された部分へのアクセスを管理することができます。プロセッサがユーザ・レベルにあるときには、暗黙にシステム・スタック・ポインタを参照したり、明示的にアドレス・レジスタ7(A7)を参照すると、すべてユーザ・スタック・ポインタ(USP)を参照することになります。

4.1.3 特権レベルの変更

ユーザ・レベルからスーパバイザ・レベルに変更するには、プロセッサに例外処理を行なわせる 条件の1つが発生しなければなりません。例外状態を発生させることによって、ユーザ・レベルから スーパバイザ・レベルに切り換え、さらにマスタ・モードから割込みモードに切り換えることがで きます。例外処理は、ステータス・レジスタのSビットとMビットの現在値を(ステータス・レジス タの残りの部分とともに)、アクティブ・スーパバイザ・スタックにセーブし、Sビットをセットし てプロセッサを強制的にスーパバイザ・レベルにします。処理中の例外が割込みであり、かつMビットがセットされている場合はMビットがクリアされ、プロセッサは割込みモードになります。命 令の実行はスーパバイザ・レベルで進行し、例外状態の処理が行なわれます。

スーパバイザ・レベルからユーザ・レベルに戻るには、システム・ルーチンで、MOVE to SR、ANDI to SR、EORI to SR、ORI to SR、またはRTEを実行しなければなりません。MOVE、ANDI、EORI、およびORI to SR、そしてRTE命令は、スーパバイザ・レベルで実行でき、ステータス・レジスタのS ビットの変更が可能です。これらの命令を実行した後、命令パイプラインはフラッシュされ、所定のアドレス空間から再充てんされます。この動作はREFILL 信号のアサートにより外部に通知されます。

RTE命令は例外が発生したときに実行されていたプログラムに復帰します。RTE命令は、スーパバイザ・スタックにセーブされている例外スタック・フレームを復元します。スタックの先頭にあるフレームが割込み、トラップ、または命令例外によって生成されたものである場合、RTE命令はステータス・レジスタとプログラム・カウンタの内容をスーパバイザ・スタックにセーブされている値に復元します。ついで、プロセッサは復元されたプログラム・カウンタ・アドレスから、ステータス・レジスタのSビットの値によって決まる特権レベルで実行を継続します。スタックの先頭にあるフレームが、バス・フォールト(バス・エラーまたはアドレス・エラー例外)によって生成されたものである場合、RTE命令はセーブされているプロセッサのすべての内部状態をスタックから復元します。

FC2	FC1	FC0	アドレス空間
0	0	0	(未定義、予約) *
0	0	1	ユーザ・データ空間
0	1	0	ユーザ・プログラム空間
0	1	1	(未定義、予約) *
1	0	0	(未定義、予約) *
1	0	1	スーパバイザ・データ空間
1	1	0	スーパバイザ・プログラム空間
1	1	1	CPU空間

表 4-1 アドレス空間のエンコーディング

4. 2 アドレス空間の種類

プロセッサは要求されるアクセスの種類に応じて、ファンクション・コード信号により各バス・サイクルに対応するターゲット・アドレス空間を指定します。スーパバイザ/ユーザおよびプログラム/データを区別するだけでなく、割込みアクノリッジ・サイクルなどの特殊プロセッサ・サイクルを識別することもできます。また、メモリ管理ユニットは、アクセスを制御し適切なアドレス変換を実行することができます。表4-1に、MC68030で定義されているアクセスの種類と対応するファンクション・コードFC0-FC2の値をリストします。

ユーザ・プログラムおよびデータ・アクセス用のメモリ・ロケーションは、あらかじめ定義されていません。また、スーパバイザ・データ空間のロケーションも定義されていません。リセット時には、スーパバイザ・プログラム空間のメモリ・ロケーション0から始まる最初の2つのロング・ワードが、プロセッサの初期化に使用されます。それ以外、MC68030で明示的に定義されているメモリ・ロケーションはありません。

ファンクション・コード \$ 7([FC2:FC0] = 111)は、CPUアドレス空間を選択します。これは特殊なアドレス空間で、命令やオペランドは含まれていませんが、特殊プロセッサ機能のために確保されています。プロセッサはこの空間にアクセスすることにより、特殊な目的をもつ外部デバイスと交信を行ないます。たとえば、MC68000ファミリのすべてのプロセッサは、CPU 空間を割込みアクノリッジ・サイクルに使用します。また、MC68020と MC68030は、ブレークポイント・アクノリッジとコプロセッサ操作にも、CPU 空間アクセスを行ないます。

スーパバイザ・プログラムはMOVES命令を使用して、ユーザ空間とCPUアドレス空間を含む全アドレス空間にアクセスすることができます。MOVES命令を使用して、CPU空間バス・サイクルを発生させることができますが、これによってシステムの正常な動作に妨害を与えることがありますので、MOVESを使用してCPU空間にアクセスする場合には注意が必要です。

4. 3 例外処理

例外は正常な処理の流れを変える特殊状態と定義されます。内部と外部の両方の状態によって例外が発生します。例外を発生する外部状態は、外部デバイスからの割込み、バス・エラー、コプロセッサ検出エラー、およびリセットがあります。命令、アドレス・エラー、トレース、およびブレークポイントなどが、例外を発生する内部状態です。TRAP、TRAPcc、TRAPV、cpTRAPcc、CHK、CHK2、RTEおよびDIV命令はすべて、通常の実行の一環として例外を生成することができます。そ

^{*}アドレス空間3はユーザ定義用に予約されており、0および4は 将来使用のためモトローラにより予約されています。

の他、不当命令、特権違反、およびコプロセッサ・プロトコル違反も例外を発生します。

例外処理は、プログラムの通常処理から例外状態に要求される処理への移行であり、例外ベクタ・テーブルと例外スタック・フレームが関係します。本章では、ベクタ・テーブルと一般的な例外スタック・フレームについて説明します。例外処理の詳細については、「第8章 例外処理」を参照してください。また、コプロセッサが検出する例外の詳細は、「第10章 コプロセッサ・インタフェースの説明」で説明しています。

4.3.1 例外ベクタ

ベクタ・ベース・レジスタは、1024バイトの例外ベクタ・テーブルのベース・アドレスを保持しており、この中には256 の例外ベクタが含まれています。例外ベクタには、例外処理が完了すると実行を開始するルーチンのメモリ・アドレスが入っています。これらのルーチンは、対応する例外に応じた一連の操作を実行します。例外ベクタにはメモリ・アドレスが入っているため、リセット・ベクタを除いて長さはすべて1ロング・ワードです。リセット・ベクタは、割込みスタック・ポインタの初期化に使用するアドレス、およびプログラム・カウンタの初期化に使用するアドレスの2つで構成されています。

例外ベクタのアドレスは、8ビットのベクタ番号とベクタ・ベース・レジスタ(VBR)で作られます。例外ベクタ番号には外部デバイスから得られるものとプロセッサが自動的に供給するものがあります。プロセッサは、このベクタ番号を4倍にしてベクタ・オフセットを計算し、それをVBRに加算します。その合計がベクタのメモリ・アドレスになります。リセット・ベクタ以外の例外ベクタはすべて、スーパバイザ・データ空間にあります。リセット・ベクタは、スーパバイザ・プログラム空間にあります。プロセッサのメモリ・マップでは、初期のリセット・ベクタだけが固定されています。初期化が完了してしまうと、固定された割当てはなくなります。VBRはベクタ・テーブルのベース・アドレスを与えますので、ベクタ・テーブルはメモリのどこにでも配置することができます。OSで実行される個々のタスクに対してダイナミックに再配置することも可能です。例外処理の詳細は、「第8章 例外処理」で説明しています。また、表8-1に例外ベクタの割当てを示します。

4.3.2 例外スタック・フレーム

例外処理では、プロセッサの現在のコンテキストのうち書き換えられる可能性のある部分のほとんどがセーブされます。このコンテキストは、例外スタック・フレームとよぶフォーマットで構成されています。この情報には、常にステータス・レジスタのコピー、プログラム・カウンタ、ベクタのベクタ・オフセット、およびフレーム・フォーマット・フィールドが含まれています。フレーム・フォーマット・フィールドは、スタック・フレームのタイプを識別します。RTE命令は、フォーマット・フィールドの値を使用して、スタック・フレームに格納されている情報を適切に復元し、スタック空間の割当て解除を行ないます。例外スタック・フレームの一般的な形式を図4-1に示します。例外スタック・フレームの完全なリストが「第8章 例外処理」にありますので参照してください。




図4-1 一般的な例外スタック・フレーム

第 5 章

信号の説明

本章では、入力信号と出力信号を図5-1 に示す機能グループごとに簡単に説明します。各信号は短いパラグラフで説明してあり、その機能についての詳細が記載されている章がある場合は、それを参照するようになっています。

注:以下、信号を特定の状態に置くことを表わすのに、アサーションまたはアサート、およびネゲーションまたはネゲートという用語を頻繁に使用しています。アサーションとアサートはアクティブまたは真の信号を意味します。ネゲーションとネゲートは非アクティブまたは偽の信号を示します。これらの用語は、信号の電圧レベル("H" または "L")とは関係なく使用されます。




図5-1 信号の機能グループ

5. 1 信号名

MC68030の入力および出力信号を表5-1に示します。各信号の信号名とニーモニックが簡単な説明とともに記載してあります。各信号の詳細については、本文の該当するパラグラフとそこに示されている関連機能の説明の項を参照してください。

表5-1に示す信号の保証タイミング仕様は、「13章 電気的特性」に記載されています。

5. 2 ファンクション・コード信号(FCO~FC2)

これらのスリー・ステート出力は、現在のバス・サイクルのアドレス空間を識別します。表4-1にファンクション・コード信号と特権レベルおよびアドレス空間の関係を示しました。詳細については、「4.2 アドレス空間の種類」を参照してください。

5.3 アドレス・バス(A0~A31)

これらのスリー・ステート出力は、CPUアドレス空間を除く現在のバス・サイクルのアドレスを示します。CPUアドレス空間の詳細は、「4.2 アドレス空間の種類」を参照してください。A31が最上位アドレス信号です。アドレス・バスとバス操作の関係については、「7.1.2 アドレス・バス」を参照してください。

5. 4 データ・バス(D0~D31)

これらのスリー・ステート双方向信号は、MC68030と他のすべてのデバイスとの間の汎用データ 経路として働きます。このデータ・バスは、1 バス・サイクルで8、16、24または32 ビットのデータを転送することができます。データ・バスとバス操作の関係についての詳細は、「7. 1. 4 データ・バス」を参照してください。

5.5 転送サイズ信号(SIZO、SIZ1)

これらのスリー・ステート出力は、現在のバス・サイクルで転送される残りのバイト数を示します。A0、A1、 \overline{DSACKO} 、 \overline{DSACKI} および \overline{STERM} 、 \overline{SIZO} および \overline{SIZI} で、データ・バス上で転送されるビット数を定義します。サイズ信号およびそれらのダイナミック・バス・サイジングにおける用途についての詳細は、「7.2.1 ダイナミック・バス・サイジング」を参照してください。

5.6 バス制御信号

次に MC68030 の同期バス制御信号について説明します。

5. 6. 1 オペランド・サイクル・スタート(OCS: Operand Cycle Start)

この出力信号は、命令プリフェッチまたはデータ・オペランド転送の最初の外部バス・サイクルの開始を示します。 \overline{OCS} は、ダイナミック・バス・サイジングまたはオペランドのミスアラインメントに起因して実行される後続サイクルではアサートされません。 \overline{OCS} とバス操作の関係についての詳細は、「7. 1. 1 バス制御信号」を参照してください。

表5-1 信号一覧

信 号 名	ニーモニック	機能
ファンクション・コード	FC0-FC2	各バス・サイクルのアドレス空間を識別するために使用する3ビットのファンクション・コード
アドレス・バス	A0-A31	32 ビットのアドレス・バス
データ・バス	D0-D31	1バス・サイクル当たり8、16、24、または32ビットを転送するのに使用する32ビットのデータ・バ
サイズ	SIZO/SIZ1	このサイクルで転送する残りのバイト数を示す。これらの信号は、AOおよびA1とともにデータ・バスのアクティブなセクションを決める。
オペランド サイクル・スタート	OCS	$\overline{\rm OCS}$ はオペランド転送の第 1 バス・サイクルでのみアサートされる点を除いて、 $\overline{\rm ECS}$ と同じ機能をもつ。
外部サイクル・スタート	ECS	バス・サイクルの開始を示す。
リード/ライト	R/\overline{W}	プロセッサがリードまたはライトを行なうときにバス転送の方向を定義する。
リード・モディファイ・ライト・ サイクル	RMC	現行バス・サイクルが不可分のリード・モディファイ・サイクルの一部であることを示す。
アドレス・ストローブ	ĀS	バス上に有効なアドレスがあることを示す。
データ・ストローブ	DS	外部デバイスがデータ・バスに有効なデータを出力すべきこと、あるいはMC68030 カ データ・バスに有効なデータを出力していることを示す。
データ・バッファ・イネーブル	DBEN	外部データ・バッファにイネーブル信号を供給する。
データ転送および サイズ・アクノリッジ	DSACKO/ DSACKI	要求されたデータ転送操作が完了したことを示すバス応答信号。また、この2本のラインはサイクルはサイクルごとに外部バス・ポートのサイズを示し、非同期転送に使用される。
同期ターミネーション	STERM	ポート・サイズが32ビットであり、クロックの次の立下りエッジでデータのラッチが可能なことを示すバス応答信号。
キャッシュ インヒビット・イン	CIIN	MC68030 の命令キャッシュおよびデータ・キャッシュにデータをロードしないようにするための信号。
キャッシュ インヒビット・アウト	CIOUT	ATCエントリまたはTTxレジスタのCIビットを反映する。外部キャッシュにこれらのアクセスを無視するよう指示する。
キャッシュ・バースト要求	CBREQ	命令キャッシュまたはデータ・キャッシュに対するバースト要求を示す。
キャッシュ・バースト・アクノ リッジ	CBACK	アクセスされたデバイスがバースト・モードで動作可能なことを示す。
割込み優先レベル	IPLO-IPL2	プロセッサにエンコードされた割込みレベルを与える信号。
割込みペンディング	IPEND	割込みが保留されていることを示す。
オートベクタ	AVEC	割込みアクノリッジ・サイクル中にオートベクタを要求するための信号。
バス要求	BR	外部デバイスがバス・マスタになることを要求していることを示す信号。
バス許可	BG	外部デバイスがバス・マスタになれることを示す信号。
バス許可アクノリッジ	BGACK	外部デバイスがバス・マスタになったことを示す。
リセット	RESET	システム・リセット
ホルト	HALT	プロセッサにバス操作を停止させるための信号。
バス・エラー	BERR	誤ったバス操作を行なおうとしていることを示す。
キャッシュ・ディセーブル	CDIS	エミュレータをサポートするために、オンチップ・キャッシュをダイナミックにディセーブルするための信号。
MMUディセーブル	MMUDIS	MMU の変換メカニズムをダイナミックにディセーブルするための信号。
パイプの再充てん	REFILL	MC68030 がパイプの充てんを開始したことを示す。
マイクロシーケンサ・ステータス	STATUS	マイクロシーケンサの状態を示す。
クロック	CLK	プロセッサへのクロック入力
電源	VCC	電源
グランド	GND	グランド接続

5. 6. 2 外部サイクル・スタート(ECS: External Cycle Start)

この出力信号はバス・サイクルの開始を示します。 \overline{ECS} とバス操作の関係については、「7. 1. 1 バス制御信号」を参照してください。

5. 6. 3 $y-k/\sqrt{2}+(R/\overline{W}: Read/Write)$

このスリー・ステート出力信号はバス・サイクルの種類を定義します。 "H" レベルはリード・サイクルを示し、"L" レベルはライト・サイクルを示します。 R/\overline{W} とバス操作の関係については、「7. 1. 1 バス制御信号」を参照してください。

5. 6. 4 リード・モディファイ・ライト・サイクル(RMC: Read-Modify-Write Cycle)

このスリー・ステート出力信号は、現在のバス・サイクルが不可分のリード・モディファイ・ライト・サイクルであることを示します。この信号はリード・モディファイ・ライト操作中はアサートされたままです。 $\overline{\rm RMC}$ とバス操作の関係については、「7. 1. 1 バス制御信号」を参照してください。

5. 6. 5 アドレス・ストローブ(AS: Address Strobe)

このスリー・ステート出力信号は、アドレス・バス上に有効なアドレスがあることを示します。 $\overline{\rm AS}$ がアサートされているときには、ファンクション・コード、サイズ、およびリード/ライト信号も有効です。 $\overline{\rm AS}$ とバス操作の関係については、「7. 1. 3 アドレス・ストローブ」を参照してください。

5. 6. 6 データ・ストローブ(DS: Data Strobe)

このスリー・ステート出力信号は、リード・サイクルでは外部デバイスがデータ・バスに有効なデータを出力しなければならないことを示します。ライト・サイクルでは、MC68030が有効なデータをデータ・バスに出力していることを示します。2クロック同期ライト・サイクルでは、MC68030は $\overline{\rm DS}$ をアサートしません。 $\overline{\rm DS}$ とバス操作の関係については、 Γ 7. 1. 5 データ・ストローブ」を参照してください。

5. 6. 7 データ・バッファ・イネーブル(DBEN: Data Buffer Enable)

この出力は外部データ・バッファのイネーブル信号です。この信号はすべてのシステムに必要なものではありません。この信号のタイミングは、2クロック同期バス・サイクルをサポートするシステムでは使用できないことがあります。 $\overline{\rm DBEN}$ とバス操作の関係についての詳細は、 Γ 7. 1. 6 データ・バッファ・イネーブル」を参照してください。

5. 6. 8 データ転送およびサイズ・アクノリッジ(DSACKO、DSACK1: Data Transfer and Size Acknowledge)

これらの入力は要求されたデータ転送が完了したことを示します。また、各サイクルの終了時点で、外部バス・ポートのサイズを示します。これらの信号は非同期バス・サイクルにだけ有効です。これらの信号とダイナミック・バス・サイジングの関係については、「7. 1. 7 バス・サイクル・ターミネーション信号」を参照してください。

5. 6. 9 同期ターミネーション(STERM: Synchronous Termination)

この入力はバス・ハンドシェイク信号で、アドレス指定されたポート・サイズが32ビットであり、

リード・サイクルでは次の立下りクロック・エッジでデータをラッチすることを示します。この信号は同期操作にだけ有効です。 $\overline{\text{STERM}}$ とバス操作の関係についての詳細は、「7. 1. 7 バス・サイクル・ターミネーション信号」を参照してください。

5.7 キャッシュ制御信号

次にオンチップ・キャッシュに関連する信号について説明します。

5. 7. 1 キャッシュ・インヒビット・インプット(CIIN: Cache Inhibit Input)

この入力信号は、MC68030の命令キャッシュおよびデータ・キャッシュにデータがロードされないようにします。これは同期入力信号であり、バス・サイクルごとに解釈されます。 $\overline{\text{CIIN}}$ はライト・サイクル中は無視されます。 $\overline{\text{CIIN}}$ とオンチップ・キャッシュの関係については、 $\overline{\text{C0}}$ オンチップ・キャッシュの構成と操作」を参照してください。

5. 7. 2 キャッシュ・インヒビット・アウトプット(CIOUT: Cache Inhibit Output)

このスリー・ステート出力信号は、参照論理アドレスに対するアドレス変換キャッシュ・エントリのCI ビットの状態を反映するもので、外部キャッシュがバス転送を無視しなければならないことを示します。参照論理アドレスが透過変換で指定される領域内の場合は、該当する透過変換レジスタのCI ビットで $\overline{ ext{CIOUT}}$ の状態を制御します。アドレス変換キャッシュと透過変換についての詳細は、「第9章 メモリ管理ユニット」を参照してください。また、内部キャッシュに対する $\overline{ ext{CIOUT}}$ の影響については、「第6章 オンチップ・キャッシュ・メモリ」を参照してください。

5. 7. 3 キャッシュ・バースト・リクエスト(CBREQ: Cache Burst Request)

このスリー・ステート出力信号は、命令キャッシュまたはデータ・キャッシュの1ラインを充てんするためのバースト・モード操作を要求します。情報の充てんについては、「6. 1. 3 キャッシュの充てん」、そしてバースト・モード操作に関するバス・サイクルの情報については、「7. 3. 7 バースト操作サイクル」を参照してください。

5. 7. 4 キャッシュ・バースト・アクノリッジ(CBACK: Cache Burst Acknowledge)

この入力信号は、アクセスされたデバイスがバースト・モードで動作可能であり、命令キャッシュまたはデータ・キャッシュに、最低もう1つのロング・ワードを供給できることを示します。バースト・モード操作については、「7.3.7 バースト操作サイクル」を参照してください。

5.8 割込み制御信号

次に MC68030 の割込み制御信号について説明します。

5. 8. 1 割込み優先レベル信号

これらの入力信号は、割込み状態の表示と周辺デバイスまたは優先順位回路からの割込みレベルのエンコーディングを与えます。 $\overline{IPL2}$ がレベル番号の最上位ビットです。

たとえば、 $\overline{\text{IPLn}}$ 信号は負論理であるため $\overline{\text{IPLO}}$ - $\overline{\text{IPLO}}$ が\$5を示すときは、割込みレベル2の割込み要求に対応します。MC68030の割込みに関する情報は、 $\lceil 8.1.9 \rceil$ 割込み例外」を参照してくだ

さい。

5. 8. 2 割込みペンディング(IPEND: Interrupt Pending)

この出力信号は割込み要求が内部で認識され、ステータス・レジスタ(SR)の現在の割込み優先マスクより優先順位が高いことを示します。この出力は、次の命令境界についてのプロセッサの操作を予測するために、外部デバイス(たとえば、コプロセッサや他のバス・マスタ)が使用するためのものです。割込みについては、「8. 1. 9 割込み例外」を参照してください。また、割込みに関連するバス情報については、「7. 4. 1 割込みアクノリッジ・バス・サイクル」を参照してください。

5. 8. 3 オートベクタ(AVEC: Autovector)

この入力信号は、MC68030が割込みアクノリッジ・サイクル中にオートベクタを生成しなければならないことを示します。オートベクタについての詳細は、「7.4.1.2 オートベクタ割込みアクノリッジ・サイクル」を参照してください。

5.9 バス調停制御信号

次にシステム内のどのデバイスがバス・マスタになるかを決定するのに使用する、3つのバス調停 制御信号について説明します。

5. 9. 1 バス要求(BR: Bus Request)

この入力信号は、外部デバイスがバス・マスタになる必要があることを示します。この入力は通常 "ワイヤードOR" されています(ただし、必ずしもオープン・コレクタ・デバイスで構成する必要はありません)。詳細については、「7.7 バス調停」を参照してください。

5. 9. 2 バス許可(BG: Bus Grant)

この出力信号は、MC68030が現在のプロセッサ・バス・サイクルの完了時にバスの制御権を放棄することを示します。詳細については、「7.7.2 バス許可」を参照してください。

5. 9. 3 バス許可アクノリッジ(BGACK: Bus Grant Acknowledge)

この入力信号は、外部デバイスがバス・マスタになったことを示します。詳細については、「7.7.7.3 バス許可アクノリッジ」を参照してください。

5. 10 バス例外制御信号

次に MC68030 のバス例外制御信号について説明します。

5. 10. 1 リセット(RESET)

この双方向オープン・ドレイン信号は、システム・リセットを開始するのに使用します。外部リセット信号は、MC68030 およびすべての外部デバイスをリセットします。

プロセッサからのリセット信号(RESET命令の動作の一部としてアサートされる)は、外部デバイスだけをリセットします。プロセッサの内部状態は変更されません。リセット・バス操作の説明は、「7.8 リセット動作」を参照してください。また、リセット例外に関する情報は、「8.1.1 リセット例外」を参照してください。

5. 10. 2 ホルト(HALT)

ホルト信号はプロセッサがバス動作を中断しなければならないことを示します。また、 \overline{BERR} とともに使用したときは、プロセッサが現在のバス・サイクルを再試行しなければならないことを示します。バス操作への \overline{HALT} の影響については、 $\overline{\Gamma 1.5}$ バス例外制御サイクル」を参照してください。

5. 10. 3 バス・エラー(BERR: Bus Error)

バス・エラー信号は無効なバス操作を行なっていることを示します。また、 \overline{HALT} とともに使用したときは、プロセッサが現在のサイクルを再試行しなければならないことを示します。バス操作への \overline{BERR} の影響については、「7.5 バス例外制御サイクル」を参照してください。

5. 11 エミュレータ・サポート信号

次の信号は、エミュレータにオンチップ・キャッシュとメモリ管理ユニットをディセーブルする手段を提供し、また内部ステータス情報を与えることによって、エミュレーションのサポートを行ないます。エミュレーションのサポートについての詳細は、「第12章 アプリケーション情報」を参照してください。

5. 11. 1 キャッシュ・ディセーブル(CDIS: Cache Disable)

キャッシュ・ディセーブル信号は、オンチップ・キャッシュをダイナミックにディセーブルして、エミュレータ・サポートを援助します。キャッシュに関しては、「6.1 オンチップ・キャッシュの構成と操作」を参照してください。エミュレータでこの信号を使用する方法については、「9.12 アプリケーション情報」を参照してください。1.2 でのままで、1.2 でのままでは、1.2 では、1.2 では、1.2 でのままでは、1.2 でのままでは、1.2 でのままでは、1.2 でのままでは、1.2 でのままでは、1.2 では、1.2 でのままでは、1.2 では、1.2 では、1.2 でのままでは、1.2 でのままでは、1.2 では、1.2 では、1.2

5. 11. 2 MMUディセーブル(MMUDIS: MMU Disable)

MMUディセーブル信号は、MMUによるアドレス変換をダイナミックにディセーブルします。アドレス変換については、「9.4 アドレス変換キャッシュ」を参照してください。この信号をエミュレータで使用する方法については、「第12章 アプリケーション情報」を参照してください。 $\overline{\rm MMUDIS}$ をアサートしても、アドレス変換キャッシュ(ATC)はフラッシュされません。 $\overline{\rm MMUDIS}$ がネゲートされると、再びATCエントリが使用できるようになります。

5. 11. 3 パイプラインの再充てん(REFILL: Pipeline Refill)

パイプラインの再充てん信号は、MC68030が内蔵する命令パイプラインの再充てんを開始したことを示します。この信号をエミュレータで使用する方法については、「第12章 アプリケーション情報」を参照してください。

5. 11. 4 内部マイクロシーケンサ・ステータス(STATUS: Internal Microsequencer Status)

マイクロシーケンサ・ステータス信号は、内部マイクロシーケンサの状態を示します。この信号がアサートされるクロック数によって、命令の境界、保留中の例外、およびホルト状態を示します。この信号をエミュレータで使用する方法については、「第12章 アプリケーション情報」を参照してください。

5. 12 クロック(CLK)

クロック信号はMC68030へのクロック入力です。この信号はTTLコンパチブルです。クロック 生成に関する要点については、「第12章 アプリケーション情報」、そしてクロックの電気的仕様に ついては、「第13章 電気的特性」を参照してください。

5.13 電源の接続

MC68030 はグランドに対し正電位である V_{CC} 電源に接続しなければなりません。 V_{CC} 接続はプロセッサ各部に十分な電流を供給するために、グループごとに配置されています。また、グランド接続も同様にグループごとに配置されています。「第 14 章 注文情報および機械的データ」に V_{CC} およびグランド接続のグループを記載しています。また、「第 12 章 アプリケーション情報」に代表的な電源インタフェースを示します。

5. 14 信号の要約

これまで説明した信号の電気的特性を表5-2にまとめて示します。

表5-2 信号一覧

信 号 機 能	信 号 名	入力/出力	アクティブ・ステート	スリー・ステート
ファンクション・コード	FC0-FC2	出力	"H"	Yes
アドレス・バス	A0-A31	出力	"H"	Yes
データ・バス	D0-D31	入出力	"H"	Yes
転送サイズ	SIZO/SIZ1	出力	"H"	Yes
オペランド・サイクル	OCS	出力	"L"	No
外部サイクル・スタート	ECS	出力	"L"	No
リード/ライト	R/W	出力	"H" / "L"	Yes
リード・モディファイ・ライト・サイクル	RMC	出力	"L"	Yes
アドレス・ストロープ	ĀŠ	出力	"L"	Yes
データ・ストローブ	DS	出力	"L"	Yes
データ・バッファ・イネーブル	DBEN	出力	"L"	Yes
データ転送およびサイズ・アクノリッジ	DSACKO /DSACKI	入力	"L"	_
同期ターミネーション	STERM	入力	"L"	-
キャッシュ・インヒビット・イン	CIIN	入力	"L"	-
キャッシュ・インヒビット・アウト	CIOUT	出力	"L"	Yes
キャッシュ・バースト要求	CBREQ	出力	"L"	Yes
キャッシュ・バースト・アクノリッジ	CBACK	入力	"L"	_
割込み優先レベル	IPLO-IPL2	入力	"L"	-
割込みペンディング	ĪPEND	出力	"L"	No
オートベクタ	AVEC	入力	"L"	_
バス要求	BR	入力	"L"	-
バス許可	BG	出力	"L"	No
バス許可アクノリッジ	BGACK	入力	"L"	_
リセット	RESET	入出力	"L"	No
ホルト	HALT	入力	"L"	-
バス・エラー	BERR	入力	"L"	_
キャッシュ・ディセーブル	CDIS	入力	"L"	-
MMU ディセーブル	MMUDIS	入力	"L"	-
パイプの再充てん	REFILL	出力	"L"	No
マイクロシーケンサ・ステータス	STATUS	出力	"L"	No
クロック	CLK	入力	-	_
電源	V _{CC}	入力	_	_
グランド	GND	入力	_	_

第 6 章

オンチップ キャッシュ・メモリ

MC68030マイクロプロセッサは、論理(仮想)アドレスでアクセスされる256バイトの命令キャッシュと256バイトのデータ・キャッシュを内蔵しています。これらのキャッシュは、外部バス動作を低減し、命令のスループットを大きくすることによって性能を改善します。

外部バス動作を減らせば、MC68030の性能を低下させることなく、外部デバイスに対するバスの可用性を増大させることができるため、全体的な性能が向上します。プログラムで必要な命令ワードやデータがオンチップ・キャッシュにあるときには、命令のスループットが大きくなり、外部バスを使用してそれらにアクセスする時間は要りません。さらに、命令ワードとデータを同時にアクセスできれば、命令のスループットは一層大きくなります。

図6-1に示すように、命令キャッシュとデータ・キャッシュは、別々のオンチップ・アドレス・バスおよびデータ・バスに接続されています。アドレス・バスを組み合わせて、メモリ管理ユニット (MMU)に論理アドレスが供給されます。MC68030 は、MMUのアドレス変換キャッシュにある論理アドレスを変換するためのアクセスを開始すると同時に、要求された命令またはデータ・オペランドに対応するキャッシュへのアクセスを開始します。命令キャッシュまたはデータ・キャッシュでヒットがあり、MMUがライトに対するアクセスを認可すると、情報はキャッシュから(リード時)またはキャッシュおよびバス・コントローラ(ライト時)に適宜転送されます。ヒットしなかった場合、MMUでアドレス変換されたアドレスを外部バス・サイクルに使用して、命令またはオペランドを取得します。要求されたオペランドがオンチップ・キャッシュのいずれかに存在するしないに関係なく、MMUのアドレス変換キャッシュは、外部サイクルが要求される場合、キャッシュのルックアップと並行して論理ー物理アドレス変換を実行します。

6. 1 オンチップ・キャッシュの構成と操作

次に、MC68030の内部キャッシュの構成と操作について説明します。

両方のオンチップ・キャッシュとも、それぞれ16ラインで構成される256バイトのダイレクト・マップ方式のキャッシュです。各ラインは4つのエントリよりなり、各エントリは4バイト長です。各ラインのタグ・フィールドには、そのラインの各エントリに対する有効ビットがあり、各エントリは個別に置換え可能です。バス・コントローラは適宜、バースト・モード操作を要求して、各ライン全体を置き換えます。キャッシュ制御レジスタ(CACR)は、スーパバイザ・プログラムからアクセスでき、両方のキャッシュの動作を制御します。

システム・ハードウェアは、キャッシュ・ディセーブル($\overline{\text{CDIS}}$)信号をアサートして、両方のキャッシュをディセーブルすることができます。 $\overline{\text{CDIS}}$ をアサートすると、CACRのイネーブル・ビットの状態には関係なく、両方のキャッシュをディセーブルすることができます。 $\overline{\text{CDIS}}$ は主にイン・サー




図6-1 内部キャッシュと MC68030

キット・エミュレータで使用するための信号です。

もう1つの入力信号であるキャッシュ・インヒビット・イン($\overline{\text{CIIN}}$)は、バス・サイクルごとに、データ・リードまたは命令フェッチのキャッシングを禁止します。キャッシュしてはならないデータの例としては、I/Oデバイス用データ、および要求されたオペランドのサイズに関係なく、全ポート幅のデータを供給できないメモリ・デバイスからのデータがあります。

以下のパラグラフでは、キャッシュ充てん中のCIINの使用法を説明します。

出力信号であるキャッシュ・インヒビット・アウト(\overline{CIOUT})は、指定された論理アドレスに対応するATCエントリ、またはそのアドレスに対応するトランスペアレント変換レジスタのキャッシュ・インヒビット(\overline{CIOUT})がでからなれており、かつ外部バス・サイクルが要求されるときは \overline{CIOUT} がアサートされ、そのアクセスに対し命令キャッシュとデータ・キャッシュは無視されます。外部ハードウェアでこの信号を使用して、外部キャッシュへのキャッシングを禁止することもできます。

リード・アクセスが発生し、要求される命令ワードまたはデータ・オペランドが該当するオンチップ・キャッシュに存在している場合(外部バス・サイクルは不要)は、その時点でMMUに無効な変換が存在しないかぎり、MMUは完全に無視されます(次の2つのパラグラフを参照のこと)。したがって、MMUの対応する CI ビットの状態も無視されます。 MMU は外部バス・サイクルを要求するすべてのアクセスを認可するために使用されます。したがって、アドレス変換が実行可能であり、有効になっていなければなりません。保護が検査され、 \overline{CIOUT} 信号が適宜アサートされます。

外部アクセスは、次のすべての条件が満たされた場合は、命令キャッシュまたはデータ・キャッシュのいずれかに対して、"キャッシュ可能"と定義されます。

- CACR の該当ビットをセットしてキャッシュがイネーブルされた。
- CDIS 信号がネゲートされた。
- ●アクセスに対して CIIN 信号がネゲートされた。
- ●アクセスに対して CIOUT 信号がネゲートされた。
- MMUがアクセスを認可した。

データ・キャッシュと命令キャッシュは、両方とも論理アドレスによって参照されるため、MMUが最初にイネーブルになったときを含め、タスク・スイッチ中または論理アドレスから物理アドレスへのマッピング変更時には、フラッシュしなければなりません。さらに、ページ・ディスクリプタが現在有効とマークされていて、後で無効タイプに変更される場合(コンテクスト・スイッチまたはページ置換え操作のため)は、最初に物理ページに対応するオンチップ命令キャッシュまたはデータ・キャッシュのエントリをクリア(無効化)しなければなりません。そうしないと(無効とマークされたメモリにあるディスクリプタをもつページに対して、オンチップ・キャッシュ・エントリが有効な場合)、プロセッサの動作は予測できません。

同一アドレスへのデータのリードおよびライト・アクセスについても、キャッシュ内のデータが外部メモリと一致するように、キャッシュの可能性に関する一貫したステータスをもっている必要があります。たとえば、ページ内でリード・アクセスを行なうために $\overline{ ext{CIOUT}}$ がネゲートされ、 $\overline{ ext{MMU}}$ の構成が変更されて同一ページ内でのライト・アクセスのために、引き続きアサートされた場合、これらのライト・アクセスがキャッシュ内のデータを更新せず、ステール・データとなるおそれがあります。同様に、 $\overline{ ext{MMU}}$ が複数の論理アドレスを同一物理アドレスにマップしたときは、それらの論理アドレスへの全アクセスが、同じステータスをもっていなければなりません。

6. 1. 1 命令キャッシュ

命令キャッシュは、図6-2に示すように1ラインのサイズが4ロング・ワード構成になっています。 これらの各ロング・ワードは、それぞれが個別に有効ビットをもっているため、独立したキャッシ




図6-2 オンチップ命令キャッシュの構成

ュ・エントリとみなされます。1ラインにある4つのエントリはすべて、同じタグ・アドレスをもっています。4ロング・ワードすべてに対するバースト充てんは、1ラインの充てんに費やす時間が4ロング・ワードへの非バースト・アクセスに要する同等のバス・サイクル時間と比べて短いときには有利です。なぜなら、後続のアクセスでも、参照したオペランドまたは命令に隣接するかその近傍のメモリ内容へのアクセスが要求される確率が高いためです。高速アクセス・モード(ページ、ニブル、またはスタティック・カラム)をサポートするダイナミック RAM を使用すれば、容易にMC68030のバースト・モードをサポートすることができます。

命令キャッシュはイネーブルされると、命令がCPUに要求されたときに、命令プリフェッチ(命令ワードおよび拡張ワード)を格納するのに使用されます。命令プリフェッチは、プログラム・フローに変更が生じたり(たとえば、分岐など)、ステータス・レジスタを変更する可能性のある命令が実行されるとき(いずれの場合も、命令パイプが自動的にフラッシュされ再充てんされる)を除いて、通常は順次メモリ・アドレスから要求されます。出力信号REFILLによってこの状態が通知されます。この信号の操作に関する詳細は、「第12章 アプリケーション情報」を参照してください。

命令キャッシュでは、16ラインのそれぞれに24ビットの最上位論理アドレス・ビットよりなるタグ、FC2ファンクション・コード・ビット(ユーザ・アクセスとスーパバイザ・アクセスを区別するために使用)、および4つの有効ビット(各ロング・ワードに対応)があります。命令キャッシュの構成については、図6-2を参照してください。アドレス・ビットA4-A7で16ラインのうちの1つと関連するタグを選択します。コンパレータは、選択されたタグのアドレスおよびファンクション・

コード・ビットと、アドレス・ビット A8-A31 および内部プリフェッチ要求からの FC2 を比較し、要求されたワードがキャッシュにあるかどうか判断します。 タグが一致し、対応する有効ビット (A2-A3で選択される)がセットされていれば、キャッシュ・ヒットが起こります。 キャッシュ・ヒットが起こると、アドレス・ビット A1で選択されるワードが命令パイプに供給されます。

アドレスおよびファンクション・コード・ビットが一致しなかったり、要求されたエントリが有効でない場合はミスが起こります。バス・コントローラは要求された命令ワードに対してロング・ワード・プリフェッチ操作を開始し、キャッシュ・エントリがキャッシュ可能であれば、そのエントリをロードします。キャッシュ・ライン全体を充てんするのに、バースト・モード操作を要求することができます。ファンクション・コードとアドレス・ビットが一致し、対応するロング・ワードが有効でない(ただし、そのラインに対する他の3つの有効ビットの1つまたは複数がセットされている)場合、シングル・エントリ充てん操作により、通常のプリフェッチ・バス・サイクル(単数または複数)(バーストではない)を使用して、要求されたロング・ワードだけを置き換えます。

6. 1. 2 データ・キャッシュ

データ・キャッシュは、PC 相対アドレッシング・モードによる参照および MOVES 命令によるアクセスを含め、CPU空間 (FC = \$ 7)を除く任意のアドレス空間に対してデータ・リファレンスを格納します。データ・キャッシュの操作は、アドレス比較とキャッシュ充てん操作を除いて、命令キャッシュの操作に類似しています。データ・キャッシュの各ラインのタグは、アドレス A8-A31 のほかに、ファンクション・コード・ビット FC0、FC1、および FC2 をもっています。キャッシュ制御回路は、ビット A4-A7を使用してタグを選択し、それをアクセス・アドレスの対応するビットと比較して、タグの一致があったかどうかを判断します。アドレス・ビット A2-A3 は、キャッシュ内で該当するロング・ワードの有効ビットを選択し、エントリのヒットが起こったかどうか判断します。ミスアラインメントのデータ転送は、2つのデータ・キャッシュ・エントリにまたがることもあります。この場合、プロセッサは一度に1エントリのヒットをチェックします。したがって、アクセスの一部がヒットし、一部がミスするということもあるわけです。ヒットとミスは別々に扱われます。図6-3にデータ・キャッシュの構成を示します。

データ・キャッシュの操作は、リード・サイクルとライト・サイクルでは異なります。データ・リード・サイクルは、命令キャッシュのリード・サイクルとまったく同様に動作し、ミスが発生するとメモリからオペランドを取り出すために、外部サイクルが開始され、アクセスがキャッシュ可能な場合は、データがキャッシュにロードされます。ミスアラインメントのオペランドが2つのキャッシュ・エントリにまたがる場合は、メモリから2つのロング・ワードを取り出す必要があります。また、バースト・モード操作を開始して、データ・キャッシュ全体のラインを充てんすることもできます。CPUアドレス空間からのリード・アクセスおよびアドレス変換テーブル・サーチ・アクセスは、データ・キャッシュには格納されません。

MC68030のデータ・キャッシュは、ライト・スルー・キャッシュです。ライト・サイクルでヒットが発生すると、オペランド・サイズに関係なく、またキャッシュが凍結されている場合でも、データはキャッシュと外部メモリの両方に書き込まれます(MMUがそのアクセスを認可した場合)。MMUがそのアクセスを無効であると判断した場合、そのライトはアボートされ、対応するエントリが無効になり、バス・エラー例外が発生します。キャッシュへのライトは、外部メモリへのライトの前に完了しますので、外部ライトがバス・エラーで終了しても、キャッシュには新しい値が入っています。データ・キャッシュの値は、外部ライト・サイクルが完了する前に別の命令で使用することもできます。ただし、これによって不都合な結果を生じないようにすることが必要です。バスの同期化についての詳細は、「7.6 バスの同期化」を参照してください。




図6-3 オンチップ・データ・キャッシュの構成

6. 1. 2. 1 ライト・アロケーション

スーパバイザ・プログラムは、ライト・サイクルでミスしたデータ・エントリに対し、データ・キャッシュを2種類のアロケーションのいずれかで構成しておくことができます。キャッシュ制御レジスタ内のライト・アロケーション(WA)ビットの状態により、"ノー・ライト・アロケーション"またはライトにおいてキャッシュのデータ・エントリの部分有効化を行なう"ライト・アロケーション"のいずれかを指定します。

"ノー・ライト・アロケーション" (WA = 0)を選択したときは、ライト・サイクルでミスが起こると、データ・キャッシュの内容は変更されません。このモードでは、プロセッサはライト操作中にキャッシュのエントリを置き換えません。キャッシュはライト・ヒットのときにだけ更新されます。 "ライト・アロケーション" (WA = 1)を選択したときは、プロセッサはキャッシュ可能なライト・サイクルで常にデータ・キャッシュを更新しますが、ヒットした更新エントリまたはロング・ワードに整列したロング・ワード・データで更新されたエントリしか有効にしません。ロング・ワードに整列したロング・ワード・データのライトでタグ・ミスが発生したときには、対応するタグが置き換えられ、書込み中のロング・ワードだけが有効としてマークされます。整列していないロング・ワード・データのライト、またはバイトあるいはワード・ライトでタグ・ミスが発生したときには、キャッシュ・ラインの他の3つのエントリだけが無効となり、そのデータはキャッシュに書き込まれず、


タグは変更されず、有効ビットがクリアされます。したがって、整列したロング・ワード・データのライトは、以前の有効データを置き換えることができますが、ミスアラインメントのデータ・ライトまたは非ロング・ワード・データのライトは、以前の有効エントリを無効にすることがあります。

ライト・アロケーションは、次の2つの例外的な状況のいずれかによって起こりうるキャッシュ内でのデータのステールを防止します。

- 1) 同一タスク内で2つまたはそれ以上の論理アドレスを1つの物理アドレスにマッピングする多重マッピング
- 2) 同じ物理ロケーションをスーパバイザおよびユーザ・モード・サイクルの両方でアクセス可能にした

データのステールは、"ノー・ライト・アロケーション"モードで操作を行なっていて、次のすべての条件が満足されたときに起こる可能性があります。

- ●オペレーティング・システムで多重マッピング(オブジェクト別名)が許可されている。
- ●リード・サイクルが "別名が付けられた" 物理アドレスの値をデータ・キャッシュにロードする。
- ●ライト・サイクルが発生し、上記と同じ別名が付けられた物理オブジェクトを、異なる論理アドレスを使用して参照したためキャッシュ・ミスが発生し、そのキャッシュ(同じページ・オフセットをもつ)が更新されなかった。



例1:

b2′-b3′ のユーザ・ワードを\$ 00001052 ヘライト (キャッシュ・ヒット、常にキャッシュとメモリを更新)

- A) 外部サイクルのスタート B) b2-b3←b2'-b3'
- A) 外部サイクルのスタート
- B) $b2-b3 \leftarrow b2'-b3'$

例2:

b6'-b9' のユーザ・ワードを\$00001056 ヘライト (タグ・マッチ、ロング・ワード・データ、ミスアラインメント、 b6-b7 はキャッシュ・ミス、b8-b9 はキャッシュ・ヒット)

- A) 外部サイクルのスタート
- A) 外部サイクルのスタート
- B) b8-b9 ← b8'-b9' B) b8
- B) b8-b9 ← b8'-b9'

例3:

b4'-b7' のユーザ・ロング・ワードを\$ 00001054 ヘライト (タグ・マッチ、キャッシュ・ミス、ロング・ワード・データ、 ロング・ワードの整列)

- A) 外部サイクルのスタート
- A) 外部サイクルのスタート
- B) $b4-b7 \leftarrow b4'-b7'$
- C) V1 ← 1

Gil A .

b4'-b7' のユーザ・ロング・ワードを\$ 00002054 ヘライト (タグ・マッチなし、ロング・ワード・データ、ロング・ワード の整列)

- A) 外部サイクルのスタート
- A) 外部サイクルのスタート
- B) TAG←TAG′
- C) b4-b7 ← b4'-b7'
- D) V0←0 V1←1 V2←0 V3←0

例5:

b6'-b9' のユーザ・ロング・ワードを\$ 00002056 ヘライト (タグ・マッチなし、ロング・ワード・データ、ミスアラインメ ント)

- A) 外部サイクルのスタート
- A) 外部サイクルのスタート
- B) V2 ← 0

図6-4 ノー・ライト・アロケートおよびライト・アロケート・モードの例

●次に、物理オブジェクトが最初の別名を使用してリードを行なうと、キャッシュからステール・ データが供給される。

この場合、キャッシュ内のデータはもはや物理メモリ内のデータとは一致しないため、ステール・データとなります。ライト・アロケーション・モードでは、ライト・サイクル中にキャッシュを更新するため、キャッシュ内のデータは物理メモリのデータと一致します。 $\overline{\text{CIOUT}}$ がアサートされたときには、ライト・サイクルがライト・アロケーション・モードで動作している場合でも、データのキャッシュは完全に無視されます。また、ライト・サイクルでは $\overline{\text{CIIN}}$ 信号は無視されるため、ライト・アロケーション・モードで動作しているときには、キャッシュ不可能データに対してもキャッシュ・エントリを生成することができます($\overline{\text{CIIN}}$ がライトでアサートされるとき)。図6-4に、各モードが5つの異なる状況のもとで動作する様子を示します。

6. 1. 2. 2 リード・モディファイ・ライト・アクセス

リード・モディファイ・ライト・サイクルのリード部分は、データ・キャッシュでは常にミスを起こします。ただし、システムがリード・モディファイ・ライト・サイクル・オペランドの内部キャッシングを許容している場合(CIOUTおよびCIINの両方がネゲートされている)、プロセッサはメモリからのデータ・リードを使用してデータ・キャッシュ内のマッチング・エントリを更新するか、マッチング・エントリがない場合にはリード・データにより新しいエントリを生成します。リード・モディファイ・ライト操作のライト部分でも、データ・キャッシュ内のマッチング・エントリの更新が行なわれます。ライト時にキャッシュ・ミスが起こった場合、書込み中のデータに対する新しいキャッシュ・エントリのアロケーションはWAビットで制御されます。しかし、データ・キャッシュはテーブル・サーチ・アクセスを完全に無視しますので、テーブル・サーチ・アクセスでは更新されません。

6. 1. 3 キャッシュの充てん

バス・コントローラは次の2つの方法のいずれかにより、どちらかのキャッシュにロードを行なうことができます。

- ●シングル・エントリ・モード
- ●バースト充てんモード

シングル・エントリ・モードでは、バス・コントローラはキャッシュ・ラインのロング・ワード・エントリを1つだけロードします。バースト充てんモードでは、1ライン全体(4つのロング・ワード)を充てんすることができます。これらのモードに必要なバス・サイクルに関する詳細は、「第7章バス操作」を参照してください。

6. 1. 3. 1 シングル・エントリ・モード

キャッシュ可能なアクセスが開始され、MC68030がバースト・モード操作を要求していないとき、あるいはそれが外部ハードウェアでサポートされていないときは、バス・コントローラが対応するキャッシュ・エントリにロング・ワードを1つ転送します。ロング・ワード全体が要求されます。応答デバイスのポート・サイズが32ビットより小さい場合、MC68030はロング・ワードの充てんに必要な全バス・サイクルを実行します。

転送サイズに関係なく、デバイスがデータ全体のポート幅を供給できないときには、応答デバイスが一貫してキャッシュ・インヒビット・インプット($\overline{\text{CIIN}}$)信号をアサートしなければなりません。たとえば、32 ビット・ポートは8 ビットまたは16 ビット転送であっても、常に32 ビットを供給しなければなりません。また、16 ビット・ポートは8 ビット転送であっても16 ビットを転送しなければならないのです。MC68030 は、バス・サイクルに対する32 ビットのターミネーション信号は、16




図6-5 シングル・エントリ・モード操作――8ビット・ポート

ビットまたは8ビットしか要求されない場合でも、32の有効データ・ビットの可用性を示すものと想定します。同様に、プロセッサは16ビットのターミネーション信号は16ビットのすべてが有効であることを示すものと想定します。デバイスがデータの全ポート幅を供給できない場合は、キャッシュ・エントリに対応するすべてのバス・サイクルで $\overline{\text{CIIN}}$ をアサートしなければなりません。

キャッシュ可能なリード・サイクルが $\overline{\text{CIIN}}$ と $\overline{\text{BERR}}$ をネゲートしてデータを供給すると、MC68030 はキャッシュ・エントリの充てんを試みます。図6-5 にキャッシュ内のデータ・ラインの構成を示します。b0、b1、b2 などの記号でライン内のバイトを識別します。ラインの各エントリでは、関連タグの有効ビットがロードするロング・ワード・エントリに対応します。1つの有効ビットがロング・ワード全体に適用されますので、シングル・エントリ・モード動作では、完全な32 ビット・データを供給しなければなりません。幅が32 ビット未満のポートでは、各エントリに対し何回かのリード・サイクルが必要です。

図6-5にバイト・アドレス \$ 03から始まる8 ビット・ポートからのバイト・データ・オペランドのリード・サイクル例を示します。データ・アイテムがキャッシュ可能な場合、この操作は4バス・サイクルで完了します。MC68030から要求されると、第1サイクルはアドレス \$ 03から1バイトを




図6-6 シングル・エントリ・モード操作——16ビット・ポート




図6-7 シングル・エントリ・モード操作——32ビット・ポート

読み出します。8 ビットの \overline{DSACKx} の応答により、MC68030 はアドレス \$ 00 から始まるロング・ワードの残りをフェッチしてきます。このバイトは、b3、b0、b1、b2の順にラッチされます。なお、キャッシュ・ロード操作中には、デバイスはキャッシュ内のそのロング・ワード・エントリに対する全サイクルにおいて、一貫して同じポート・サイズを示さなければなりません。

図6-6に16ビット・ポートからのバイト・データ・オペランドのアクセスを示します。この操作は2つのリード・サイクルを必要とします。最初のサイクルは、アドレス\$03にあるバイトを要求します。

デバイスが16ビットのDSACKxエンコーディングで応答した場合は、アドレス\$02にあるワード(要求されたバイトを含む)がMC68030に受け入れられます。第2サイクルは、アドレス\$00にあ




図6-8 シングル・エントリ・モード操作――ミスアラインメントのロング・ワードおよび8ビット・ポート

るワードを要求します。デバイスは再び16ビットDSACKxエンコーディングを応答するため、ロング・ワードの残りの2バイトがラッチされ、キャッシュ・エントリが充てんされます。

32 ビット・ポートでの、同じ操作を図6-7に示します。リード・サイクルが1サイクルしか必要ありません。このサイクルで4バイトすべて(要求されたバイトも含む)がラッチされます。

要求されたアクセスがミスアラインメントで2つのキャッシュにまたがる場合、バス・コントローラは両方の関連ロング・ワード・キャッシュ・エントリを充てんしようとします。この一例が、奇数ワード境界でロング・ワードを要求するオペランドです。MC68030は最初にオペランドのイニシャル・バイト(最初のロング・ワードにある)をフェッチし、ついでそのキャッシュ・エントリを充てんするための残りのバイトを要求し(ポート・サイズが32ビット未満のとき)、その後オペランドの残りのバイトおよび対応するロング・ワードを要求して、2番目のキャッシュ・エントリを充てんします。ポート・サイズが32ビットの場合、プロセッサは各キャッシュ・エントリに対して1回ずつ計2回アクセスを実行します。。

図6-8に、完了するまでに8バス・サイクルを要する、アドレス\$06にある8ビット・ポートからのロング・ワードのミスアラインメントのアクセスを示します。このロング・ワード・オペランドを読み出すには、8つの全アドレスにアクセスした場合、8ビットのポート・サイズ・エンコーディングが返ってくるため、8リード・サイクルを必要とします。これらのサイクルは、要求されたロング・ワードのある2つのキャッシュ・エントリをフェッチします。最初のサイクルはアドレス\$06にあるロング・ワードを要求し、最初に要求されたバイト(b6)を受け取ります。最初のロング・ワード以降の転送は、b7、b4、b5の順に実行されます。残りの4リード・サイクルは、2番目のキャッシュ・エントリの4バイトを転送します。操作全体のアクセスの順序は、b6、b7、b4、b5、b8、b9、bA、およびbBとなります。

次の図6-9に示す例は、16ビットの \overline{DSACKx} エンコーディングを返すデバイスからのミスアラインメントのロング・ワード・オペランドの読出しです。プロセッサはオペランドの最初の部分として、アドレス \$ 06 にあるワードを受け入れ、アドレス \$ 04 からのワードをキャッシュ・エントリに充てんするように要求します。次にプロセッサは、オペランドの2番目の部分として、アドレス \$ 08 にあるワードを読み出し、それもキャッシュに入れます。最後に、プロセッサは \$ 0A にあるワードにアクセスして2番目のロング・ワード・キャッシュ・エントリを充てんします。

32ビットのDSACKxエンコーディングを返すデバイスからのミスアラインメントのロング・ワー




図6-9 シングル・エントリ・モード操作――ミスアラインメントのロング・ワードおよび16ビット・ポート




図6-10 シングル・エントリ・モード操作―ミスアラインメントの ロング・ワードおよび32 ビットの DSACKx ポート

ド・オペランドの転送を行なうには、2リード・サイクルが必要です。図6-10に示すとおり、最初のリード・サイクルは、アドレス\$06にあるロング・ワードを要求し、そのロング・ワードをアドレス\$04にラッチします。2番目のリード・サイクルは、アドレス\$08にある2番目のキャッシュ・エントリに対応するロング・ワードをラッチします。 \overline{STERM} を使用して32ビット \overline{DSACKx} エンコーディングの代わりに32ビット・ポートを示す場合にも、2リード・サイクルが必要です。

ロング・ワードの全バイトがキャッシュ可能な場合は、エントリを充てんするのに必要な全バス・サイクルをとおして $\overline{\text{CIIN}}$ をネゲートしなければなりません。どのバイトもキャッシュ可能でない場合は、対応する全バス・サイクルをとおして $\overline{\text{CIIN}}$ をアサートしなければなりません。

 $\overline{\text{CIIN}}$ 信号をアサートすれば、リード・サイクル中にキャッシュが更新されません。ライト・サイクル(リード・モディファイ・ライト・サイクルのライト部分を含む)は、 $\overline{\text{CIIN}}$ 信号がアサートされていてもそれを無視し、キャッシュの状態(ライト・サイクルでのヒットの有無)、CACRのWAビットの状態、および MMU で指示された状態に応じて、データ・キャッシュの変更を行なうことができます。

キャッシュ・エントリのロードを行なおうとしているときに、バス・エラーが発生すると、エントリ・フィル操作をアボートしますが、必ずしもバス・エラー例外になるとはかぎりません。データ・キャッシュにロードするよう要求されたオペランドの一部(キャッシュ・エントリの残りのバイトではない)に対するリード・サイクルでバス・エラーが発生した場合、プロセッサはすぐにバス・エラー例外の処理を行ないます。しかし、エラーになったリード・サイクルがデータ・キャッシュを充てんするためだけ(データがターゲット・オペランドの一部ではない)の場合、例外は発生せず対応するエントリが無効としてマークされます。命令キャッシュでは、プロセッサはエントリを無効としてマークしますが、実行ユニットが命令ワードの使用を試みた場合は、例外処理を実行するだけです。

6. 1. 3. 2 バースト・モードの充てん

バースト・モードの充てんは、キャッシュ制御レジスタのビットによってイネーブルされます。 データ・キャッシュのバースト充てんをイネーブルにするには、データ・バースト・イネーブル・ビットをセットしなければなりません。同様に、命令キャッシュのバースト充てんをイネーブルにするには、命令バースト・イネーブル・ビットをセットする必要があります。バースト充てんがイネーブルされ、かつ対応するキャッシュもイネーブルされると、バス・コントローラは次のいずれかのケースでバースト・モードの充てん操作を要求します。

●インデックス付きタグの不一致に起因する命令キャッシュまたはデータ・キャッシュ・ミスに対 するリード・サイクル

●リード・サイクルでタグが一致するが、ライン内のすべてのロング・ワードが無効

バス・コントローラはキャッシュ・バースト要求信号($\overline{\text{CBREQ}}$)をアサートして、バースト・モードの充てん操作を要求します。応答デバイスはキャッシュ可能な $1\sim 4$ ロング・ワード・データを順次供給するか、ロング・ワードのデータがキャッシュ可能でない場合は、キャッシュ・インヒビット入力信号($\overline{\text{CIIN}}$)をアサートすることができます。応答デバイスがバースト・モードをサポートしておらず、 $\overline{\text{STERM}}$ でサイクルを終了する場合は、キャッシュ・バースト・アクノリッジ($\overline{\text{CBACK}}$) 信号をアサートして、その要求に対して認識応答を行なってはなりません。MC68030は $\overline{\text{DSACKx}}$ で終了するサイクル中には、 $\overline{\text{CBACK}}$ がアサートされても無視します。

キャッシュ・バースト要求信号($\overline{\text{CBREQ}}$)は、参照外部デバイスからのバースト・モード操作を要求します。バースト・モードで操作を行なうには、デバイスまたは外部ハードウェアは必要に応じて、下位アドレス・ビットをインクリメントでき、また現在のサイクルは 32 ビットの同期転送($\overline{\text{STERM}}$)でなければなりません。これについては、「第7章 バス操作」で説明しています。デバイスは MC68030が $\overline{\text{CBREQ}}$ をアサートするサイクルの終わりで、 $\overline{\text{CBACK}}$ ($\overline{\text{STERM}}$ と同時に)もアサートしなければなりません。 $\overline{\text{CBACK}}$ により、プロセッサはアドレスおよびバス制御信号をドライブし続け、後続の各サイクルの終了時($\overline{\text{STERM}}$ で定義される)に、最高4サイクルの間(4つのロング・ワードを読み込むまで)、次のキャッシュ・エントリのための新しいデータ値をラッチしなければなりません。りません。

キャッシュ・バーストが開始されると、第1サイクルは、実行ユニットによって明示的に要求される命令ワードまたはデータ・アイテムに対応するキャッシュ・エントリのロードを試みます。それ以降のサイクルは、キャッシュ・ラインへの後続エントリのためのものです。オペランドが1つのキャッシュ・ライン内で2つのキャッシュ・エントリにまたがっているときのミスアラインメントの転送の場合、最初のサイクルは下位アドレスにオペランド部分を含むキャッシュ・エントリに対応します。図6-11に4サイクルのバースト操作を示します。第2、第3、そして第4サイクルは、バースト・モードで実行されます。

バースト操作の第1サイクルと後続サイクルとの違いは、第1サイクルはマイクロシーケンサで要求されたもので、バースト充てんサイクルはバス・コントローラで要求されたものであるためです。したがって、第1サイクルからのデータが返ってくると、すぐにそれを実行ユニット(EU)で利用できます。しかし、バースト充てんサイクルからのデータは、バースト操作が完了するまでEUで利用することはできません。マイクロシーケンサは、ミスアラインメントのデータ・オペランドに対して2つの別々の要求を出しているため、EU は第1サイクルが完了した後、バースト操作中に返されたミスアラインメントのオペランドの最初の部分しか利用できません。マイクロシーケンサは、バースト操作が完了するまで待ってからでないと、オペランドの2番目の部分を要求することができません。通常、2番目の部分への要求は、バースト操作の第2サイクルが異常終了しないかぎり、データ・キャッシュ・ヒットになります。バースト操作メカニズムにより、アドレスはラップアラウンドで




図6-11 バースト操作サイクルとバースト・モード




図6-12 バースト充てんのラップアラウンドの例




図6-13 遅延バースト充てんの例

きるため、初期アドレスおよびオペランドのアラインメントには関係なく、キャッシュ・ラインの4つのロング・ワードすべてを1回のバースト操作で充てんすることができます。外部メモリ・システムの構造により、アドレス・ビット A2 および A3 を外部でインクリメントして、キャッシュにロードするための正しい順序で、ロング・ワードを選択しなければなりません。MC68030 はバースト・サイクルの間、アドレス・バス全体を一定に保持します。図6-12にこのアドレスのラップアラウンドを示します。最初のサイクルは、アドレス \$ 6からのロング・ワード・アクセスです。応答デバイスが \overline{CBACK} と \overline{STERM} (32 ビット・ポートを通知)を返すため、ベース・アドレス \$ 04 にあるロング・ワード全体が転送されます。 \overline{CBREQ} がアサートされたときの初期アドレスは \$ 06 ですので、次にキャッシュにバースト充てんされるエントリは、アドレス \$ 08、そして \$ 0C、最後に \$ 00 に対応していなければなりません。このアドレッシングは既存のニブル・モードのダイナミックRAMと同じであり、A2 および A3 に対応する外部モジュロ4カウンタを使用して、ページおよびスタティック・カラム・モードによりサポートすることができます。

MC68030 はアクセスの残りが同じキャッシュ・ラインに対応しない場合は、ミスアラインメントのアクセスの最初の部分では $\overline{\text{CBREQ}}$ をアサートしません。

図6-13はミスアラインメントのアクセスの最初の部分がアドレス \$ 0F にある例を示します。32 ビット・ポートでは、最初のアクセスがアドレス \$ 0C のキャッシュ・エントリに対応し、シングル・エントリ・ロード操作により充てんされます。アドレス \$ 10 にある2番目のアクセスは、2番目のキャッシュ・ラインに対応しており、バースト充てんを要求するため、プロセッサは $\overline{\text{CBREQ}}$ をアサートします。このバースト操作中は、ロング・ワード \$ 10、\$ 14、\$ 18、および \$ 1C はすべてこの順序で充てんされます。

プロセッサは、次のいずれかの状態が存在するときにはCBREQをアサートしません。

- ●該当するキャッシュがイネーブルされていない。
- ◆キャッシュのバースト充てんがイネーブルされていない。
- ●該当するキャッシュのキャッシュ凍結ビットがセットされている。
- ●現在の操作がリード・モディファイ・ライト操作のリード部分である。
- ●メモリ管理ユニット(MMU)が現在のページに対しキャッシングを禁止している。
- ●サイクルが2つのキャッシュ・ラインにまたがる(モジュロ16の境界を越える)オペランドの最初のアクセスに対するものである。

また、 $\overline{\text{CIIN}}$ および $\overline{\text{BERR}}$ のアサート、および $\overline{\text{CBACK}}$ の早期ネゲートを行なうと、次のとおりバースト操作に影響を与えます。

バースト操作の第1サイクルで $\overline{\text{CIIN}}$ をアサートすると、プロセッサによってデータがラッチされ(オペランド全体が最初のサイクルでラッチされる)、要求されたオペランドが整列している場合、データは命令パイプまたは実行ユニットに渡されます。ただし、データは対応するキャッシュにはロードされません。さらに、MC68030は $\overline{\text{CBREQ}}$ をネゲートし、バースト操作がアボートされます。要求されたオペランドの一部がリードされたままのとき(ミスアラインメントのために)には、 $\overline{\text{CBREQ}}$ をネゲートして、適当なアドレスから第2リード・サイクルを開始されます。

バースト操作の第2、第3、第4サイクルで $\overline{\text{CIIN}}$ がアサートされると、そのサイクル中は、該当するキャッシュにデータをロードせずに、 $\overline{\text{CBREQ}}$ をネゲートして、バースト操作をアボートします。しかし、そのデータが要求されたオペランドの一部を含むサイクルに対するものである場合、実行ユニットはそれを使用します。

バースト操作中に $\overline{\text{CBACK}}$ を早期にネゲートしてしまうと、現在のサイクルが通常どおり完了し、正常に転送されたデータが該当するキャッシュにロードされます。ただし、バースト操作はアボートされ、 $\overline{\text{CBREQ}}$ はネゲートされます。

バースト操作中にバス・エラーが発生しても、バースト操作はアボートされます。バーストの第 1サイクル(たとえば、バースト・モードに入る前)でエラーが発生した場合、バスから読み出された データは無視され、関連するキャッシュ・ライン全体が "無効" としてマークされます。アクセス がデータ・サイクルの場合、ただちに例外処理が進行します。 サイクルが命令フェッチの場合には、バス・エラー例外が保留状態になります。 このバス・エラーは、実行ユニットがいずれかの命令ワードを使用しようとした場合にのみ処理されます。パイプライン操作についての詳細は、「11. 2. 2 命令パイプ」を参照してください。

いずれのキャッシュでも、バースト・モードに入ったあと(つまり、第2サイクル以降)でバス・エラーが発生すると、そのサイクルに対応するキャッシュ・エントリが無効としてマークされますが、プロセッサは例外処理を行ないません(マイクロシーケンサがまだデータを要求していない)。命令キャッシュ・バーストの場合、アボートしたサイクルからのデータは、完全に無視されます。保留された命令プリフェッチは、依然保留されたままであり、順次プロセッサによって実行されます。第2サイクルがミスアラインメントのデータ・オペランドのフェッチの一部であり、かつバス・エラーが発生した場合、プロセッサはバースト操作を終了して、 $\overline{\text{CBREQ}}$ をネゲートします。いったんバーストが終了すると、マイクロシーケンサは2番目の部分に対するリード・サイクルを要求します。バーストが第2サイクルで異常終了しているため、データ・キャッシュはミスとなり、第2外部サイクルが要求されます。 $\overline{\text{BERR}}$ が再びアサートされると、 $\overline{\text{MC68030}}$ は例外処理を実行します。

バースト操作の第1サイクルのアクセスにおいて、"再試行"(\overline{BERR} と \overline{HALT} のアサートによって示す)を指示すると、プロセッサはバス・サイクルを再試行し、再び \overline{CBREQ} をアサートします。しかし、バースト操作の第2、第3、または第4サイクル中に \overline{BERR} と \overline{HALT} を同時にアサートして再試行を指示しても、たとえ要求したオペランドがミスアラインメントになっていようと再試行操作は行なわれません。バースト操作のバースト充てんサイクル中に \overline{BERR} と \overline{HALT} をアサートすると、

31 1	4 13					8	7		5	4				0
0000000000000000000	WA	DBE	CD	CED	FD	ED	0	0	0	IBE	CI	CEI	FI	EI

WA =ライト・アロケート

DBE = データ・バースト・イネーブル

CD =データ・キャッシュのクリア

CED = データ・キャッシュ内のエントリのクリア

FD =データ・キャッシュの凍結

ED =データ・キャッシュのイネーブル

IBE =命令バースト・イネーブル

CI =命令キャッシュのクリア

CEI =命令キャッシュ内のエントリのクリア

FI =命令キャッシュの凍結

EI =命令キャッシュのイネーブル

図6-14 キャッシュ制御レジスタ

バス・エラーとホルト操作が別々に行なわれます。プロセッサは \overline{HALT} がネゲートされるまではホルト状態のままで、 \overline{HALT} がネゲートされると、前のパラグラフで説明したとおりにバス・エラーを扱います。

6.2 キャッシュ・リセット

プロセッサのハードウェア・リセットが発生すると、両方のキャッシュのすべての有効ビットが クリアされます。両方のキャッシュのキャッシュ制御レジスタ(CACR)のキャッシュ・イネーブル・ ビット、バースト・イネーブル・ビット、およびフリーズ・ビット(図6-14参照)もクリアされ、効 果的に両方のキャッシュをディセーブルします。CACRのWAビットもクリアされます。

6.3 キャッシュの制御

キャッシュ・アレイには、MC68030の内部制御回路しか直接アクセスできませんが、スーパバイザ・プログラムでCACRのビットをセットしてキャッシュ操作の制御を行なうことができます。スーパバイザは、クリアするキャッシュ・エントリのアドレスをもつキャッシュ・アドレス・レジスタ (CAAR)にもアクセスできます。

6.3.1 キャッシュ制御レジスタ

図6-14に示すキャッシュ制御レジスタ(CACR) は、32 ビットのレジスタで、MOVEC 命令で読み書きでき、またリセットで間接的に変更することができます。これらの5 ビット(4-0)で命令キャッシュを制御します。他の6 ビット(13-8)はデータ・キャッシュを制御します。各キャッシュは個別に制御することができますが、1回のMOVEC命令で、両方のキャッシュに対して同時に操作を実行することができます。たとえば、ビット3と11がセットされているロング・ワードをCACRにロードすると、両方のキャッシュともクリアされます。ビット31-14および7-5は、モトローラが使用するために予約されています。これらは現時点ではゼロで読み出され、書込みを行なうと無視されます。将来的な互換性を維持するために、これらのビットをセットするような書込みは行なわないようにしてください。

6. 3. 1. 1 ライト・アロケート

WAビット(ビット13)をセットすると、ライト・サイクルに対してライト・アロケート・モード (「6. 1. 2. 1 ライト・アロケーション」参照)が選択されます。このビットをクリアすると、ノー・

ライト・アロケート・モードになります。このビットはリセットによりクリアされます。スーパバイザはユーザ・タスクとデータを共有したり、タスクが複数の論理アドレスを1つの物理アドレスにマップするときには、このビットをセットしなければなりません。データ・キャッシュがディセーブルされるか凍結されている場合、WAビットは無視されます。

6. 3. 1. 2 データ・バースト・イネーブル

DBE ビット(ビット12)をセットすると、データ・キャッシュのバースト充てんがイネーブルされます。データ・キャッシュのバースト充てんが必要なときに、オペレーティング・システムや他のソフトウェアがこのビットをセットします。DBE ビットはリセット操作によってクリアされます。

6. 3. 1. 3 データ・キャッシュのクリア

CDビット(ビット11)をセットすると、データ・キャッシュ内のすべてのエントリがクリアされます。オペレーティング・システムおよび他のソフトウェアは、コンテクスト・スイッチの前に、このビットをセットしてキャッシュからデータをクリアします。プロセッサは、MOVEC命令でCACRのCDビットに1をロードしたときに、データ・キャッシュ内のすべての有効ビットをクリアします。CDビットは常にゼロで読み出されます。

6. 3. 1. 4 データ・キャッシュのエントリのクリア

CED ビット(ビット10)をセットすると、データ・キャッシュの任意のエントリがクリアされます。図6-15に示すキャッシュ・アドレス・レジスタ(CAAR)のインデックス・フィールドは、インデックスおよびアドレスのロング・ワード選択部分に対応し、クリアするエントリを指定します。プロセッサは、EDおよびFD ビットの状態には関係なく、MOVEC命令がCACRのCED ビットに1をロードしたときに、エントリに対応する有効ビットをクリアすることによって指定したロング・ワードだけをクリアします。CED ビットは常にゼロで読み出されます。

6. 3. 1. 5 データ・キャッシュの凍結

FDビット(ビット9)をセットするとデータ・キャッシュが凍結されます。FDビットがセットされているときに、データ・キャッシュの読出しまたは書込み中に、ミスが起こるとインデックス付きのエントリは置き換えられません。しかし、データ・キャッシュでライト・サイクルがヒットすると、キャッシュが凍結されている間にもエントリが更新されます。FDビットがクリアされているとき、リード・サイクル中にデータ・キャッシュでミスが起こった場合は、エントリ(またはライン)が充てんされ、ミスしたライトでのエントリの充てんはWAビットで制御されます。FDビットはリセットによりクリアされます。

6. 3. 1. 6 データ・キャッシュのイネーブル

EDビット(ビット8)をセットすると、データ・キャッシュがイネーブルされます。このビットがクリアされると、データ・キャッシュがディセーブルされます。EDビットはリセット操作でクリアされます。スーパバイザは通常データ・キャッシュをイネーブルにしますが、必要に応じてEDをクリアしてシステムのデバッギングやエミュレーションを行なうことができます。データ・キャッシュをディセーブルにしてもエントリはフラッシュされません。再度イネーブルにすれば、以前に有効であったエントリは有効のままですので、引き続き使用できます。

6. 3. 1. 7 命令バースト・イネーブル

IBE ビット(ビット4)をセットすると、は命令キャッシュのバースト充てんがイネーブルになりま

す。命令キャッシュのバースト充てんが必要なときに、オペレーティング・システムや他のソフトウェアがこのビットをセットします。IBEビットはリセット操作でクリアされます。

6.3.1.8 命令キャッシュのクリア

CIビット(ビット3)をセットすると、命令キャッシュのすべてのエントリがクリアされます。オペレーティング・システムや他のソフトウェアは、コンテクスト・スイッチの前に、このビットをセットしてキャッシュから命令をクリアします。プロセッサは、MOVEC命令がCACRのCIビットに1をロードしたときに、命令キャッシュ内のすべての有効ビットをクリアします。CIビットは常にゼロで読み出されます。

6.3.1.9 命令キャッシュのエントリのクリア

ビット2、CEIビットをセットすると、命令キャッシュの任意のエントリがクリアされます。図6-15に示すキャッシュ・アドレス・レジスタ(CAAR)のインデックス・フィールドは、インデックスおよびアドレスのロング・ワード選択部分に対応し、クリアするエントリを指定します。プロセッサは、EIおよびFIビットの状態には関係なく、MOVEC命令がCACRのCEIビットに1をロードしたときに、エントリに対する有効ビットをクリアすることにより指定したロング・ワードだけをクリアします。CEIビットは常にゼロで読み出されます。

6. 3. 1. 10 命令キャッシュの凍結

ビット1、FI ビットをセットすると命令キャッシュが凍結されます。FI ビットがセットされているときに、命令キャッシュでミスが発生するとエントリ(またはライン)は置き換えられません。FI ビットがゼロにクリアされているとき、命令キャッシュでミスが発生した場合は、エントリ(またはライン)が充てんされます。FI ビットはリセットによりクリアされます。

6. 3. 1. 11 命令キャッシュのイネーブル

ビット0、EIビットをセットすると、命令キャッシュがイネーブルされます。このビットがクリアされると、命令キャッシュがディセーブルされます。EIビットはリセットでクリアされます。スーパバイザは通常命令キャッシュをイネーブルにしますが、必要に応じてEIをクリアしてシステムのデバッギングやエミュレーションを行なうことができます。命令キャッシュをディセーブルにしてもエントリはフラッシュされません。再度イネーブルにすると、以前に有効であったエントリは有効のままですので、引き続き使用することができます。

6.3.2 キャッシュ・アドレス・レジスタ

キャッシュ・アドレス・レジスタ(CAAR)は32 ビットのレジスタであり、その構成を図6-15 に示します。インデックス・フィールド(ビット7-2)には、"キャッシュ・エントリのクリア"操作のためのアドレスがあります。このフィールドのビットは、アドレスのビット7-2 に対応し、キャッシュ・ラインのインデックスおよびロング・ワードを指定します。現在はインデックス・フィールドしか使用されていませんが、このレジスタの全32 ビットがすべて実装されており、モトローラが使用するために予約されています。

31	8 7	2	1	0
キャッシュ・ファン	クション・アドレス	インデックス		

第 7 章

バス操作

本章ではバス、バスを制御する信号、およびデータ転送操作のためのバス・サイクルの機能を述べます。また、エラーおよびホルト状態、バス調停、およびリセット動作についても説明します。バスの操作はプロセッサまたは外部デバイスのどちらがバス・マスタであっても同じです。ここで述べるバス・サイクルの名称と説明は、バス・マスタ側から見たものです。正確なタイミング仕様については、「第13章 電気的特性」を参照してください。

MC68030のアーキテクチャはバイト、ワード、ロング・ワードのオペランドをサポートしていますので、データ転送およびサイズ・アクノリッジ入力($\overline{DSACK0}$ および $\overline{DSACK1}$)で制御される非同期バス・サイクルを使用して8 ビット、16 ビット、および32 ビットのデータ・ポートにアクセスすることができます。

同期ターミネーション信号(STERM)で制御される同期バス・サイクルは、32 ビット・ポート間の データ転送だけにしか使用できません。

MC68030は、バイト、ワードおよびロング・ワードのオペランドを任意のバイト境界でメモリに置くことができます。オペランドの境界が揃っていない場合、ポートのサイズに関係なく、オペランド転送には2サイクル以上のバス・サイクルが必要です。32 ビット幅以下のポートに対しては、ミスアラインメントがあったり、ポート幅がオペランド・サイズより小さい場合、2サイクル以上のバス・サイクルが必要なこともあります。命令ワードおよび関連する拡張ワードは、ワード境界に整列させておかなければなりません。ワードまたはロング・ワード・オペランドが整列していないと、MC68030はオペランド転送に複数のバス・サイクルを必要とするため、それらをワードまたはロング・ワード境界に整列しておけば、最適なプロセッサ性能が得られることを覚えておいてください。

7.1 バス転送信号

バスはMC68030と外部メモリ、コプロセッサ、または周辺デバイス間で情報の転送を行ないます。外部デバイスは8ビット、16ビット、または32ビットのデータを並列に扱うことができ、かつ本章で述べるハンドシェイク・プロトコルに従わなければなりません。バス転送中に扱うことができる最大ビット数は、ポート幅で定義されます。MC68030は転送のためのアドレスを指定するアドレス・バスとデータを転送するデータ・バスを内蔵しています。制御信号はサイクルの開始、アドレス空間および転送サイズ、そしてサイクルの種類を示します。選択されたデバイスは、サイクルを終了させるために使用する信号によって、サイクルの長さを制御します。ストローブ信号は、1つがアドレス・バス、もう1つがデータ・バスに対応しており、アドレスの有効性を通知するとともにデータのタイミング情報を提供します。

MC68030のバスは、どのポート・サイズでもMC68020のバスと同じ非同期モードで動作します。




図7-1 外部信号と内部信号の関係




図7-2 非同期入力サンプル・ウインド

非同期動作に使用するバスおよび制御入力信号は、内部でMC68030のクロックに同期しており遅延を生じます。この遅延はMC68030が非同期入力信号をサンプルし、入力をプロセッサの内部クロックに同期させ、さらにそれが "H" か "L" かを判断するするために必要な時間です。

図7-1にクロック信号、代表的な非同期入力、および関連する内部信号を示します。

さらに、すべての非同期入力に対し、プロセッサはクロック信号の立下りエッジ付近のサンプル・ウインドの中で入力レベルをラッチします。このウインドを図7-2に示します。あるクロックの立下りエッジで入力信号を認識するには、サンプル・ウインドの中では入力が安定していなければなりません。ウインド期間中に入力が変化した場合、プロセッサがどのレベルを認識するかは予測できません。しかし、プロセッサは常にラッチされたレベルを "H" または "L" に決めてからそれを使用します。確実な動作を行なうために、入力セットアップ時間およびホールド時間に適合することはもとより、どの入力信号も本章で述べるプロトコルに従わなければなりません。

32 ビットのポート・サイズをもつデバイスは同期モードの転送を行なうことができます。同期動作では、入力信号は外部的にプロセッサ・クロックと同期しており、同期化のための遅延は発生しません。

同期入力(\overline{STERM} , \overline{CBACK} , および \overline{CIIN})は、適切な動作を保証するために、これらがいつアサートまたはネゲートされたかに関係なく、アドレス・ストローブ(\overline{AS})がアサートされている間、バス・サイクル中のクロックのすべての立上りエッジに対し、サンプル・ウインド内で安定していなければなりません。

このサンプル・ウインドは、「第13章 電気的特性」の同期入力セットアップおよびホールド時間で定義されています。

7.1.1 バス制御信号

外部サイクル・スタート(\overline{ECS})は、プロセッサがバス・サイクルを開始したことを最も早く示す信号です。MC68030 はアドレス、サイズ、ファンクション・コード、リード/ライト、およびキャッシュ・インヒビット・アウト出力をドライブし、 \overline{ECS} をアサートしてバス・サイクルを開始します。しかし、プロセッサが必要なプログラムまたはデータ・アイテムをオンチップ・キャッシュで見つけるか、メモリ管理ユニット(MMU)のアドレス変換キャッシュ(ATC)でミスが発生する、あるいはMMUがアクセス時にフォールトを検出すると、プロセッサはアドレス・ストローブ(\overline{AS})をアサートせずに、そのサイクルをアボートします。 \overline{ECS} は最終的に \overline{AS} で条件付けられる各種タイミングを発生するのに使用できます。内部キャッシュのヒット、ATCのミス、またはMMUフォールトが発生した場合に \overline{ECS} がアサートされたあと、バス・サイクルがアボートするおそれがあるため、ASによる条件付けが必要になることがあります。 \overline{AS} のアサートは、これらの内部状態でバス・サイクルがアボートされなかったことを示します。

オペランド転送の最初の外部バス・サイクル中に、 \overline{ECS} によってオペランド・サイクルのスタート(\overline{OCS})信号がアサートされます。オペランド全体を転送するのに数サイクルのバス・サイクルが必要なときは、最初の外部バス・サイクルの初めにだけ、 \overline{OCS} がアサートされます。 \overline{OCS} に関するかぎり、"オペランド"はプログラムまたはデータ・アイテムで、実行ユニットが要求する1つのアイテムのことです。

ファンクション・コード信号(FC0~FC2)もバス・サイクルの初めにドライブされます。これらの3つの信号は、アドレスが適用される8つのアドレス空間(表4-1参照)の1つを選択します。現在5つのアドレス空間が定義されています。残りの3つのうち1つはユーザ定義のために予約されており、2つは将来の使用に備えてモトローラが予約しています。ファンクション・コード信号は、 $\overline{\rm AS}$ がアサートされている間有効です。

バス・サイクルの初めに、サイズ信号(SIZO、SIZ1)が $\overline{\text{ECS}}$ およびファンクション・コード信号とともにドライブされます。SIZOとSIZ1はオペランド・サイクル(1つまたは複数のバス・サイクルよりなる)、または32ビット未満のポート・サイズをもつデバイスからのキャッシュ充てん操作中に、転送する残りのバイト数を示します。表7-2にSIZOとSIZ1のエンコーディングを示します。これらの信号は $\overline{\text{AS}}$ がアサートされている間有効です。

リード/ライト (R/\overline{W}) 信号は、バス・サイクル中の転送の方向を決めます。この信号は、バス・サイクルの初めに状態を変え、 \overline{AS} がアサートされている間有効です。 R/\overline{W} はライト・サイクルの前にリード・サイクルがあるか、またはその逆の場合にだけ状態を変えます。この信号は2つのライト・サイクルの間連続して、"L" になったままのこともあります。

リード・モディファイ・ライト・サイクル信号(\overline{RMC})は、リード・モディファイ・ライト操作の最初のバス・サイクルの初めにアサートされ、その操作の最終バス・サイクルが完了するまでアサートされたままになっています。 \overline{RMC} 信号はリード・モディファイ・ライト操作の後に続くバス・サイクルのステート0が終わる前にネゲートされることが保証されています。

7. 1. 2 アドレス・バス

アドレス・バス信号(A0~A31)は、バス・サイクル中に転送するバイトのアドレス(または、最上位バイト)を定義します。プロセッサはバス・サイクルの初めにバス上にアドレスを置きます。アドレスは $\overline{\text{AS}}$ がアサートされている間有効です。

7.1.3 アドレス・ストローブ

アドレス・ストローブ(AS)は、アドレス・バス上のアドレスおよび各種制御信号の有効性を示す

タイミング信号です。この信号はバス・サイクルが開始された半クロック・サイクル後にアサート されます。

7. 1. 4 データ・バス

データ・バス信号(D0~D31)は、プロセッサ間で転送されるデータを含む双方向の非多重化パラレル・バスを構成します。リードまたはライト操作により、1回のバス・サイクルで8、16、24、または32 ビット(1、2、3、または4バイト)のデータを転送することができます。リード・サイクル中は、データはそのバス・サイクルのクロックの最後の立下りエッジで、プロセッサによってラッチされます。ライト・サイクルでは、ポート幅やオペランド・サイズに関係なくデータ・バスの全32 ビットがドライブされます。プロセッサは、ライト・サイクルで $\overline{\text{AS}}$ がアサートされた半クロック・サイクル後にデータをデータ・バスに置きます。

7. 1. 5 データ・ストローブ

データ・ストローブ(\overline{DS})は、データ・バスに印加されるタイミング信号です。リード・サイクルでは、プロセッサは \overline{DS} をアサートして外部デバイスにバス上にデータを置くよう通知します。リード・サイクル中は、 \overline{DS} は書き込むデータがデータ・バス上で有効であることを外部デバイスに知らせます。プロセッサはライト・サイクル中は、 \overline{AS} がアサートされた1クロック・サイクル後に \overline{DS} をアサートします。

7. 1. 6 データ・バッファ・イネーブル

データ・バッファ・イネーブル信号(\overline{DBEN})を使用して、データ・バス上にデータが存在している間に外部データ・バッファをイネーブルすることができます。リード操作では、バス・サイクルが開始された1クロック・サイクル後にアサートされ、 \overline{DS} がネゲートされるとネゲートされます。ライト操作では、 \overline{DBEN} は \overline{AS} がアサートされるとアサートされ、そのサイクルの間アクティブに保持されます。2クロック・バス・サイクルをサポートする同期システムでは、 \overline{DBEN} のタイミングを使用できない場合があります。

7. 1. 7 バス・サイクル・ターミネーション信号

非同期バス・サイクルでは、外部デバイスはバス・プロトコルの一部としてデータ転送およびサイズ・アクノリッジ信号($\overline{DSACK0}$ および $\overline{DSACK1}$ 、あるいはそのいずれか)をアサートします。リード・サイクルでは、これらの信号によってプロセッサにバス・サイクルを終了してデータをラッチするように通知します。ライト・サイクルでは、これらの信号は外部デバイスが正常にデータを格納し、サイクルを終了してもよいことを知らせます。また、これらの信号は表7-1に示すとおり、プロセッサに直前に完了したバス・サイクルのポート・サイズを知らせます。 $\overline{DSACK0}$ と $\overline{DSACK1}$ のタイミング関係については、「7.3.1 非同期リード・サイクル」を参照してください。

同期バス・サイクルでは、外部デバイスがバス・プロトコルの一部として同期ターミネーション信号(STERM)をアサートします。リード・サイクルでは、STERMがアサートされると、プロセッサがデータをラッチします。ライト・サイクルでは、外部デバイスが正常にデータをラッチしたことを知らせます。いずれの場合も、この信号はサイクルを終了し、32 ビット・ポートに対して転送が行なわれたことを示します。STERMのタイミング関係については、「7. 3. 4 同期リード・サイクル」を参照してください。

バス・エラー (BEER) 信号もバス・サイクルの終了を知らせる信号であり、 \overline{DSACKx} または \overline{STERM} がないときに、バス・エラー状態を示すのに使用できます。また、本章および「第 13 章 電気的特性」で述べる所定のタイミングに適合していれば、 \overline{DSACKx} または \overline{STERM} とともにアサートし

て、バス・エラー状態を表示することができます。また、 $\overline{\text{BERR}}$ および $\overline{\text{HALT}}$ 信号をいっしょにアサートして、再試行動作を示すこともできます。前述したとおり、 $\overline{\text{DSACKx}}$ または $\overline{\text{STERM}}$ 信号の代わりにあるいはそれらと連係させて、 $\overline{\text{BERR}}$ と $\overline{\text{HALT}}$ 信号を同時にアサートすることができます。最後に、オートベクタ($\overline{\text{AVEC}}$)信号を使用すれば、割込みアクノリッジ・サイクルを終了して、MC68030に内部でベクタ番号を生成し割込みハンドラ・ルーチンに飛ぶよう指示することができます。 $\overline{\text{AVEC}}$ は他のバス・サイクルではすべて無視されます。

7. 2 データ転送のメカニズム

MC68030のアーキテクチャはバイト、ワード、ロング・ワードのオペランドをサポートしており、データ転送およびサイズ・アクノリッジ入力($\overline{DSACK0}$ および $\overline{DSACK1}$ で制御される非同期サイクルを使用して、8、16、および32 ビットのデータ・ポートにアクセスすることができます。また、 \overline{STERM} で終了する32 ビット・ポート間の同期バス・サイクルもサポートしています。バイト、ワードおよびロング・ワードのオペランドを任意のバイト境界に置くことができます。ただし、ポート・サイズに関係なく、オペランドのミスアラインメントの転送には、余分なバス・サイクルが必要になることがあります。

プロセッサがバースト・モードの充てん操作を要求するときは、キャッシュ・バースト要求 ($\overline{\text{CBREQ}}$)信号をアサートしてオンチップ・キャッシュの1つにある1ラインの4つのエントリを充てんするように試みます。このモードは、ニブル、スタティック・カラム、またはページ・モードのダイナミックRAMとコンパチブルです。バースト充てん操作は、それぞれ $\overline{\text{STERM}}$ で終了する同期バス・サイクルを使用して、4つのロング・ワードをフェッチします。

7. 2. 1 ダイナミック・バス・サイジング

MC68030 は各バス・サイクルで、アドレス指定されたデバイスのポート・サイズをダイナミック に解釈して、8 ビット、16 ビット、および32 ビット・ポート間でオペランドの転送ができるように します。非同期オペランド転送サイクルでは、スレーブ・デバイスが自分のポート・サイズ(バイト、ワード、またはロング・ワード)を通知し、 $\overline{\rm DSACKx}$ 入力を使用してプロセッサにバス・サイクルの 完了を知らせます。 $\overline{\rm DSACKx}$ のエンコーディングとアサートの結果については表7-1を参照してく ださい。

たとえば、プロセッサがロング・ワードに整列したアドレスからロング・ワードのオペランドを読む命令を実行している場合、プロセッサは最初のバス・サイクルで32 ビットを読もうとします (ワードまたはバイト・アドレスの場合については、「7. 2. 2 ミスアラインメントのバス転送」を参照のこと)。ポートが32 ビットのバス幅であると応答した場合、MC68030 はデータの32 ビット全部をラッチし、次の操作に移ります。ポートが16 ビットのバス幅であると応答した場合、MC68030 は16 ビットの有効データをラッチし、別のバス・サイクルを実行してもう一方の16 ビット・データを取得します。

8 ビット・ポートの操作も同様ですが、この場合は4 リード・サイクルが必要です。アドレス指定されたデバイスは、 \overline{DSACKx} 信号を使用してポート幅を知らせます。たとえば、32 ビット・デバイスは常に 32 ビット・ポートの \overline{DSACKx} を返します(バス・サイクルがバイト、ワード、またはロング・ワード操作かどうかに関係なく)。

ダイナミック・バス・サイジングでは、特定のポート・サイズとの間で転送に使用するデータ・バスの部分は固定されていることが必要です。32 ビットのポートはデータ・バスのビット $31\sim0$ 、8 ビットのポートはデータ・バスのビット $31\sim24$ になければなりません。この条件があるため、8 ビット・ポートおよび16 ビット・ポートとの間でデータ転送を行なうのに必要なバス・サイクルの回

表7-1 DSACK コードと結果

DSACK1	DSACK0	結 果
Н	Н	現行バス・サイクルにウエイト・ステートを挿入
Н	L	完了サイクルーデータ・バスのポート・サイズが8ビット
L	Н	完了サイクルーデータ・バスのポート・サイズが16ビット
L	L	完了サイクルーデータ・バスのポート・サイズが32ビット




図7-3 オペランドの内部表現

数を最小にして、MC68030が有効なデータを正しく転送できるようにしています。MC68030は、常にすべてのバス・サイクルにおいて最大量のデータを転送しようと試みます。つまり、ロング・ワード操作では、バス・サイクルを開始するとき、ポートが常に32ビット幅であると仮定します。

オペランドのバイトには図7-3に示すような名前が付けられています。ロング・ワード・オペランドの最上位バイトがOPOで、OP3が最下位バイトです。ワード長オペランドの2バイトはOP2(最上位)とOP3です。バイト長オペランドの1バイトはOP3です。以下の図および説明には、これらの名前を用いています。

図7-4に、MC68030のバス上で8、16、および32ビットのデバイスに対して必要なデータ・ポートの構成を示します。図7-4に示す4バイトは、内部データ・バスとデータ・マルチプレクサを通して外部データ・バスに接続されています。この経路を通して、MC68030はダイナミック・バス・サイジングおよびオペランドのミスアラインメントをサポートします。オペランドのミスアラインメントの定義については、「7.2.2 ミスアラインメントのバス転送」を参照してください。データ・マルチプレクサは、アドレスとデータ・サイズのさまざまな組合せに対して、必要な接続を確立します。

マルチプレクサは32ビット・バスの4バイトを取り込み、それらを必要な位置に分配します。たとえば、OPO は通常の場合はD31~D24 に分配されますが、ミスアラインメントの転送を可能にするために、他の任意のバイト位置にも分配できるようになっています。他のオペランド・バイトについても同様です。バイトの位置はサイズ(SIZO と SIZ1)およびアドレス(AO と A1)出力によって決まります。

SIZOおよびSIZ1の出力は、表7-2に示すように現在のバス・サイクルで転送する残りのバイト数を示します。

ライト・バス・サイクルまたはキャッシュ不可能なリード・バス・サイクルで転送されるバイト数は、SIZOおよびSIZ1出力で示すサイズ以下であり、ポート幅とオペランドのアラインメントによって異なります。たとえば、ロング・ワードをワード・ポートへ転送する場合の最初のバス・サイクルでは、サイズ出力は4バイトを転送すること示しますが、そのバス・サイクルでは2バイトしか転送されません。




図7-4 MC68030と各種ポート・サイズのインタフェース

キャッシュ可能なリード・サイクルは、常にポート・サイズで示すバイト数を転送しなければなりません。

アドレス・ライン A0 および A1 も、データ・マルチプレクサの動作に影響を与えます。オペランド転送中、 $A2\sim A31$ はアクセスされるオペランド部分のロング・ワードのベース・アドレスを示し、A0 と A1 はそのベースからのバイト・オフセットを示します。表7-3 に、A0 と A1 のエンコーディングと対応するロング・ワード・ベースからのバイト・オフセットを示します。

表7-4にキャッシュ可能なリード・サイクルに対して、データ・バスに要求されるバイト数を示します。OPnで示すエントリは、そのバス・サイクル中に読出しまたは書込みが行なわれる要求オペランドの部分であり、バス・サイクルに対してSIZO、SIZ1、AO、およびA1で定義されています。PRnとNnバイトは、それぞれメモリ内での前および後のバイトに対応しており、内部キャッシュが正しく動作するには指定されたポート・サイズ(ロング・ワードまたはワード)のデータ・バスで有効になっていなければなりません(キャッシュ可能なアクセスでは、MC68030 は任意のポート・サイズに対してデータ・バスのすべての部分が有効であると仮定しています)。この表はキャッシュ不可能なリード・サイクルにも適用されます。ただし、PRnとNnのラベルが付いているバイトは必要ありませんので、"Don't Care" に置き換えることができます。

表 7-2 サイズ信号のエンコーディング

SIZ1	SIZ0	サイズ
0	1	バイト
1	0	ワード
1	1	3バイト
0	0	ロング・ワード

表7-3 アドレス・オフセットのエンコーディング

A1	A0	オフセット
0	0	+0バイト
0	1	+1バイト
1	0	+2バイト
1	1	+3バイト

表 7-4 リード・サイクルでのデータ・バスの要求条件

転送サイズ	+.	イズ	アド	レス		ング・ワー ポデータ・!	ド・ポート フードが必要	ワード・ポート 外部データ・ワード が必要	バイト・ポート 外部データ ワードが必要	
	SIZ1	SIZ0	A1	Α0	D31 : D24	D23: D16	D15 : D8	D7: D0	D31 : D24 D23 : D16	D31 : D24
	0	1	0	0	OP3	N	N1	N2	OP3 N	ОР3
* 4 1	0	1	0	1	PR	OP3	N	N1	PR OP3	ОРЗ
バイト	0	1	1	0	PR1	PR	ОР3	N	OP3 N	ОРЗ
	0	1	1	1	PR2	PR1	PR	ОРЗ	PR OP3	ОР3
	1	0	0	0	OP2	OP3	N	N1	OP2 OP3	OP2
	1	0	0	1	PR	OP2	OP3	N	PR OP2	OP2
ワード	1	0	1	0	PR1	PR	OP2	OP3	OP2 OP3	OP2
	1	0	1	1	PR2	PR1	PR	OP2	PR OP2	OP2
	1	1	0	0	OP1	OP2	OP3	N	OP1 OP2	OP1
	1	1	0	1	PR	OP1	OP2	OP3	PR OP1	OP1
3バイト	1	1	1	0	PR1	PR	OP1	OP2	OP1 OP2	OP1
	1	1	1	1	PR2	PR1	PR	OP1	PR OP1	OP1
	0	0	0	0	OP0	OP1	OP2	OP3	OPO OP1	OP0
	0	0	0	1	PR	OP0	OP1	OP2	PR OP0	ОРО
ロング・ワード	0	0	1	0	PR1	PR	OP0	OP1	OPO OP1	ОРО
	0	0	1	1	PR2	PR1	PR	OP0	PR OP0	ОРО

注: Nn(次のn)およびPRn(前のn)となっているバイトは、キャッシュ可能なリード・サイクルでのみ有効となっている必要があります。これらは、キャッシュ不可能なリード・サイクルではdon't care として解釈されます。

表7-5に、SIZ1、SIZ0、A1、およびA0の組合せと、対応するライト・サイクルにおけるMC68030の内部マルチプレクサから外部データ・バスへのデータ転送パターンをリストします。

図7-5に、ロング・ワード・オペランドをワード・ポートに転送する様子を示します。最初のバス・サイクルで、MC68030 は4つのオペランド・バイトを外部バスに置きます。この例では、アドレスがロング・ワード境界に揃っていますので、マルチプレクサは、表7-5でSIZ0_SIZ1_A0_A1

表7-5 MC68030 の内部から外部データ・バスへのマルチプレクサ――ライト・サイクル

転送サイズ	サイズ		アドレス		外部データ・バス接続				
#ALC 9 1 A	SIZ1	SIZ0	A1	A0	D31 : D24	D23: D16	D15 : D8	D7: D0	
バイト	0	1	х	Х	OP3	OP3	OP3	OP3	
ワード	1	0	х	0	OP2	OP3	OP2	OP3	
, ,	1	0	х	1	OP2	OP2	OP3	OP2	
	1	1	0	0	OP1	OP2	ОР3	OP0*	
3バイト	1	1	0	1	OP1	OP1	OP2	OP3	
	1	1	1	0	OP1	OP2	OP1	OP2	
	1	1	1	1	OP1	OP1	OP2*	OP1	
	0	0	0	0	One	004	000	-	
	0	0	0	1	OP0	OP1	OP2	OP3	
ロング・ワード	0	0	1	0	ОРО	OP1	ОРО	OP1	
	0	0	1	1	OP0	OP0	OP1*	OP0	

*現在のインプリメンテーションでは、このバイトは出力されますが使用されません。




図7-5 ワード・ポートへのロング・ワード転送の例

=0000に対応するエントリのパターンに従います。このポートはデータ・バスのビットD16 - D31 上のデータをラッチして、 $\overline{DSACK1}$ をアサートし($\overline{DSACK0}$ はネゲートされたまま)、プロセッサがこのバス・サイクルを終了します。ついで、SIZ0_SIZ1_A0_A1 =1010として新しいバス・サイクルを開始し、残りの16 ビットを転送します。サイズ信号は転送するワードが残っていることを示しています。A0 \ge A1 はワードがベース・アドレスからのオフセット2 に対応することを示します。マルチプレクサは、このサイズおよびアドレス信号構成に対応するパターンに従い、ロング・ワードの最下位2 バイトをバスのワード部分(D16 \sim D31)に置きます。バス・サイクルは残りのバイトをワード・サイズのポートに転送します。図7-6 にこの操作のバス転送信号のタイミングを示します。




図7-6 ロング・ワード・オペランドのライト・タイミング(16 ビット・データ・ポート)




図7-7 バイト・ポートへのワード転送

図7-7に8ビット・バス・ポートへのワード転送の様子を示します。前出の例と同様に、この例も2バス・サイクルを要します。各バス・サイクルで1バイトを転送します。第1サイクルのサイズ信号は2バイトを指定し、第2サイクルは1バイトを指定します。図7-8に関連するバス転送信号のタイミングを示します。

7. 2. 2 ミスアラインメントのバス転送

オペランドはどのバイト境界にあってもよいため、ミスアラインメントが発生する可能性があります。バイト・オペランドは、どのアドレスにでも正しく整列しますが、ワード・オペランドは奇数アドレスではミスアラインメントになります。ロング・ワードは、4で割り切れないアドレスではミスアラインメントになります。MC68008、およびMC68010では、奇数のワード境界へのロング・ワード転送は可能ですが、奇数のバイト・アドレスでワードまたはロング・ワード・オペランドを転送しようとすると例外が発生します。MC68030には、データ・オペランドのアラインメントに関する制限は(PC相対データ・アドレスも含めて)一切ありません。ただし、ミスアラインメントのロング・ワードまたはワード・オペランドのために余分なバス・アクセスが必要なときには、性能が低下してしまいます。性能を最大限に高めるには、データ・アイテムはそれぞれの自然な境界に整列していなければなりません。命令ワードとその拡張ワードは、ワード境界になければなりません。奇数アドレスで命令ワードをプリフェッチしようとするとアドレス・エラー例外が発生します。

図7-9にワード構成メモリで、ロング・ワード・オペランドを奇数アドレスへ転送する様子を示します。これには3バス・サイクルが必要です。最初のサイクルでは、サイズ信号はロング・ワード転送を示し、アドレス・オフセット(A2:A0)は001です。ポート幅は16ビットなので、ロング・ワードの最初のバイトだけが転送されます。スレーブ・デバイスはそのバイトをラッチして、データ転送の応答をし、ポートが16ビット幅であることを示します。プロセッサが第2サイクルを開始すると、サイズ信号はアドレス・オフセット(A2:A0)が010で、3バイトの転送が残っていることを示します。このサイクル中に次の2バイトが転送されます。ついで、プロセッサは第3サイクルを開始し、サイズ信号は1バイトの転送が残っていることを示します。このとき、アドレス・オフセット(A2:A0)は100となり、ポートは最後のバイトをラッチして、操作が完了します。図7-10に関連するバス転送信号のタイミングを示します。

図7-11に同じ操作をキャッシュ可能なデータ・リード・サイクルで実行した場合を示します。

図7-12と図7-13に、ワード構成メモリの奇数アドレスにワードを転送する例を示します。この例は図7-9と図7-10の例とよく似ていますが、オペランドがワード・サイズであり、転送には2バス・サイクルしか必要ありません。

図7-14に同じ操作をキャッシュ可能なデータ・リード・サイクルで実行した場合を示します。 図7-15と7-16にロング・ワード構成メモリの奇数アドレスにロング・ワードを転送する例を示 します。この例では、ロング・ワード構成のメモリの最下位バイトからロング・ワード・アクセス




図7-8 ワード・オペランドのライト・タイミング(8ビット・データ・ポート)



図7-9 ワード・ポートへのミスアラインド・ロング・ワード転送の例

を試みます。第1バス・サイクルでは、1バイトしか転送できません。第2バス・サイクルはロング・ワード境界への3バイトのアクセスとなります。メモリはロング・ワード構成なので、これ以上のバス・サイクルは不要です。

図7-17に同じ操作をキャッシュ可能なデータ・リード・サイクルで実行した場合を示します。

7. 2. 3 ダイナミック・バス・サイジングおよびオペランドのミスアラインメントの影響

オペランド・サイズ、オペランドのアラインメント、およびポート・サイズの組合せにより、特定のメモリ・アクセスを実行するのに必要なバス・サイクル数が決まります。表7-6に各種サイズのオペランドをサイズの違うポートを通じて転送するのに必要なバス・サイクル数を、ライト・サイクルとキャッシュ不可能なリード・サイクルに対するすべてのアラインメント状態について示します。

この表からわかるように、バス・サイクルのスループットはポート・サイズとアラインメントに大きく影響されます。MC68030のシステム設計者とプログラマは、この点に注意し、特に時間に厳しいアプリケーションではこの影響を十分考慮に入れておく必要があります。

表7-6はプロセッサがポート・サイズやアラインメントには関係なく、常にロング・ワード・アドレス(A2: A0 = 000)からロング・ワードを読み出して、命令をプリフェッチすることを示しています。要求される命令が奇数ワード境界から始まるときには、プロセッサは2番目が必要なワードであっても、可能な場合は32ビット全体をフェッチし、両方のワードを命令キャッシュに入れるよう試みます。命令のアクセスがキャッシュに入っていない場合でも、32ビット全体が内部キャッシュ

表7-6 メモリのアラインメントとポート・サイズのライト・バス・サイクルへの影響

	バス・サイクル数					
A1/A0	00	01	10	11		
命令*	1:2:4	N/A	N/A	N/A		
バイト・オペランド	1:1:1	1:1:1	1:1:1	1:1:1		
ワード・オペランド	1:1:2	1:2:2	1:1:2	2:2:2		
ロング・ワード・オペランド	1:2:4	2:3:4	2:2:4	2:3:4		

データ・ポートのサイズは32ビット:16ビット:8ビット *命令のプリフェッチは常にロング・ワード境界から2ワード




図7-10 ワード・ポートへのミスアラインド・ロング・ワード転送




図7-11 ワード・ポートからのミスアラインド・キャッシュ可能ロング・ワード転送の例




図7-12 ワード・ポートへのミスアラインド・ワード転送の例

保持レジスタにラッチされ、そこから2つの命令ワードを順次参照することができます。*

7. 2. 4 アドレス、サイズ、およびデータ・バスの関係

データ転送例をとりあげ、MC68030がどのようにデータ・バスの正しいバイト・セクションにデータを出力し、あるいはそこからデータを受け取るかを示します。表7-7にサイズ信号とアドレス信号 A0 および A1 の組合せを示します。これらは、アドレス指定されたデバイスが必要とするサイクルの種類すなわち、キャッシュ不可能なリード・サイクルとすべてのライト・サイクルで、データ・バスの4つのセクションのそれぞれに対して、バイト・イネーブル信号を生成するのに使用されます。

表に示すとおり、ポート・サイズもそれらのイネーブル信号の生成に影響を与えます。右側の4つのカラムは、4バイトのイネーブル信号に対応します。文字B、WまたはLはポート・サイズを示し、Bは8ビット・ポート、Wは16ビット・ポート、そしてLは32ビット・ポートを示しています。B、WまたはLは、そのポート・サイズに対してバイト・イネーブル信号が真でなければならないことを示します。ハイフン(-)は、バイト・イネーブル信号が適用できないことを示します。

MC68030 は常にデータ・バス全セクションをドライブしますが、これはライト・サイクルの初め




図7-13 ワード・ポートへのミスアラインド・ワード転送




図7-14 ワード・バスからのミスアラインド・キャッシュ可能ワード転送の例




図7-15 ロング・ワード・ポートへのミスアラインド・ロング・ワード転送の例

ではバス・コントローラがポート・サイズを知らないためです。表のバイト・イネーブル信号は、内部でキャッシュされないリード操作とライト操作にだけ適用されます。キャッシュ可能なリード・サイクルでは、データがキャッシュされる間に、アドレス指定されたポートがそれが存在するバスの全セクションをドライブしなければなりません。

表を見ると、MC68030 はオペランドがミスアラインメントになっていなかったり、バイト数がポート幅より大きくなければ、指定されたアドレスとの間で指定されたバイト数を転送することがわかります。このような場合、デバイスはそのポートに対して可能な最大のバイト数を転送します。たとえば、サイズが4バイトで、アドレス・オフセット(A1: A0)が01の場合、32 ビットのスレーブしか現在のバス・サイクルを受け取ることができません。16 ビットまたは8 ビットのスレーブは、

ブしか現在のバス・サイクルを受け取ることができません。16 ビットまたは8 ビットのスレーブは、1 バイトしか受け取ることができません。この表はすべてのポート・サイズに対してバイト・イネーブルを定義します。バイト・データ・ストローブは、イネーブル信号とデータ・ストローブ信号を組み合わせて得られます。8 ビット・ポートにあるデバイスは、各転送での有効バイトは1 バイトしかないため、それ自身がデータ・ストローブを使用することができます。これらのイネーブルまたはストローブ信号は、ライト・サイクルまたはキャッシュ不可能なリード・サイクルに必要なバイトだけを選択します。他のバイトは選択されず、I / O などの微妙な領域で不当なアクセスが行なわれないようにしています。

図7-18に16ビットおよび32ビット・ポートに対して、サイズおよびアドレス・エンコーディング、そしてリード/ライト信号からバイト・データ・イネーブル信号を生成する方法を説明するための論理図を示します。

7. 2. 5 MC68030対MC68020のダイナミック・バス・サイジング

MC68030は非同期バス・サイクル(DSACKxで終了)に対して、MC68020のダイナミック・バス・




図7-16 ロング・ワード・ポートへのミスアラインド・ライト・サイクル





図7-17 ロング・ワード・バスからのミスアラインド・キャッシュ可能ロング・ワード転送の例

サイジングをサポートしています。ただし、これには次の2つの制約があります。その1つは、整列したロング・ワード境界内におけるキャッシュ可能なアクセスでは、各ロング・ワードの転送中に、ポート・サイズが一定していなければならないことです。たとえば、バイト・ポートがアドレス 00 にあるときは、アドレス 01、02、および 03 もバイト・ポートに対応していなければなりません。もう1つの制約は、キャッシュ可能なアクセスに対しては、サイズ信号で示す転送サイズおよび 00 と 0 を 0 と 0 と 0 と 0 と 0 を 0 と 0 と 0 と 0 に 0 と 0 と 0 を 0 と 0 と 0 を 0 と 0 と 0 と 0 に 0 と 0 に 0 と 0 と 0 と 0 と 0 と 0 と 0 と 0 と 0 と 0 と 0 に 0 と 0

表7-7 バイト、ワード、およびロング・ワード・ポートに対するデータ・バス・ライト・イネーブル信号

転送サイズ	SIZ1	SIZ0	A1	A0	データ・バスのアクティブ部分 バイト(B) -ワード(W) -ロング・ワード(L) ポート			
					D31 : D24	D23 : D16	D15: D8	D7: D0
バイト	0 0 0 0	1 1 1 1	0 0 1 1	0 1 0 1	BWL B BW B	WL W	_ _ L _	- - - L
ワード	1 1 1 1	0 0 0	0 0 1 1	0 1 0 1	BWL B BW B	WL WL W	L L	
3バイト	1 1 1 1	1 1 1 1	0 0 1 1	0 1 0 1	BWL B BW B	WL WL W	L L L	L L L
ロング・ワード	0 0 0	0 0 0	0 0 1 1	0 1 0 1	BWL B BW B	WL WL W	L L L	L L L



注: これらのセレクト・ラインはアドレス・デコード・ラインと組み合わせることができます。 あるいは、これらをすべて同じプログラム・アレイ・ロジック・ユニット内で生成することもできます。

図 17-18 16 および 32 ビット・ポートに対するバイト選択信号を発生する回路

7. 2. 6 キャッシュの充てん

「第6章 オンチップ・キャッシュ・メモリ」で説明するオンチップ・データ・キャッシュと命令キ ャッシュは、それぞれ4ロング・ワード・エントリの16ラインで構成されています。各ラインにつ いて、タグが論理アドレスの最上位ビット、FC2(命令キャッシュ)またはFC0-FC2(データ・キャ ッシュ)、およびそのラインの各エントリに対する有効ビットをもっています。エントリ充てん操作 は、メモリからアクセスされるロング・ワード全体をキャッシュ・エントリにロードします。この 種の充てん操作は、ラインの1つのエントリが有効ではなく、アクセスがキャッシュ可能なときに実 行されます。現在のサイクルでタグ・ミスが発生するか、キャッシュ・ラインの4つのエントリがす べて無効のとき(キャッシュがイネーブル、そしてそのキャッシュのバースト充てんがイネーブルの 場合)、バースト充てん操作が要求されます。バースト充てん操作は、ラインにある4つのエントリ をすべて充てんするよう試みます。バースト充てんをサポートするために、スレーブ・デバイスは 32 ビットのポートをもち、バースト・モード機能を備えていなければなりません。つまり、バース ト要求に対し、キャッシュ・バースト・アクノリッジ(CBACK)信号で認識応答を行なうことが必要 です。また、バースト・アクセスを同期ターミネーション信号(STERM)で終了させ、各転送ごとに ロング・ワードをデータ・バス上に置かなければなりません。デバイスは、各ロング・ワード転送 ごとにSTERMをアサートしながら、キャッシュ・ラインがいっぱいになるまで、連続してロング・ ワードを供給することができます。エントリ充てんおよびバースト・モード充てんによるキャッシ ュの充てんについての詳細は、「6. 1. 3 キャッシュの充てん」および「7. 3. 4 同期リード・サイ クル」、「7.3.5 同期ライト・サイクル」、そして「7.3.7 バースト操作サイクル」を参照してく ださい。これらの項では、要求されるバス・サイクルを詳細に説明しています。

7. 2. 7 キャッシュの相互作用

オンチップ命令キャッシュおよびデータ・キャッシュの構成と要求条件が、DSACKx および STERM信号の解釈に影響を与えることがあります。MC68030はキャッシュ可能なすべてのデータ・オペランドと命令をオンチップ・キャッシュにロードしようとするため、キャッシングがイネーブルされているときには、バスの動作が異なる場合があります。特に、通常どおり終了するキャッシュ可能なリード・サイクルでは、下位アドレス信号(A0およびA1)とサイズ信号は出力されません。スレーブ・デバイスは、要求されたオペランド・サイズには関係なく、ポート・サイズで許容されるだけ、できるかぎり多くの整列したデータを供給しなければなりません。つまり、8ビット・ポートはバイト、16ビット・ポートはワード、そして32ビット・ポートはロング・ワード全体を供給しなければならないということです。このデータはキャッシュにロードされます。32ビット・ポートに対しては、スレーブ・デバイスはA0とA1を無視して、データ・バスのロング・ワード境界から始まるロング・ワードを供給します。16ビット・ポートに対しては、デバイスはA0を無視して、データ・バスのD16-D31の下位ワード境界から始まるワード全体を供給します。バイト・ポートに対しては、デバイスはD24-D31にアドレス指定されたバイトを供給します。

アドレス指定されたデバイスがポート・サイズ分のデータを供給できなかったり、データをキャッシュしてはならない場合、デバイスはリード・サイクルを終了したときに、キャッシュ・インヒビット・イン($\overline{\text{CIIN}}$)をアサートしなければなりません。バス・サイクルが異常終了した場合、MC68030はデータをキャッシュしません。ポート・サイズの作用、ミスアラインメント、およびキャッシュの充てんについての詳細は、「6.~1.~3 キャッシュの充てん」を参照してください。

キャッシュはアドレス・ストローブ信号(AS)のアサートやリード・サイクルの操作にも影響を与えることがあります。マイクロシーケンサが命令またはデータ・アイテムを要求すると、プロセッサが該当するキャッシュのサーチを始めます。このとき、命令キャッシュまたはデータ・キャッシ

ュに要求したアイテムが存在しなければ、バス・コントローラは外部バス・サイクルを開始することもできます。別のリードまたはライト・サイクルでバスが占有されていない場合、バス・コントローラは $\overline{\text{ECS}}$ 信号(および場合によっては、 $\overline{\text{OCS}}$ 信号)をアサートします。内部キャッシュ・ヒットが起こると外部サイクルがアボートし、 $\overline{\text{AS}}$ はアサートされません。これにより、複数の連続クロック・サイクルで、 $\overline{\text{ECS}}$ をアサートすることができます。 $\overline{\text{ECS}}$ をネゲートしてから、次に $\overline{\text{ECS}}$ をアサートするまでの最小時間が規定されています(「第13章 電気的特性」を参照のこと)。

命令のプリフェッチは1クロックおきに発生することがありますので、命令キャッシュのヒットによるアボート・サイクルの後、バス・コントローラが次のクロックで \overline{ECS} をアサートした場合、この第2サイクルはデータ・フェッチのためのものになります。しかし、データ・キャッシュでヒットするデータ・アクセスも \overline{ECS} のアサートとアボート・サイクルを発生する可能性があります。したがって、命令アクセスとデータ・アクセスは並行して行なわれるため、両方のキャッシュでヒットがあり、バス・コントローラが解放されている場合は、外部バスで \overline{ECS} が何回か連続してアサートされます。なお、バス・コントローラが別のサイクルを実行中の場合、キャッシュ・ヒットのためにアボートされたサイクルは、外部からは見えません。また、 \overline{OCS} はオペランド転送の最初の外部サイクルでアサートされます。したがって、オペランドの最初の部分がキャッシュ・ヒットを起こし(ただし、バス・コントローラが外部サイクルを開始してそれをアボートしない)、2番目がキャッシュ・ミスを起こすミスアラインメントのデータ転送の場合、オペランドの2番目の部分で \overline{OCS} がアサートされます。

7. 2. 8 非同期動作

MC68030のバスは非同期方式で使用することができます。この場合、バスに接続されている外部 デバイスはMC68030のクロックとは異なる周波数のクロックで動作します。非同期動作は、ハンドシェーク・ライン(\overline{AS} 、 \overline{DS} 、 \overline{DS} \overline{DSACKI} 、 \overline{DSACKO} 、 \overline{BERR} 、および \overline{HALT})だけを使用してデータ 転送を制御します。この方法を用いて、 \overline{AS} 信号でバス・サイクルの開始を知らせ、 \overline{DS} をライト・サイクルでの有効データの条件として使用します。サイズ出力と下位アドレス・ライン \overline{AI} 、 \overline{AO} をデコードすることにより、データ・バスのアクティブ部分を選択するストローブ信号を作ることができます。これにより、スレーブ・デバイス(メモリまたは周辺デバイス)は、リード・サイクルでは要求されたデータをデータ・バスの指定された部分に出力し、ライト・サイクルではデータをラッチし、ポート・サイズに対応する \overline{DSACKI} \overline{DSACKO} の組合せをアサートしてサイクルを終了させることによりこれに応答します。

どのスレーブ・デバイスも応答しなかったり、アクセスが不当であった場合、外部制御回路が $\overline{\rm BERR}$ をアサートしてそのバス・サイクルをアボートするか、 $\overline{\rm BERR}$ と $\overline{\rm HALT}$ 信号をアサートして 再試行を行ないます。

 $\overline{\mathrm{DSACKx}}$ 信号は、スレーブ・デバイスからのデータがリード・サイクルで有効になる時点より前にアサートすることができます。 $\overline{\mathrm{DSACKx}}$ をデータより先行させてよい時間は、パラメータ#31で規定されます。非同期システムで有効データがプロセッサにラッチされることを保証するためには、このパラメータ#31の値を満たさなければなりません(タイミング・パラメータについては、「第13章 電気的特性」を参照してください)。なお、 $\overline{\mathrm{AS}}$ がアサートされてから $\overline{\mathrm{DSACKx}}$ がアサートされるまでの時間の最大値は規定されていません。プロセッサはサイクルが $\overline{\mathrm{DSACKx}}$ で終了するときには、データを最小3クロック・サイクルで転送することができますが、 $\overline{\mathrm{DSACKx}}$ が認識されるまでは、1クロック周期単位でウエイト・サイクルを挿入します。

BERRまたは $\overline{\text{HALT}}$ (あるいはその両方)は、 $\overline{\text{DSACKx}}$ 信号がアサートされた後アサートすることができます。非同期システムでは、 $\overline{\text{DSACKx}}$ がアサートされてからパラメータ # 48で規定される時間内に、 $\overline{\text{BERR}}$ または $\overline{\text{HALT}}$ をアサートしなければなりません。この最大遅延時間を守らなかった

場合は、プロセッサが誤動作することがあります。

非同期リード・サイクルでは、 $\overline{\text{CIIN}}$ の値がバス・サイクルのステート4の立上りエッジで内部的にラッチされます。非同期リード・サイクルのステートについての詳細は、 Γ 7. 3. 1 非同期リード・サイクル」を参照してください。

 $\overline{\mathrm{DSACKx}}$ または $\overline{\mathrm{BERR}}$ で終了するバス・サイクルでは、 $\overline{\mathrm{CBACK}}$ のアサートは完全に無視されます。

7. 2. 9 DSACKx との同期動作

 \overline{DSACKx} 信号で終了するサイクルは"非同期"に分類され、 \overline{STERM} で終了するサイクルは"同期"に分類されていますが、 \overline{DSACKx} 信号で終了するサイクルも、信号がクロック・エッジを基準にして解釈されたため、同期方式で動作することができます。

これらのサイクルを使用するデバイスが同期動作を行なうには、応答をMC68030のクロックに同期させなければなりません。これらは、データ転送およびサイズ・アクノリッジ信号(\overline{DSACKx})でバス・サイクルを終了するため、MC68030のダイナミック・バス・サイジング機能を利用することができます。加えて、これらのサイクルの最小サイクルも同じく3クロックです。

システム・クロックを使用して \overline{DSACKx} を発生したり他の非同期入力を行なうシステムをサポートするために、非同期入力セットアップ時間(パラメータ # 47A)、および非同期入力ホールド時間 (パラメータ # 47B)が規定されています。 \overline{DSACKx} などの信号をアサートまたはネゲートするときにセットアップ時間とホールド時間が満たされていれば、プロセッサがシステム・クロックの特定の立下りエッジでその信号レベルを正しく認識することが保証されます。 \overline{DSACKx} のアサート状態がクロックの立下りエッジで認識された場合、データがセットアップ時間(パラメータ # 27)を満たしていれば、クロックの次の立下りエッジで有効データがプロセッサの中にラッチされます(リード・サイクルのとき)。この場合、非同期動作のためのパラメータ # 31 は無視できます。これらのタイミング・パラメータについては、「第13章 電気的特性」を参照してください。なお、システムがS2の立下りエッジで要求されるウインドの間に \overline{DSACKx} をアサートし、クロック・エッジで \overline{AS} がネゲートされるまで \overline{DSACKx} (および \overline{BERR} / \overline{HALT} あるいは、そのいずれか)を保持することによって適切なバス・プロトコルに従っている場合(該当する非同期入力ホールド時間はパラメータ # 47B で規定される)、ウエイト・ステートは挿入されません。バス・サイクルは、1サイクル3クロックの \overline{DSACKx} で終了するバス・サイクルにおいて最大速度で実行されます。

 $\overline{
m DSACKx}$ の後で $\overline{
m BERR}$ または $\overline{
m BERR}$ と $\overline{
m HALT}$ がアサートされる同期システムを正しく動作させるには、 $\overline{
m BERR}$ (および $\overline{
m HALT}$)は $\overline{
m DSACKx}$ が認識される 1 クロック・サイクル後のクロックの立下りエッジに対するセットアップ時間(パラメータ # 27A)を満たしていなければなりません。このセットアップ時間は重要であり、これが満たされていないと、MC68030が誤動作することがあります。同期動作を行なっているときには、 $\overline{
m DS}$ 信号に対するデータのタイミング条件の代わりに、同期サイクルに対するデータ入力セットアップ時間およびホールド時間を使用することができます。

 $\overline{\text{CIIN}}$ の値は、 $\overline{\text{DSACKx}}$ で終了する全サイクルで、バス・サイクル・ステート4の立上りエッジでラッチされます。

7. 2. 10 STERM との同期動作

MC68030 は同期ターミネーション信号(STERM)で終了する同期バス・サイクルをサポートします。これらのサイクルは32 ビット・ポート専用ですが、 \overline{DSACKx} で終了するサイクルとよく似ています。主な違いは、 \overline{STERM} は \overline{DSACKx} で終了するサイクルよりも前にアサート(およびデータ転送)できるため、プロセッサは2クロック周期の最小アクセス時間で転送を行なうことができます。ただし、 \overline{STERM} のアサートを遅くすれば、ウエイト・サイクルを挿入することも可能です。

データ転送およびサイズ・アクノリッジ信号 DSACKx の代わりに、同期終了信号 STERM を使用すれば、どのバス・サイクルでも同期式にすることができます。バス・サイクルは、次の場合に同期式になります。

- 1. そのサイクル中に、DSACKx もオートベクタ信号 AVEC もアサートされない。
- 2. ポート・サイズが32ビットである。
- 3. 同期入力セットアップ時間およびホールド時間条件(仕様#60および#61)が満たされる。

バースト動作モードでは、STERMを使用してその各サイクルを終了しなければなりません。バースト転送の最初のサイクルは、上記パラグラフで説明したように、同期サイクルでなければなりません。このサイクルの正確なタイミングは、STERMをアサートすることによって制御され、必要に応じてウエイト・サイクルを挿入することができます。ただし、最小サイクル時間は2クロックです。バースト操作が開始され、通常どおり終了できる場合は、第2、第3、そして第4サイクルで、クロックの立下りエッジにより連続してデータをラッチすることができます。この場合も、後続サイクルの正確なタイミングは、これらの各サイクルに対する STERM のタイミングで制御され、必要に応じてウエイト・サイクルを挿入することもできます。

同期入力信号(\overline{STERM} 、 \overline{CIIN} 、および \overline{CBACK})は、 \overline{AS} がアサートされているときには、クロックの立上り時間に対し、規定されるセットアップ時間およびホールド時間の間安定していなければなりません。 \overline{CBACK} および \overline{CIIN} のアサートまたはネゲートは、同期サイクルにおいて、 \overline{STERM} がアサートされるクロックの立上りエッジで内部にラッチされます。

STERM 信号はアドレス・バスとファンクション・コード値から生成することができ、 $\overline{\text{AS}}$ 信号を条件として使用する必要はありません。 $\overline{\text{STERM}}$ がアサートされ、サイクルが進行中でない場合(サイクルが開始され、 $\overline{\text{ECS}}$ がアサートされた後そのサイクルがアボートされた場合でも)、MC68030は $\overline{\text{STERM}}$ を無視します。

同様に、 $\overline{\text{CBACK}}$ は $\overline{\text{CBREQ}}$ のアサートとは関係なくアサートすることができます。キャッシュ・バーストが要求されていない場合、 $\overline{\text{CBACK}}$ のアサートは無視されます。

 $\overline{\text{CIIN}}$ のアサートは、該当するキャッシュがイネーブルになっていないとき、または $\overline{\text{CIOUT}}$ がアサートされたときには無視されます。ライト・サイクル中または変換テーブル・サーチ中にも無視されます。

注: $\overline{\text{STERM}}$ と $\overline{\text{DSACKx}}$ が同じバス・サイクルでアサートされてはなりません。

7.3 データ転送サイクル

プロセッサと他のデバイス間でのデータ転送には、次の信号が関係します。

- ●アドレス・バス A0~A31
- ●データ・バス D0~D31
- ●制御信号

アドレス・バスおよびデータ・バスは、両方とも並列の非多重化バスです。バス・マスタは制御信号を出してバス上のデータを転送し、非同期/同期バスはハンドシェイク・プロトコルを使用して、正しいデータ転送を保証します。すべてのバス・サイクルで、バス・マスタにはサイクルの始めと終わりの両方で出力されるすべての信号に対してスキューを回避する責任があります。さらに、バス・マスタはスレーブ・デバイスからのアクノリッジ信号およびデータ信号のスキューも回避しなければなりません。以下のパラグラフでは、リード、ライト、およびリード・モディファイ・ライト・サイクル操作を定義します。また、バースト・モード転送についても説明しています。

各バス・サイクルは一連のステートとして定義されます。これらのステートは、バス操作に適用されるもので、「第4章 処理状態」で述べるステートとは異なります。データ転送サイクルの説明

およびタイミング図で使用するクロック・サイクルは、クロック周波数には関係ありません。バス操作は外部バスの状態を基準にして説明しています。

7. 3. 1 非同期リード・サイクル

リード・サイクルでは、プロセッサはメモリ、コプロセッサ、または周辺デバイスからデータを受け取ります。命令でロング・ワード操作が指定された場合、MC68030 は一度に4バイトを読み出そうとします。操作によっては、プロセッサは3バイトの転送を要求します。プロセッサは4パイトを内部で正しく位置決めします。データ・バスのどの部分から4パイトを読み出すかは、オペランドのサイズ、アドレス信号 40 および 41 、 42 で 43 で 43 で 44 で 44 で 45 で 45 で 46 で 47 で 47 で 48 で 49 で 49

図7-19に非同期ロング・ワード・リード・サイクルのフローチャートを示します。図7-20はバイト・リード・サイクルのフローチャートです。以下の図では、クロックの周期を基準にして規定される、リード・サイクルの機能タイミングを示します。図7-21は32 ビット・ポートからのバイトおよびワード・リード・サイクルに対応します。図7-22は8 ビット・ポートからのロング・ワードのリード・サイクルです。図7-23 もロング・ワードのリード・サイクルですが、これは16 ビット・ポートからのものです。

ステート〇

リード・サイクルはステートの(SO)から始まります。プロセッサは外部サイクル・スタート(\overline{ECS})を "L" にドライブして、外部サイクルの開始を知らせます。このサイクルがリード操作での最初の外部サイクルのときは、同時にオペランド・サイクル・スタート(\overline{OCS})も "L" にドライブします。SOの間、プロセッサはアドレス・バス(AO-A31)に有効なアドレスを置き、FCO-FC2に有効なファンクション・コードを置きます。ファンクション・コードはそのサイクルのアドレス空間を選択します。プロセッサはリード・サイクルの間、リード/ライト($\overline{R}/\overline{W}$)を "H" にドライブし、データ・バッファ・イネーブル(\overline{DBEN})を非アクティブにドライブして、データ・バッファをディセーブルします。サイズ信号 SIZO と SIZ1 が有効となり、転送に必要なバイト数を示します。キャッシュ・インヒビット・アウト(\overline{CIOUT})も有効となり、アドレス変換ディスクリプタまたは該当する TTx レジスタの MMU CI ビットの状態を示します。

ステート1

半クロック後のステート1(S1)では、プロセッサはアドレス・ストローブ(\overline{AS})をアサートし、アドレス・バス上のアドレスが有効であることを示します。S1では、プロセッサはデータ・ストローブ(\overline{DS})もアサートします。また、S1では \overline{ECS} (および \overline{OCS} がアサートされている場合は \overline{OCS})信号がネゲートされます。

ステート2

ステート2(S2)では、プロセッサは $\overline{\text{DBEN}}$ をアサートして外部データ・バッファをイネーブルにします。選択されたデバイスは、 R/\overline{W} 、SIZO-SIZ1、A0-A1、 $\overline{\text{CIOUT}}$ 、および $\overline{\text{DS}}$ を使用してその情報をデータ・バスに置き、必要ならキャッシュ・インヒビット・イン($\overline{\text{CIIN}}$)をドライブします。サイズ信号とA0-A1によって、(D24-D31、D16-D23、D8-D15およびD0-D7)の任意またはすべてのバイトが選択されます。同時に、選択されたデバイスがデータ転送およびサイズ・アクノリッジ($\overline{\text{DSACKx}}$)信号をアサートします。




図7-19 非同期ロング・ワード・リード・サイクルのフローチャート




図7-20 非同期バイト・リード・サイクルのフローチャート





図 7-21 非同期バイトおよびワード・リード・サイクル――32 ビット・ポート



ステート3

S2の終わりで、少なくとも1つの \overline{DSACKx} 信号が認識されると(非同期の入力セットアップ時間条件を満たすもの)、クロックの次の立下りエッジでデータがラッチされ、サイクルが終了します。ステート3(S3)の初めに \overline{DSACKx} が認識されなかった場合、プロセッサはステート4および5に進まずに、ウエイト・ステートを挿入します。ウエイト・ステートを挿入するには、 $\overline{DSACK0}$ と $\overline{DSACK1}$ の両方が、S2の終了付近で非同期入力のセットアップおよびホールド時間の間ネゲートされたままでなければなりません。ウエイト・ステートが追加されると、プロセッサは \overline{DSACKx} 信号の1つを認識するまで、クロックの立下りエッジで継続してサンプリングを行ないます。

ステート4

プロセッサはステート 4(S4)の初めに \overline{CIIN} をサンプリングします。 \overline{CIIN} は同期入力として定義されていますので、アサートされているときもネゲートのときも、 \overline{AS} がアサートされている間は、クロックの立上りおよび立下りエッジにおいて、所定の同期入力セットアップ時間およびホールド時間を満たしていなければなりません。S4の終わりで、プロセッサは入力データをラッチします。

ステート5

プロセッサはステート 5(S5)で、 \overline{AS} 、 \overline{DS} 、および \overline{DBEN} をネゲートします。S5の間はアドレスを有効に保持し、メモリ・システムに対してアドレス・ホールド時間を与えます。S5の期間中、 R/\overline{W} 、SIZ1 および SIZ0、そして FC0-FC2 も有効になったままです。

外部デバイスは、 \overline{AS} または \overline{DS} のネゲートを(どちらか最初に)検出するまで、データと \overline{DSACKx} 信号をアサートしたままにしておきます。 \overline{AS} または \overline{DS} のネゲートを検出したあと、約1クロック期間以内にデータを取り除き、 \overline{DSACKx} 信号をネゲートしなければなりません。この期間を超えてアサートしたままにしておくと、次のバス・サイクルですぐ検出されてしまうことがあります。




図7-23 ロング・ワード・リード——16ビット・ポートおよび32ビット・ポート

7. 3. 2 非同期ライト・サイクル

ライト・サイクルでは、プロセッサはデータをメモリまたは周辺デバイスに転送します。

図7-24にロング・ワード転送でのライト・サイクルのフローチャートを示します。以下の図では、クロックの周期を基準にして規定されるライト・サイクルの機能タイミングを示します。図7-25は32ビット・ポートに対する2つのライト・サイクル(2つのリード・サイクルに囲まれ、その間にはアイドル時間はない)を示します。図7-26に32ビット・ポートへのバイトおよびワード・ライト・サイクルを示します。図7-27は8ビット・ポートへのロング・ワードのライト・サイクルです。図7-28は16ビット・ポートへのロング・ワードのライト・サイクルです。

ステート0

ライト・サイクルはステートO(SO)から始まります。プロセッサは外部サイクル・スタート(\overline{ECS})を "L" にドライブして、外部サイクルの開始を知らせます。このサイクルがライト操作での最初の外部サイクルのときは、同時にオペランド・サイクル・スタート(\overline{OCS})も "L" にドライブします。SO の間、プロセッサはアドレス・バス(AO-A31)に有効なアドレスを置き、FCO-FC2に有効なファンクション・コードを置きます。ファンクション・コードでそのサイクルのアドレス空間を選択します。プロセッサはライト・サイクルの間、リード/ライト(R/\overline{W})を "L" にドライブします。サイズ信号SIZO とSIZ1が有効となり、転送するバイト数を示します。キャッシュ・インヒビット・アウト(\overline{CIOUT})も有効となり、アドレス変換ディスクリプタまたは該当するTTx レジスタのMMU CI ビットの状態を示します。

ステート1

半クロック後のステート1(S1)では、プロセッサはアドレス・ストローブ(AS)をアサートし、アドレス・バス上のアドレスが有効であることを示します。S1では、プロセッサはデータ・バッフ




図7-24 非同期ライト・サイクルのフローチャート




図 7-25 非同期リード・ライト・リード・サイクル――32 ビット・ポート

r・イネーブル(\overline{DBEN})もアサートし、これによって外部データ・バッファがイネーブルになります。また、S1 では \overline{ECS} (およびアサートされている場合は \overline{OCS})信号がネゲートされます。

ステート2

ステート2(S2)では、プロセッサは書き込むデータをデータ・バス(D0-D31)に置き、S2の終わりで、データ転送およびサイズ・アクノリッジ信号 \overline{DSACKx} をサンプリングします。

ステート3

プロセッサはステート 3(S3)でデータ・ストローブ(\overline{DS})をアサートします。この信号は、データ・バス上でデータが安定していることを示します。S2 の終わりで、少なくとも1つの \overline{DSACKx} 信号が認識されると(非同期の入力セットアップ条件を満たすもの)、1クロック後にこのサイクルが終了します。ステート 3(S3)の初めに \overline{DSACKx} が認識されない場合、プロセッサはステート 4 および 5に進まずに、ウエイト・ステートを挿入します。ウエイト・ステートを挿入するには、 $\overline{DSACK0}$ と $\overline{DSACK1}$ の両方が、S2 の終了付近で非同期入力のセットアップおよびホールド時間の間ネゲートされたままでなければなりません。ウエイト・ステートが追加されると、プロセッサは \overline{DSACKx} 信号の1つを認識するまで、クロックの立下りエッジで継続してサンプリングを行ないます。選択されたデバイスは、 R/\overline{W} 、 \overline{DS} 、SIZO-SIZ1、および <math>AO-A1 を使用して、データ・




図7-26 非同期バイトおよびワード・ライト・サイクル――32 ビット・ポート

バス(D24-D31、D16-D23、D8-D15、およびD0-D7)の該当するバイトから送られたデータを ラッチします。サイズ信号、A0-A1によってデータ・バス上のバイトを選択します。まだ $\overline{\rm DSACKx}$ がアサートされていなければ、デバイスはそれをアサートして、正常にデータを格納したことを知らせます。

ステート4

プロセッサはステート4の間には新しい制御信号は何も出力しません。




図7-27 ロング・ワード・オペランド・ライト――8ビット・ポート

ステート5

プロセッサはステート5(S5)で \overline{AS} および \overline{DS} をネゲートします。S5の間はアドレスおよびデータ有効を保持し、メモリ・システムにアドレス・ホールド時間を与えます。S5の間、 R/\overline{W} 、SIZOおよびSIZ1、FCO-FC2、そして \overline{DBEN} も有効になったままです。




図7-28 ロング・ワード・オペランド・ライト――16 ビット・ポート

外部デバイスは、 $\overline{\text{AS}}$ または $\overline{\text{DS}}$ のネゲートを(どちらか最初に)検出するまで、データおよび $\overline{\text{DSACKx}}$ 信号をアサートしたままにしておきます。デバイスは、 $\overline{\text{AS}}$ または $\overline{\text{DS}}$ のネゲートを検出した後、約1クロック期間以内に $\overline{\text{DSACKx}}$ 信号をネゲートしなければなりません。この期間を超えて $\overline{\text{DSACKx}}$ 信号をアサートしたままにしておくと、次のバス・サイクルですぐに検出されてしまうことがあります。

7. 3. 3 非同期リード・モディファイ・ライト・サイクル

リード・モディファイ・ライト・サイクルではデータを読み出し、条件に応じて演算論理ユニット内でデータを変更し、その結果をメモリに書き込むことができます。MC68030プロセッサでは、この操作は分割できないようになっており、マルチ・プロセッサ・システムに対してセマフォ機能を与えます。リード・モディファイ・ライトのシーケンスで、MC68030は \overline{RMC} 信号をアサートして、不可分操作が行なわれていることを示します。この操作の実行中にバス要求(\overline{BR})信号があっても、MC68030はバス許可(\overline{BG})信号を出しません。リード・モディファイ・ライト操作のリード部分は、データ・キャッシュでは強制的にミスを起こすようになっています。その理由は、キャッシュのデータを読み出しているときに、別のプロセッサがそれを変更した場合、キャッシュ内のデータが無効になってしまうためです。ただし、 $\Gamma6.~1.~2$ データ・キャッシュ」に説明するように、データ・キャッシュの内容を変更することは可能です。

リード・モディファイ・ライト操作中はバースト充てんは行なわれません。

MC68030でこの操作を利用する命令は、"テストとセット(TAS)"命令と"比較と交換(CASおよびCAS2)"命令だけです。CASおよびCAS2命令では、比較結果によってはライト・サイクルは発生しません。メモリ管理ユニット(MMU)で要求されるテーブル・サーチ・アクセスは、常にスーパバイザ・データ空間に対するリード・モディファイ・ライト・サイクルになります。これらのサイクル中、ディスクリプタが更新されないかぎりライト操作は発生しません。テーブル・サーチ・アクセスでは、MMUは物理アドレスを使用してテーブルにアクセスするため、データは内部ではキャッシュされません。MMUについては、「第9章 メモリ管理ユニット」を参照してください。

図7-29に非同期のリード・モディファイ・ライト・サイクル操作のフローチャートを示します。 図7-30 はクロック期間を基準にして規定された TAS 命令の機能タイミング図です。

ステート0

ステート0(SO)では、プロセッサは外部サイクル・スタート(\overline{ECS})とオペランド・サイクル・スタート(\overline{OCS})をアサートして、外部サイクルの開始を知らせます。プロセッサは、SOでは \overline{RMC} もアサートしてリード・モディファイ・サイクルを識別します。プロセッサはアドレス・バス(AO-A31)に有効なアドレスを置き、FCO-FC2に有効なファンクション・コードを置きます。ファンクション・コードでそのサイクルのアドレス空間を選択します。サイズ信号 SIZO と SIZ1 が有効となり、オペランドのサイズを示します。プロセッサはリード・サイクルでは、リード/ライト信号 R/\overline{W} を "H" にドライブし、アドレス変換ディスクリプタまたは該当する TTx レジスタの MMU CI ビットの値に応じて、キャッシュ・インヒビット・アウト信号(\overline{CIOUT})をセットします。

ステート1

半クロック後のステート1(S1)では、プロセッサはアドレス・ストローブ(\overline{AS})をアサートし、アドレス・バス上のアドレスが有効であることを示します。S1では、プロセッサはデータ・ストローブ(\overline{DS})もアサートします。また、S1では \overline{ECS} (\overline{OCS} がアサートされているときは \overline{OCS} も)信号がネゲートされます。

ステート2

ステート 2(S2)では、プロセッサは \overline{DBEN} をアサートして外部データ・バッファをイネーブルにします。




図7-29 非同期リード・モディファイ・ライト・サイクルのフローチャート




図7-30 非同期バイト・リード・モディファイ・ライト・サイクル——32 ビット・ポート (TAS 命令、 \overline{CIOUT} または \overline{CINN} がアサート)

選択されたデバイスは、 R/\overline{W} 、SIZO-SIZ1、A0-A1、および \overline{DS} を使用してその情報をデータ・バスに置きます。サイズ信号とA0-A1によって、(D24-D31、D16-D23、D8-D15およびD0-D7)の任意またはすべてのバイトが選択されます。同時に、選択されたデバイスはデータ転送およびサイズ・アクノリッジ(\overline{DSACKx})信号をアサートすることができます。

ステート3

S2の終わりで、少なくとも1つの \overline{DSACKx} 信号が認識されると(非同期の入力セットアップ条件を満たすもの)、クロックの次の立下りエッジでデータがラッチされ、サイクルが終了します。ステート3(S3)の初めに \overline{DSACKx} が認識されなかった場合、プロセッサはステート4および5に進まずに、ウエイト・ステートを挿入します。ウエイト・ステートを挿入するには、 $\overline{DSACK0}$ と $\overline{DSACK1}$ の両方が、S2の終了付近で非同期入力のセットアップおよびホールド時間の間ネゲートされたままでなければなりません。ウエイト・ステートが追加されると、プロセッサは \overline{DSACKx} 信号の1つを認識するまで、クロックの立下りエッジで継続してサンプリングを行ないます。

ステート4

プロセッサはステート 4(S4)の初めに \overline{CIIN} をサンプリングします。S4の終わりで、プロセッサは入力データをラッチします。

ステート5

プロセッサはステート 5(S5)で、 \overline{AS} 、 \overline{DS} 、および \overline{DBEN} をネゲートします。オペランドを読み出すのに 2回以上のリード・サイクルが必要な場合は、各リード・サイクルごとに $S0\sim S5$ を繰り返します。読出しを終えると、プロセッサはそのサイクルのライト部分に備えて、アドレス、R/ \overline{W} 、および FCO-FC2 有効を保持します。

外部デバイスは、 $\overline{\rm AS}$ または $\overline{\rm DS}$ のネゲートを(どちらか最初に)検出するまで、データおよび $\overline{\rm DSACKx}$ 信号をアサートしたままにしておきます。デバイスは、 $\overline{\rm AS}$ または $\overline{\rm DS}$ のネゲートを検出した後、約1クロック期間以内に、データを取り除き、 $\overline{\rm DSACKx}$ 信号をネゲートしなければなりません。この期間を超えてアサートしたままにしておくと、次のバス・サイクルですぐに検出されてしまうことがあります。

アイドル・ステート

アイドル・ステート中、プロセッサは新しい制御信号はアサートしませんが、この時点で内部的にサイクルの変更部分を開始することがあります。ライト・サイクルが不要の場合、ステート6~11 は省略されます。ライト・サイクルが必要な場合、 R/\overline{W} 信号はステート6までリード・モードになったままで、サイクルの前のリード部分との間で、バスが競合しないようにしています。データ・バスはステート8までドライブされません。

ステート6

ステート 6(S6)では、プロセッサは \overline{ECS} と \overline{OCS} をアサートして、別の外部サイクルの開始を知らせます。プロセッサは R/\overline{W} をライト・サイクルを示す "L" にドライブします。 \overline{CIOUT} も有効となり、アドレス変換ディスクリプタまたは該当する TTx レジスタの MMU CI ビットの状態を示します。実行するライト操作に応じて、ステート 6 の間にアドレス・ラインが変化することもあります。

ステート7

ステート7(S7)では、プロセッサはアドレス・ストローブ(\overline{AS})をアサートし、アドレス・バス上のアドレスが有効であることを示します。S7では、プロセッサはデータ・バッファ・イネーブル(\overline{DBEN})もアサートし、これを使用してデータ・バッファをイネーブルすることができます。また、S7では \overline{ECS} (および \overline{OCS} がアサートされている場合は \overline{OCS})信号がネゲートされます。

ステート8

ステート8(S8)では、プロセッサは書き込むデータをデータ・バス(D0-D31)に置きます。

ステート9

プロセッサはステート9(S9)で、データ・ストローブ(\overline{DS})をアサートします。この信号は、データ・バス上でデータが安定していることを示します。S8の終わりで、少なくとも1つの \overline{DSACKx} 信号が認識されると(非同期の入力セットアップ条件を満たすもの)、1クロック後にこのサイクルが終了します。ステート9(S9)の初めに \overline{DSACKx} が認識されない場合、プロセッサはステート10 および11に進まずに、ウエイト・ステートを挿入します。ウエイト・ステートを挿入するには、 $\overline{DSACK1}$ の両方が、S8の終了付近で非同期入力のセットアップおよびホールド時間の間ネゲートされたままになっていなければなりません。ウエイト・ステートが追加されると、プロセッサは \overline{DSACKx} 信号の1つを認識するまで、クロックの立下りエッジで継続してサンプリングを行ないます。

選択されたデバイスは、 R/\overline{W} 、 \overline{DS} 、SIZO-SIZ1、およびAO-A1を使用して、データ・バス(D24-D31、D16-D23、D8-D15、およびDO-D7)の該当するセクションからのデータをラッチします。サイズ信号とAO-A1でデータ・バスのセクションを選択します。デバイスがデータを格納したときに、まだ \overline{DSACKx} がアサートされていなければそれをアサートして、正常にデータを格納したことを知らせます。

ステート10

プロセッサはステート 10(S10)の間には新しい制御信号は何も出力しません。

ステート11

プロセッサはステート 11(S11)で \overline{AS} と \overline{DS} をネゲートします。 S11 の間はアドレスおよびデータを有効のまま保持し、メモリ・システムにアドレス・ホールド時間を与えます。 S11 の間、R/ \overline{W} および FC0 - FC2 も有効になったままです。

ライト・サイクルが2回以上必要な場合は、ステートS6~S11が各ライト・サイクルごとに繰り返されます。

外部デバイスは、 $\overline{\text{AS}}$ または $\overline{\text{DS}}$ のネゲートを(どちらか最初に)検出するまで、データおよび $\overline{\text{DSACKx}}$ 信号をアサートしたままにします。デバイスはそのデータを取り除き、 $\overline{\text{AS}}$ または $\overline{\text{DS}}$ の ネゲートを検出した後、約1クロック期間以内に、 $\overline{\text{DSACKx}}$ 信号をネゲートしなければなりません。

7. 3. 4 同期リード・サイクル

同期リード・サイクルは非同期リード・サイクルとは終了方法が異なります。それ以外は、これらのサイクルは同じシーケンスで同じ信号をアサートし、同じ信号に応答します。アドレス指定されたデバイスは、 \overline{DSACKx} ではなく同期ターミネーション信号(\overline{STERM})をアサートして、同期リード・サイクルを終了します。 \overline{STERM} は \overline{AS} がアサートされている間にクロックのすべての立上りエッジに対して、同期セットアップおよびホールド時間が満たされなければなりません。したがって、プロセッサで同期化を行なう必要はありません。32 ビット・ポートのデバイスだけが \overline{STERM} をアサートできます。 \overline{STERM} はバースト・モード操作のときに、キャッシュ・バースト要求信号(\overline{CBREQ})とキャッシュ・バースト・アクノリッジ信号(\overline{CBACK})とともに使用することもできます。この信号は32 ビット・ポートに対して、2 クロック(最小)バス・サイクルと単一クロック(最小)バスト・アクセスを可能にします。これらのサイクルにもウエイト・ステートを挿入することができます。

したがって、同期サイクルは1ウエイト・サイクルの $\overline{\text{STERM}}$ で終了すると3クロック・バス・サイクルになります。しかし、 $\overline{\text{STERM}}$ は $\overline{\text{DSACKx}}$ より半クロック後にアサートされるため、ゼロ・ウエイト・サイクル(同じく3クロック)の非同期サイクルに類似しています。したがって、ダイナミック・バス・サイジングが必要ない場合、 $\overline{\text{STERM}}$ を使用すれば、 $\overline{\text{DSACKx}}$ による3クロック・ア

クセスより、外部キャッシュ設計に時間的な余裕をもたせることができます。

図7-31に同期ロング・ワード・リード・サイクルのフローチャートを示します。バイト操作とワード操作はよく似ています。図7-32は同期ロング・ワード・リード・サイクルの機能タイミング図です。ステート 0

リード・サイクルはステートの(SO)から始まります。プロセッサは外部サイクル・スタート(\overline{ECS})を "L" にドライブして、外部サイクルの開始を知らせます。このサイクルがリード操作での最初の外部サイクルのときは、同時にオペランド・サイクル・スタート(\overline{OCS})も "L" にドライブします。SOの間、プロセッサはアドレス・バス(AO-A31)に有効なアドレスを置き、FCO-FC2に有効なファンクション・コードを置きます。ファンクション・コードでそのサイクルのアドレス空間を選択します。プロセッサはリード・サイクルの間、リード/ライト(R/\overline{W})を "H" にドライブし、データ・バッファ・イネーブル(\overline{DBEN})を非アクティブにして、データ・バッファをディセーブルします。サイズ信号SIZOとSIZ1が有効となり、転送に必要なバイト数を示します。キャッシュ・インヒビット・アウト(\overline{CIOUT})も有効となり、アドレス変換ディスクリプタまたは該当する TTxレジスタの MMU CI ビットの状態を示します。

ステート1

半クロック後のステート1(S1)では、プロセッサはアドレス・ストローブ(\overline{AS})をアサートし、アドレス・バス上のアドレスが有効であることを示します。S1では、プロセッサはデータ・ストローブ(\overline{DS})もアサートします。該当するオンチップ・キャッシュのバースト・モードがイネーブルになっていて、キャッシュ・エントリの4つのロング・ワードすべてが無効(つまり、4つのロング・ワードが読込み可能)の場合は、 \overline{CBREQ} がアサートされます。また、S1では \overline{ECS} (および \overline{OCS} がアサートされている場合は \overline{OCS})信号がネゲートされます。

ステート2

選択されたデバイスは、 R/\overline{W} 、SIZO-SIZ1、A0-A1、および \overline{CIOUT} を使用してその情報をデー




図7-31 同期ロング・ワード・リード・サイクルのフローチャート――バースト不可




図7-32 CIINをアサート、CBACKをネゲートしたときの同期リード

タ・バスに置きます。サイズ信号とA0-A1によって、(D24-D31、D16-D23、D8-D15およびD0-D7)の任意またはすべてのバイトが選択されます。S2では、プロセッサは $\overline{\rm DBEN}$ をアクティブにドライブし、外部データ・バッファをイネーブルします。2クロックの同期バス・サイクルを使用するシステムでは、 $\overline{\rm DBEN}$ のタイミングによってはそれが使用できないこともあります。ステート2の初めに、プロセッサは $\overline{\rm STERM}$ のレベルをサンプルします。 $\overline{\rm STERM}$ が認識されると、プロセッサはS2の終わりで入力データをラッチします。選択されたデータが現在のサイクルではキャッシュされない場合、またはデバイスが32 ビットを供給できない場合は、 $\overline{\rm STERM}$ と同時にキャッシュ・インヒビット・イン($\overline{\rm CIIN}$)をアサートしなければなりません。また、 $\overline{\rm STERM}$ が認識されると、 $\overline{\rm CBACK}$ がラッチされます。

 $\overline{\text{CIIN}}$ 、 $\overline{\text{CBACK}}$ および $\overline{\text{STERM}}$ は同期信号ですので、 $\overline{\text{AS}}$ がアサートされている間は、クロックのすべての立上りエッジに対して、同期入力セットアップおよびホールド時間が満たされていな

ければなりません。S2の初めに $\overline{\text{STERM}}$ がネゲートされた場合、S2の後にウエイト・ステートが 挿入され、その後 $\overline{\text{STERM}}$ が認識されるまで立上りエッジでサンプリングされます。一度 $\overline{\text{STERM}}$ が認識されると、クロックの次の立下りエッジ(ステート3の開始に相当する)でデータがラッチされます。

ステート3

プロセッサはステート 3(S3)で、 \overline{AS} 、 \overline{DS} 、および \overline{DBEN} をネゲートします。S3 の間はアドレスを有効のまま保持し、メモリ・インタフェースを容易にします。S3 の期間中、 R/\overline{W} 、SIZ1 および SIZ0、そして FC0 - FC2 も有効になったままです。

外部デバイスは、S3の初めから同期ホールド時間の間データをアサートしていなければなりません。また、 $\overline{\text{STERM}}$ をアサートした1クロック以内にデータを取り除き、 $\overline{\text{STERM}}$ をアサートしてから2クロック以内に $\overline{\text{STERM}}$ をネゲートしなければなりません。そうしないと、プロセッサが次のバス・サイクルで、誤って $\overline{\text{STERM}}$ を使用するおそれがあります。

7.3.5 同期ライト・サイクル

同期ライト・サイクルは非同期ライト・サイクルとは終了方法が異なり、データ・ストローブは使用できないことがあります。それ以外、これらのサイクルは同じシーケンスで、同じ信号をアサートし同じ信号に応答します。外部デバイスによって、同期ターミネーション信号(STERM)がアサートされると、同期ライト・サイクルが終了します。前の節で説明した STERM は、リード・サイクルだけでなくライト・サイクルにも適用されます。

2クロックの同期ライト・サイクルでは $\overline{\text{DS}}$ はアサートされないため、クロック(CLK)をデータをラッチするためのタイミング信号に使用することができます。さらに、2クロックの同期バス・サイクルでは、最後に $\overline{\text{AS}}$ をアサートしてから要求される $\overline{\text{STERM}}$ をアサートするまで時間がありません。システムは $\overline{\text{AS}}$ のアサートでメモリ・ライトの条件付けを行ない、 $\overline{\text{MC68030}}$ の内部状態によってライトがアボートされないようにしなければなりません。

図7-33 に同期ライト・サイクルのフローチャートを示します。図7-34 はウエイト・ステート付き操作の機能タイミング図です。

ステートロ

ライト・サイクルはステートO(SO)から始まります。プロセッサは外部サイクル・スタート(\overline{ECS})を "L" にドライブして、外部サイクルの開始を知らせます。このサイクルがライト操作での最初の外部サイクルのときは、同時にオペランド・サイクル・スタート(\overline{OCS})も "L" にドライブします。SOの間、プロセッサはアドレス・バス(AO-A31)に有効なアドレスを置き、FCO-FC2に有効なファンクション・コードを置きます。ファンクション・コードでそのサイクルのアドレス空間を選択します。プロセッサはライト・サイクルの間、リード/ライト(R/\overline{W})を "L" にドライブします。サイズ信号SIZOとSIZ1が有効となり、転送するバイト数を示します。キャッシュ・インヒビット・アウト(\overline{CIOUT})も有効となり、アドレス変換ディスクリプタまたは該当するTTxレジスタのMMU CI ビットの状態を示します。

ステート1

半クロック後のステート 1(S1)では、プロセッサはアドレス・ストローブ(\overline{AS})をアサートし、アドレス・バス上のアドレスが有効であることを示します。S1では、プロセッサはデータ・バッファ・イネーブル(\overline{DBEN})もアサートしますので、これを外部データ・バッファのイネーブルに使用できます。また、S1では \overline{ECS} (および \overline{OCS} がアサートされている場合は \overline{OCS})信号がネゲートされます。

ステート2

ステート2(S2)では、プロセッサは書き込むデータをデータ・バス(D0-D31)に置きます。




図7-33 非同期ライト・サイクルのフローチャート

選択されたデバイスは、 R/\overline{W} 、SIZO-SIZ1、およびAO-A1を使用して、データ・バス(D24-D31、D16-D23、D8-D15およびD0-D7)の該当するセクションからのデータをラッチします。サイズ信号とAO-A1でデータ・バス・セクションを選択します。デバイスは正常にデータを格納すると \overline{STERM} をアサートします。デバイスがS2の立上りエッジで \overline{STERM} をアサートしなかった場合、プロセッサはそれが認識されるまで、ウエイト・ステートを挿入します。ウエイト・ステートを挿入した場合、プロセッサはS2の終わりでデータ・ストローブ(\overline{DS})をアサートします。ただし、ゼロ・ウエイト・ステート非同期ライト・サイクルでは、 \overline{DS} はアサートされません。

ステート3

プロセッサはステート 3(S3)で、 \overline{AS} (および必要なら \overline{DS})をネゲートします。S3の間は、メモリ・インタフェースを容易にするためにアドレスおよびデータ有効を保持しています。S3の期間中、 R/\overline{W} 、SIZ1 および SIZ0、FC0-FC2 および \overline{DBEN} も有効になったままです。

アドレス指定されたデバイスは、 \overline{STERM} をアサートしてから2クロック以内にそれをネゲートしなければなりません。そうしないと、プロセッサが次のバス・サイクルで、誤って \overline{STERM} を使用するおそれがあります。

7.3.6 同期リード・モディファイ・ライト・サイクル

同期リード・モディファイ・ライト・サイクル操作は、リードおよびライト・サイクルの終了信号とデータのラッチにデータ・ストローブではなくライト・サイクルでのクロック(CLK)を使用する点だけが、非同期リード・モディファイ・ライト・サイクル操作と異なります。

非同期操作と同様、同期リード・モディファイ・ライト・サイクル操作も不可分になっています。 操作は同期式ですが、リード・モディファイ・ライト・サイクル中は、バースト・モードを使用し てはなりません。

図7-35に同期リード・モディファイ・ライト・サイクル操作のフローチャートを示します。このサイクルのタイミングを図7-36に示します。




図7-34 CIOUTをアサートしたときのウエイト・ステート付き同期ライト・サイクル

ステート0

ステート0では、プロセッサは外部サイクル・スタート(\overline{ECS})とオペランド・サイクル・スタート(\overline{OCS})をアサートして、外部サイクルの開始を知らせます。プロセッサは、S0では \overline{RMC} もアサートしてリード・モディファイ・サイクルを識別します。プロセッサはアドレス・バス(A0-A31)に有効なアドレスを置き、FC0-FC2に有効なファンクション・コードを置きます。ファンクション・コードでそのサイクルのアドレス空間を選択します。サイズ信号 SIZ0 と SIZ1 が有効となり、オペランドのサイズを示します。

プロセッサはリード・サイクルでは、リード/ライト信号 R/\overline{W} を "H" にドライブし、アドレス変換ディスクリプタまたは該当する TTx レジスタの MMU CI ビットの値に応じて、キャッシ




図7-35 同期リード・モディファイ・ライト・サイクルのフローチャート

ュ・インヒビット・アウト信号($\overline{\text{CIOUT}}$)をセットします。プロセッサはデータ・バッファ・イネーブル($\overline{\text{DBEN}}$)を非アクティブにしてデータ・バッファをディセーブルします。

ステート1

半クロック後のステート1(S1)では、プロセッサはアドレス・ストローブ(AS)をアサートし、ア




図 7-36 $\overline{\text{CIIN}}$ をアサートしたときの同期リード・モディファイ・ライト・サイクルのタイミング

ドレス・バス上のアドレスが有効であることを示します。S1では、プロセッサはデータ・ストローブ($\overline{\rm DS}$)もアサートします。また、S1では $\overline{\rm ECS}$ (および $\overline{\rm OCS}$ がアサートされている場合は $\overline{\rm OCS}$)信号がネゲートされます。

ステート2

選択されたデバイスは、 R/\overline{W} 、SIZO-SIZ1、AO-A1、および \overline{CIOUT} を使用してその情報をデータ・バスに置きます。サイズ信号とAO-A1によって、(D24-D31、D16-D23、D8-D15およびD0-D7)の任意またはすべてのバイトが選択されます。S2では、プロセッサは \overline{DBEN} をドライブしてアクティブにし、外部データ・バッファをイネーブルします。2クロックの同期バス・サイクルを使用するシステムでは、タイミングによっては \overline{DBEN} が使用できないことがあります。ステート

2(S2)の初めに、プロセッサは \overline{STERM} のレベルをサンプルします。 \overline{STERM} が認識されると、プロセッサはS2の終わりで入力データをラッチします。選択されたデータが現在のサイクルではキャッシュしない場合、またはデバイスが32 ビットを供給できない場合は、 \overline{STERM} と同時にキャッシュ・インヒビット・イン(\overline{CIIN})をアサートしなければなりません。

 $\overline{\text{CIIN}}$ および $\overline{\text{STERM}}$ は同期信号ですので、 $\overline{\text{AS}}$ がアサートされている間は、クロックのすべての立上りエッジに対して、同期入力セットアップおよびホールド時間が満たされていなければなりません。S2の初めに $\overline{\text{STERM}}$ がネゲートされた場合、S2の後にウエイト・ステートが挿入され、それ以降 $\overline{\text{STERM}}$ は認識されるまで、各立上りエッジでサンプリングされます。一度 $\overline{\text{STERM}}$ が認識されると、クロックの次の立下りエッジ(ステート3の開始に相当)でデータがラッチされます。

ステート3

プロセッサはステート 3(S3)で、 \overline{AS} 、 \overline{DS} 、および \overline{DBEN} をネゲートします。オペランドの読出しに、2 リード・サイクル以上を必要とするときは、それに応じてステート $S0\sim S3$ を繰り返します。リード・サイクルで終了するときは、プロセッサはサイクルのライト部分に備えて、アドレス、 R/\overline{W} 、および FCO-FC2 を有効に保持します。

外部デバイスは、S3の初めから同期ホールド時間の間データをアサートしていなければなりません。また、デバイスはバスの競合を回避するために、 $\overline{\text{STERM}}$ をアサートしてから1クロック以内にデータを取り除き、 $\overline{\text{STERM}}$ をアサートしてから2クロック以内に $\overline{\text{STERM}}$ をネゲートしなければなりません。そうしないと、プロセッサが次のバス・サイクルで、誤って $\overline{\text{STERM}}$ を使用するおそれがあります。

アイドル・ステート

プロセッサはアイドル・ステート中は、新しい制御信号をアサートしませんが、この時点で内部的にサイクルのモディファイ部分を開始することがあります。 R/\overline{W} 信号はステート4までリード・モードのままで、サイクルの前のリード部分との間で、バスが競合しないようにしています。データ・バスはステート6までドライブされません。

ステート4

プロセッサは、ステート 4(S4)では \overline{ECS} と \overline{OCS} をアサートして、別の外部サイクルの開始を知らせます。プロセッサは R/\overline{W} をライト・サイクルを示す "L" にドライブします。 \overline{CIOUT} も有効となり、アドレス変換ディスクリプタまたは該当するTTx レジスタのMMU CI ビットの状態を示します。実行するライト操作によっては、ステート4でアドレス・ラインが変化することもあります。

ステート5

ステート5(S5)では、プロセッサはアドレス・ストローブ(\overline{AS})をアサートし、アドレス・バス上のアドレスが有効であることを示します。S5では、プロセッサはデータ・バッファ・イネーブル (\overline{DBEN}) もアサートしますが、これを使用してデータ・バッファをイネーブルすることができます。ステート6

ステート6(S6)では、プロセッサは書き込むデータをデータ・バス(D0-031)に置きます。

選択されたデバイスは、 R/\overline{W} 、CLK、SIZO-SIZ1、および AO-A1 を使用して、データ・バス (D24-D31、D16-D23、D8-D15 および DO-D7)の該当するセクションからのデータをラッチします。サイズ信号と AO-A1でデータ・バス・セクションを選択します。デバイスは正常にデータ を格納すると \overline{STERM} をアサートします。デバイスが S2 の立上りエッジで \overline{STERM} をアサートしなかった場合、プロセッサはそれが認識されるまで、ウエイト・ステートを挿入します。ウエイト・ステートを挿入した場合、プロセッサは S6 の終わりでデータ・ストローブ (\overline{DS})をアサートします。ただし、ゼロ・ウエイト・ステートの非同期ライト・サイクルでは、 \overline{DS} はアサートされま

せん。

ステート7

プロセッサはステート7(S7)で、 \overline{AS} (そして必要なら \overline{DS})をネゲートします。S7の間は、メモリ・インタフェースを容易にするためにアドレスおよびデータ有効を保持します。S7の間は、 R/\overline{W} およびFC0-FC2は有効になったままです。

2回以上ライト・サイクルが必要な場合は、各ライト・サイクルごとにステートS8~S11を繰り返します。

外部デバイスは、 $\overline{\text{STERM}}$ をアサートしてから2クロック以内にそれをネゲートしなければなりません。そうしないと、プロセッサが次のバス・サイクルで、誤って $\overline{\text{STERM}}$ を使用するおそれがあります。

7. 3. 7 バースト操作サイクル

MC68030 は内蔵する命令キャッシュおよびデータ・キャッシュを充てんするのに、バースト・モードをサポートしています。

MC68030 はバースト・モードのためのハンドシェイク制御信号群を備えています。キャッシュの1つでミスが発生すると、MC68030 はバス・サイクルを開始して、必要なデータまたは命令ストリーム・フェッチを取得します。データまたは命令をキャッシュできる場合には、MC68030 はキャッシュ・エントリの充てんを試みます。データ・アクセスのアラインメント状態によっては、2つのキャッシュ・エントリの充てんを試みることがあります。また、プロセッサはキャッシュ・バースト要求信号($\overline{\text{CBREQ}}$)をアサートして、バースト充てん操作を要求することもできます。つまり、プロセッサはラインにある複数のエントリを充てんすることができるのです。MC68030 は最高4つのロング・ワードのバーストを行なうことができます。

バースト可能なキャッシュ・エントリに対してCBREQ信号をアサートするメカニズムは、それぞれデータ・キャッシュと命令キャッシュに対応するキャッシュ制御レジスタ(CACR)のデータ・バースト・イネーブル(DBE)ビットと命令バースト・イネーブル(IBE)ビットによってイネーブルされます。次のいずれかの状態があると、MC68030はキャッシュ可能なリード・サイクルに対するキャッシュ・バースト要求を開始(そして、CBREQをアサート)します。

- ●現在の命令またはデータ・フェッチの論理アドレスとファンクション・コード信号が、それぞれ の命令キャッシュまたはデータ・キャッシュのインデックス付きタグ・フィールドに一致しない。
- ●該当するキャッシュ内のインデックス付き夕グに対応する4つのロング・ワードがすべて無効としてマークされている。

ただし、MC68030はミスアラインメント・アクセスの最初の部分では、残りのアクセスが同じキャッシュ・ラインに対応していない場合は、 $\overline{\text{CBREQ}}$ をアサートしません。詳細については、 $\overline{\text{C6.1.3.}}$ 1 シングル・エントリ・モード」を参照してください。

適当なキャッシュがイネーブルされていなかったり、キャッシュのキャッシュ凍結ビットがセットされている場合、プロセッサは CBREQ をアサートしません。 CBREQ はリード・モディファイ・ライト操作およびライト・サイクル中にはアサートされません。

MC68030 では、同期ターミネーション信号(\overline{STERM})でバス・サイクルを終了し、キャッシュ・バースト・アクノリッジ信号(\overline{CBACK})をアサートして \overline{CBREQ} に応答する32 ビット・ポートからしか、バースト充てんを行なうことはできません。MC68030 は、 \overline{STERM} と \overline{CBACK} を認識して \overline{CBREQ} をアサートすると、バースト操作の間はアドレス・ストローブ(\overline{AS})、データ・ストローブ(\overline{DS})、リード/ライト($\overline{R/W}$)、アドレス・バス(\overline{AO} - $\overline{AS1}$)、ファンクション・コード(\overline{FCO} - $\overline{FC2}$)、およびサイズ信号(\overline{SIZO} - \overline{SIZI})を現在の状態のままで維持します。プロセッサはバーストが完了するか異常終了するまでは、 \overline{STERM} がアサートされている間、連続して各クロックごとにデータを受

け入れます。

 $\overline{\text{CBACK}}$ は、アドレス指定されたデバイスが、バースト・モードでさらに1つ以上のロング・ワード・データを供給して、キャッシュ・バースト要求に応答できることを示します。 $\overline{\text{CBACK}}$ は $\overline{\text{CBREQ}}$ 信号とは関係なくアサートでき、同期サイクルではこれらの信号の両方がアサートされた場合にのみバースト・モードが開始されます。 $\overline{\text{MC68030}}$ がフル・バースト操作を実行して、 $\overline{\text{4}}$ つのロング・ワードをフェッチすると、第3サイクルで $\overline{\text{STERM}}$ がアサートされたのち、 $\overline{\text{CBREQ}}$ がネゲートされ、 $\overline{\text{MC68030}}$ はもう1つだけロング・ワード(第4サイクル)を要求していることを示します。ここで $\overline{\text{CBACK}}$ をネゲートすることができ、 $\overline{\text{MC68030}}$ は第4サイクルのデータをラッチし、キャッシュ・ライン充てん操作を完了します。

バースト充てんは、次のいずれかの状態が発生するとアボートすることがあります。

- ●キャッシュ・インヒビット・イン(CIIN)がアサートされた。
- ●バス・エラー(BERR)がアサートされた。
- CBACK が早くネゲートされた。

バースト充てん操作中のバス・エラーの処理は、「7.5.1 バス・エラー」で説明します。プロセッサをホルトさせたり、バス要求(\overline{BR})でプロセッサからバスを切り離したりするために、バースト操作はシングル・サイクルとなっています。これはアドレス・ストローブ(\overline{AS})が操作中にはアサートされたままになっているためです。バースト操作中に \overline{HALT} 信号をアサートすると、プロセッサは操作が終わるとホルトします。ホルト操作の詳細については、「7.5.3 ホルト操作」を参照してください。 \overline{BR} でバスを要求している代替バス・マスタは、 \overline{BR} 信号が次のプロセッサ・サイクルが始まる前に、内部で十分に同期がとれるだけの余裕をもってアサートされている場合は、バス・マスタになることができます。バス調停の詳細については、「7.7 バス調停」を参照してください。バス・サイクル中に \overline{BERR} と \overline{HALT} が同時にアサートされたときは、通常サイクルの再試行が必要なことを示しています。しかしながら、バースト操作の第2、第3、または第4サイクルでは、この信号の組合せはバス操作をアボートするバス・エラー状態を示します。また、プロセッサは \overline{HALT} がネゲートされるまで、ホルト状態になったままです。バス・エラー処理の詳細は、「7.5.1 バス・エラー」を参照してください。

図7-37にバースト操作のフローチャートを示します。次のタイミング図に各種のバースト操作を示します。図7-38に最初のアクセスに2つのウエイト・ステートを挿入し、それ以降のアクセスに1つのウエイト・ステートを挿入するロング・ワードのバースト操作を示します。図7-39に \overline{CBACK} が早くネゲートされたために、通常どおり完了できなかったバースト操作を示します。図7-40にオペランド全体が同じキャッシュ・ラインに対応していないため、延期されるバースト操作を示します。図7-41はキャッシュ・インヒビット・イン(\overline{CIIN})信号でアボートされるバースト操作を示します。 \overline{CBACK} は次のサイクルに対応していますので、 \overline{CBACK} が2クロック期間しかアサートされなくても、3つのロング・ワードが転送されます。

バースト操作シーケンスは、ステート0-3から始まり、CBREQがアサートされることを除いて、同期リード・サイクルとほぼ同じです。ステート4-9は完全なバースト操作で、最後の3つのリード・サイクルを実行します。

ステート〇

バースト操作はステートO(SO)から始まります。プロセッサは外部サイクル・スタート (\overline{ECS})を "L" にドライブして、外部サイクルの開始を知らせます。このサイクルがリード操作での最初の外部サイクルのときは、同時にオペランド・サイクル・スタート (\overline{OCS})も "L" にドライブします。 SOの間、プロセッサはアドレス・バス(AO-A31)に有効なアドレスを置き、FCO-FC2 に有効なファンクション・コードを置きます。ファンクション・コードでそのサイクルのアドレス空間を選択します。プロセッサはリード/ライト(R/\overline{W})を "H" にドライブして、リード・サイクルを示




図7-37 バースト操作のフローチャート――4つのロング・ワードの転送

し、データ・バッファ・イネーブル(\overline{DBEN})を非アクティブにして、データ・バッファをディセーブルします。サイズ信号 SIZ0 と SIZ1 が有効となり、転送するバイト数を示します。キャッシュ・インヒビット・アウト(\overline{CIOUT})も有効となり、アドレス変換ディスクリプタまたは該当する TTx レジスタの MMU CI ビットの状態を示します。

ステート1

半クロック後のステート1(S1)では、プロセッサはアドレス・ストローブ($\overline{\rm AS}$)をアサートし、アドレス・バス上のアドレスが有効であることを示します。S1では、プロセッサはデータ・ストローブ($\overline{\rm DS}$)もアサートします。

 $\overline{\text{CBREQ}}$ もアサートされ、MC68030がそのキャッシュの1つに対してバースト操作を実行し、4つのロング・ワードに読み込むことができることを示します。また、S1では $\overline{\text{ECS}}$ (および $\overline{\text{OCS}}$ がアサートされている場合は $\overline{\text{OCS}}$)信号がネゲートされます。

ステート2

選択されたデバイスは、 R/\overline{W} 、SIZ0-SIZ1、A0-A1、および $\overline{\text{CIOUT}}$ を使用してそのデータをデータ・バスに置きます(最初のサイクルは、対応するロング・ワード境界においてロング・ワードを供給しなければなりません)。

バースト操作は各サイクルで32 ビットをラッチするため、データ・バスの全部のバイト・セクション(D24-D31、D16-D23、D8-D15 および D0-D7)をドライブしなければなりません。S2では、プロセッサは $\overline{\rm DBEN}$ をアクティブにドライブして、外部データ・バッファをイネーブルし





図7-38 バースト要求およびウエイト・サイクルによる\$07からのロング・ワード・オペランド要求

ます。2クロックの同期バス・サイクルを使用するシステムでは、タイミングによっては $\overline{\text{DBEN}}$ が使用できないことがあります。ステート2(S2)の初めに、プロセッサは $\overline{\text{STERM}}$ のレベルをテストします。 $\overline{\text{STERM}}$ を認識すると、プロセッサはS2の終わりで入力データをラッチします。 $\overline{\text{STERM}}$ を認識したら、 $\overline{\text{CBACK}}$ をアサートしてバースト操作を進めなければなりません。現在のサイクルでデータをキャッシュしない場合は、 $\overline{\text{STERM}}$ と同時にキャッシュ・インヒビット・イン($\overline{\text{CIIN}}$)をアサートしなければなりません。また、 $\overline{\text{CIIN}}$ をアサートするとバースト操作もアボートされます。

 $\overline{\text{CIIN}}$ 、 $\overline{\text{CBACK}}$ および $\overline{\text{STERM}}$ は同期信号ですので、 $\overline{\text{AS}}$ がアサートされている間は、クロック



A3: A2の値はシステム・ハードウェアでインクリメントされる。

注:1. CBACKをアサートすると、データがDO-D31に置かれる。

2. $\overline{\text{CBACK}}$ を継続してアサートすると、データが D0-D31 に置かれる。 3. $\overline{\text{CBACK}}$ をネゲートすると、 $\overline{\text{AS}}$ がネゲートされる。

図7-39 バースト要求による\$07からのロング・ワード・オペランド要求

のすべての立上りエッジに対し、セットアップおよびホールド時間が満たされていなければなり ません。

S2の初めにSTERMがネゲートされた場合は、S2の後にウエイト・ステートが挿入され、それ 以降 STERM を認識するまで、各立上りエッジでサンプリングが行なわれます。一度 STERM が認 識されると、クロックの次の立下りエッジ(ステート3の開始に相当)でデータがラッチされます。 ステート3

プロセッサはステート3(S3)の間、 $\overline{\text{AS}}$ 、 $\overline{\text{DS}}$ 、および $\overline{\text{DBEN}}$ をアサートしたままにします。S3の 間はアドレスを有効のまま保持し、バースト操作を継続します。S3の期間中、R/W、SIZ1と





図7-40 \$ OE からのロング・ワード・オペランド要求——バースト充てんの延期

SIZO、およびFCO-FC2も有効になったままです。

外部デバイスは、S3の初めから同期ホールド時間の間データをアサートしていなければなりません。また、 \overline{STERM} をアサートしてから1クロック以内に \overline{STERM} をネゲートしなければなりません。そうしないと、プロセッサが次のバス・サイクルで、誤って \overline{STERM} を使用するおそれがあります。 \overline{STERM} は後続のアクセスがウエイト・サイクルを必要としない場合は、ネゲートする必要はありません。

ステート4

ステート4(S4)の初めにプロセッサは $\overline{\text{STERM}}$ のレベルをテストします。このステートはバースト・モードの開始を知らせ、残りのステートはバースト充てんサイクルになります。 $\overline{\text{STERM}}$ が認識されると、プロセッサはS4の終わりで入力データをラッチします。このデータはバーストの2番目のロング・ワードに対応します。S4の初めに $\overline{\text{STERM}}$ がネゲートされたときは、S4およびS5



A3: A2の値はシステム・ハードウェアでインクリメントされる。

図 7-41 バースト要求を伴う\$ 07からのロング・ワード・オペランド要求
——CBACK および CINN がアサート

の代わりにウエイト・ステートが挿入され、それ以降 \overline{STERM} は認識されるまで、各立上りエッジでサンプリングされます。同期サイクルでは、 \overline{STERM} が認識されると \overline{CBACK} と \overline{CIIN} の状態がラッチされます。この時点で、 \overline{CBACK} をアサートした場合は、バースト操作を継続しなければならないことを示します。 \overline{CIIN} をアサートした場合は、S4の終わりでラッチしたデータをキャッシュして、バーストをアボートしなければならないことを示します。

ステート5

プロセッサはステート5の期間中、バス上のすべての信号をドライブしたままにしてバーストを継続します。ここでは、S3で述べた STERM およびデータのホールド時間が適用されます。

ステート6

このステートは、一度 $\overline{\text{STERM}}$ が認識されると、データの3番目のロング・ワードがS6の終わりでラッチされることを除いてステート4と同じです。

ステート7

このステートでは、プロセッサが $\overline{\text{CBREQ}}$ 信号をネゲートし、メモリ・デバイスが $\overline{\text{CBACK}}$ をネゲートすることがあります。これとは別に、プロセッサがドライブする他のすべてのバス信号はドライブされたままです。ここでは、S3で述べた $\overline{\text{STERM}}$ およびデータのホールド時間が適用されます。

ステート8

このステートでは、 $\overline{\text{CBREQ}}$ がネゲートされプロセッサがそれ以上データを受け入れることができないことを示します。それ以外はステート4と同じです。S8の終わりでラッチされたデータは、バーストの4番目のロング・ワードに対応します。

ステート9

プロセッサはS9で、 \overline{AS} 、 \overline{DS} 、および \overline{DBEN} をネゲートします。S9ではアドレス、R/W、SIZ0、SIZ1、およびFC0-FC2を有効に保持します。ここでは、S3で述べたのと同じホールド時間条件が適用されます。

MC68030のアドレス・バスは、バースト転送操作中には(バースト・モードに入ったときの最初の転送を含む)、一定の値にドライブされています。連続したロング・ワード情報を供給するために、外部メモリ・システムでロング・ワードのベース・アドレスをインクリメントする必要がある場合は、外部ハードウェアでこの機能を実行しなければなりません。

さらに、16バイト境界をまたがるバースト転送(つまり、最初に転送されたロング・ワードが A3/A2 = 00 に存在しない)の場合は、必要に応じて、外部ハードウェアがバースト転送の継続または終了を適切に制御しなければなりません。バースト操作は 16 バイト・イメージ(A3/A2 = 11)の最上位ロング・ワードの転送中に \overline{CBACK} をネゲートして終了するか、A3/A2 = 00 に存在するロング・ワードを供給することによって(\overline{CBACK} をアサートして)、継続することができます(つまり、カウント・シーケンスがゼロにラップ・バックし、必要に応じて継続される)。 MC68030 のキャッシュは、ロング・ワード・アクセスが A3/A2 = 00 付近にラップ・バックしても、上位アドレス・ライン A4-A31 は変化しないものと仮定しています。

7. 4 CPU 空間サイクル

ファンクション・コード(FCO-FC2)は、ユーザ・プログラム、スーパバイザ・プログラム、およびデータ領域を表4-1に示すとおり選択します。この領域は、ファンクション・コードFCO-FC2= \$7で選択され、CPU空間として分類されています。以下の項で述べる、割込みアクノリッジ、ブレークポイント・アクノリッジ、およびコプロセッサ通信サイクルはCPU空間を使用します。

CPU空間の種類は、CPU空間操作中にアドレス信号 A16-A19 にエンコードされ、プロセッサが 実行している機能を示します。 MC68030 では図7-42 に示すとおり、3 つのエンコーディングが実装 されています。未使用の値はすべて、将来の拡張に備えてモトローラが予約しています。

7.4.1 割込みアクノリッジ・バス・サイクル

周辺デバイスがプロセッサに対してサービスを要求し(IPLO-IPL2信号により)、これらの信号を




図7-42 MC68030のCPU空間のアドレス・エンコーディング

内部に取り込んだ値がステータス・レジスタの割込みマスクの優先順位よりも高い(あるいは、レベル7割込みの場合は遷移が発生した)場合、プロセッサはその割込みを保留割込みにします。割込みの認識については、「8. 1. 9 割込み例外」を参照してください。

MC68030 は保留された割込みに対する割込み例外を(それより高い優先順位をもつ保留された例外を処理した後)、1つの命令の境界で実行します。以下のパラグラフでは、割込み例外処理の一部として実行される、各種割込みアクノリッジ・サイクルを説明します。

MC68030が割込み例外を処理するときは、割込みアクノリッジ・サイクルを実行して割込みサービス・ルーチンの開始ロケーションをもつベクタ番号を取得します。

割込みを要求しているデバイスには、使用するルーチンの割込みベクタを保持するプログラム可能なベクタ・レジスタをもっているものもあります。以下のパラグラフでは、これらのデバイスのための割込みアクノリッジ・サイクルについて説明します。他の割込み条件やデバイスは、ベクタ番号を供給できないため、 $\lceil 7.4.1.2$ オートベクタ割込みアクノリッジ・サイクル」で説明するオートベクタ・サイクルを使用します。

割込みアクノリッジ・サイクルは、リード・サイクルです。このサイクルは「7.3.1 非同期リード・サイクル」で説明する非同期リード・サイクルや、「7.3.4 同期リード・サイクル」で説明する同期リード・サイクルとは、CPUアドレス空間をアクセスする点が異なります。主な違いは次のとおりです。

- 1. ファンクション・コード(FC0-FC2)は、CPUアドレス空間では7(FC0/FC1/FC2 = 111)にセットされる。
- 2. アドレス信号 A1、A2、および A3 は割込み要求レベル(それぞれ、 $\overline{IPL0}$ 、 $\overline{IPL1}$ 、および $\overline{IPL2}$ の反転した値)にセットされる。
- 3. CPU空間タイプ・フィールド(アドレス信号 A16-A19)は、割込みアクノリッジ・コード \$ F にセットされる。
- 4. 他のアドレス信号(A20-A31、A4-A15およびA0)は1にセットされる。

応答デバイスは、割込みアクノリッジ・サイクル中にデータ・バスにベクタ番号を置きます。これを超えた場合、サイクルは通常どおり $\overline{\text{STERM}}$ または $\overline{\text{DSACKx}}$ で終了します。図7-43 に割込みアクノリッジ・サイクルのフローチャートを示します。




図7-43 割込みアクノリッジ・サイクルのフローチャート

7. 4. 1. 2 オートベクタ割込みアクノリッジ・サイクル

割込みを要求しているデバイスがベクタ番号を供給できないときは、自動的に生成されるベクタ、つまり "オートベクタ" を要求します。データ・バスにベクタ番号を置き、データ転送およびサイズ・アクノリッジ信号(\overline{DSACKx})または同期ターミネーション信号(\overline{STERM})をアサートする代わりに、デバイスはオートベクタ信号(\overline{AVEC})をアサートして、そのサイクルを終了します。 \overline{STERM} または \overline{DSACKx} のどちらも、 \overline{AVEC} で終了する割込みアクノリッジ・サイクル中はアサートできません。オートベクタ操作で供給されるベクタ番号は、現在要求を行なっている割込みの割込みレベルから得られます。割込みアクノリッジ・サイクル中に \overline{DSACK} または \overline{STERM} の代わりに、 \overline{AVEC} 信号がアサートされると、 $\overline{MC68030}$ はデータ・バスの状態を無視して、内部的に割込みレベルに24(\$18)を加えた値に相当するベクタ番号を生成します。明確に分類された7つのオートベクタがあり、それぞれ信号 \overline{IPLO} - \overline{IPLO} で提供される7つの割込みレベルに対応しています。図7-45にオートベクタ操作のタイミングを示します。

7. 4. 1. 3 スプリアス割込みサイクル

デバイスが割込みアクノリッジ・サイクルに対して、 \overline{AVEC} 、 \overline{STERM} 、または \overline{DSACKx} をアサートして応答しないときには、外部ロジック回路は通常バス・エラー信号(\overline{BERR})を返します。この場合、MC68030 は割込みベクタ番号の代わりに、自動的にスプリアス割込みベクタ番号24を生成します。このときホルト信号 \overline{HALT} もアサートされていた場合、プロセッサはこのサイクルを再試行します。

7.4.2 ブレークポイント・アクノリッジ・サイクル

ブレークポイント命令(BKPT)を実行すると、ブレークポイント・アクノリッジ・サイクルが生成されます。ブレークポイント・アクノリッジ・サイクルにより、外部ハードウェアは、プログラム内で実行されるべき命令ワードを直接命令パイプラインに供給します。このサイクルは、タイプ・フ




図7-44 割込みアクノリッジ・サイクルのタイミング




図7-45 オートベクタ操作のタイミング

ィールドを0にしてCPU空間にアクセスし、命令で指定されるブレークポイント番号をアドレス・ライン A2-A4に供給します。外部ハードウェアが \overline{DSACKx} または \overline{STERM} でサイクルを終了した場合、バス上のデータ(命令ワード)が命令パイプに挿入され、ブレークポイント・オペコードを置き換えて、ブレークポイント・アクノリッジ・サイクルが完了した後で実行されます。 ブレークポイント命令ではワードを転送する必要があるため、最初のバス・サイクルで8 ビット・ポートをアクセスした場合は、第2サイクルが必要です。外部ロジックが \overline{BERR} でブレークポイント・アクノリッジ・サイクルを終了すると(つまり、命令ワードがない)、プロセッサは不当命令例外の処理を行ないます。図7-46 はブレークポイント・アクノリッジ・サイクルのフローチャートです。図7-47 は命令ワードを返す、ブレークポイント・アクノリッジ・サイクルのタイミングを示します。また、図




図7-46 ブレークポイト操作のフロー

7-48に例外を発生するブレークポイント・アクノリッジ・サイクルのタイミングを示します。

7. 4. 3 コプロセッサ通信サイクル

MC68030 コプロセッサ・インタフェースにより、プロセッサと7個までのコプロセッサ間で、命令を主体とする通信を行なうことができます。コプロセッサとの間の操作に必要なバス通信は、\$2のタイプ・フィールドをもつ MC68030 の CPU 空間で実行されます。

コプロセッサのアクセスは、MC68030のバス・プロトコルを使用します。ただし、アドレス・バスは32ビットのアドレスではなくアクセス情報を供給します。コプロセッサ操作のためのCPU空間のタイプ・フィールド(アドレス信号 A16 ~A19)は\$2です。アドレス信号 A13~A15にはコプロセッサの識別番号(Cp-ID)が含まれており、アドレス信号 A0~A4はアクセスするコプロセッサ・インタフェース・レジスタを示します。Cp-IDが0のコプロセッサ・アクセスは、MMU命令に対応しており、コプロセッサ・インタフェースの結果として、MC68030が生成するものではありません。これらのサイクルは、MOVES命令によってのみ生成されます。詳細については、「第10章 コプロセッサ・インタフェースの説明」を参照してください。

7.5 バス例外制御サイクル

MC68030 のバス・アーキテクチャでは、バス・サイクルの完了を知らせる外部デバイスからの \overline{DSACKx} または \overline{STERM} をアサートする必要があります。 \overline{DSACKx} 、 \overline{STERM} 、または \overline{AVEC} は、次の場合にはアサートされません。

- ●外部デバイスが応答しない。
- ●割込みベクタがない。
- ●その他アプリケーションに依存する各種のエラーが発生した。




図7-47 ブレークポイント・アクノリッジ・サイクルのタイミング




図7-48 ブレークポイント・アクノリッジ・サイクルのタイミング(例外発生の場合)

外部回路はプロセッサがアドレス・ストローブ(\overline{AS})をアサートした後、所定の時間内に \overline{DSACKx} 、 \overline{STERM} 、または \overline{AVEC} をアサートして、これに応答するデバイスがないときには、バス・エラー信号(\overline{BERR})を発生させることができます。これにより、当該サイクルを終了し、プロセッサはそのエラー状態の例外処理に入ることができます。

メモリ管理ユニット(MMU)は内部エラーも検出することができます。これは、プロセッサがメモリで保護された領域のアドレスにアクセスしようとしたとき(たとえば、ユーザ・プログラムがスーパバイザ・データにアクセスしようとしたとき)、またはMMUがアドレス変換ディスクリプションのためのアドレス・テーブルをサーチしているときに、バス・エラーを受け取ると発生します。

バス例外制御に使用するもう1つの信号がホルト信号($\overline{\text{HALT}}$)です。この信号はデバッギングのために、外部デバイスがアサートして、シングル・バス・サイクル操作や($\overline{\text{BERR}}$ と組み合わせて)エラーとなったバス・サイクルの再試行を行なうことができます。

再試行またはバス・エラーのときに、正しくバス・サイクルを終了させるために、 \overline{DSACKx} 、 \overline{BERR} 、および \overline{HALT} をMC68030の立上りエッジでアサートおよびネゲートするようにしておくとよいで

しょう。こうしておけば、2つの信号が同時にアサートされたときに、その両方に要求されるセット アップ時間(#47A)およびホールド時間(#47B)が、プロセッサ・クロックの同じ立下りエッジで 満足されることになります。

タイミング条件については、「第13章 電気的特性」を参照してください。これらの信号を供給す る外部回路にも同様な配慮が必要です。

非同期サイクルの許容バス・サイクル・ターミネーションと DSACKx のアサートとの関係をまと めると、次のようになります(ケース番号は表7-8参照)。

通常終了:

 \overline{DSACKx} がアサートされ、 \overline{BERR} 、および \overline{HALT} がネゲートされたままである(ケース1) ホルト終了:

DSACKxと同時またはその前にHALTがアサートされ、BERRがネゲートされたままである (ケース2)。

バス・エラー終了:

BERRがDSACKxの代わりに、その前(ケース3)または後(ケース4)、あるいは同時にアサー トされ、HALTがネゲートされたままである。BERR はDSACKxと同時またはその後でネゲー トされる。

再試行終了:

HALT と BERR が DSACKx の代わりに、その前(ケース5)または後(ケース6)、あるいは同 時にアサートされる。BERR は DSACKx と同時、またはその後でネゲートされる。 HALT は BERRと同時またはその後でネゲートできる。

表7-8に、制御信号シーケンスの各種の組合せと、それによってどのようにバス・サイクルが終 了するかを示します。確実な操作を行なわせるために、「第13章 電気的特性」に記載する仕様の# 28と#57に従って、BERRとHALTのネゲートを行なわなければなりません。DSACKx、BERR、 および HALT は AS の後でネゲートすることができます。 DSACKx または BERR が、次のバス・サ

ケース番号	制御信号	ステートの立上りエッジ でのアサート		結 果
		N	N + 2	
1	DSACKx BERR HALT	A NA NA	S NA X	通常サイクルを終了して動作を継続する。
2	DSACKX BERR HALT	A NA A/S	S NA S	通常サイクルを終了してホルトする。 HALT がネゲートされていたときに 動作を継続する。
3	DSACKx BERR HALT	NA/A A NA	X S NA	終了し、バス・エラー例外の処理を行なう。この処理は延期可能である。
4	DSACKx BERR HALT	A NA NA	X A NA	終了し、バス・エラー例外の処理を行なう。この処理は延期可能である。
5	DSACKX BERR HALT	NA/A A A/S	X S S	終了し、HALTがネゲートされていたら再試行する。
6	DSACKX BERR HALT	A NA NA	X A A	終了し、HALTがネゲートされていたら再試行する。

表 7-8 DSACK、BERR、HALTのアサートの結果

記号: N - 現在の偶数バス・ステート番号(例: S2, S4)。

A -信号はこのバス・ステートでアサートされる。 NA -信号はこのバス・ステートではアサートされない。

⁻信号が前のステートでアサートされ、このステートでもアサートされたままである。

ケース番号	制御信号	ステートの立上りエッジ でのアサート		若 果
		N	N + 2	
1	STERM BERR HALT	A NA NA		通常サイクルを終了して動作を継続する。
2	STERM BERR HALT	NA NA A/S	A NA S	通常サイクルを終了してホルトする。HALTがネゲートされていたときに動作を継続する。
3	STERM BERR HALT	NA A/S NA	A S NA	終了し、バス・エラー例外の処理を行なう。この処理は延期可能である。
4	STERM BERR HALT	A A NA	-	終了し、バス・エラー例外の処理を行なう。この処理は延期可能である。
5	STERM BERR HALT	NA A A/S	A S S	終了し、HALTがネゲートされていたら再試行する。
6	STERM BERR	A A	_	終了し、HALTがネゲートされていたら再試行する。

表7-9 STERM、BERR、HALTのアサートの結果

記号: N

N -現在の偶数バス・ステート番号(例: S2, S4)。 A -信号はこのバス・ステートでアサートされる。 NA -信号はこのバス・ステートではアサートされない。

X - Don't Care

HALT

-信号が前のステートでアサートされ、このステートでもアサートされたままである。-ステートN+2はバス・サイクルの一部ではない。

イクルのS2までアサートされたままだと、そのサイクルが早く終了することがあります。

同期サイクルの終了信号は同期ターミネーション信号(STERM)です。STERMのアサートに関連 して、同様にバス・サイクルを終了させる類似ケースが存在します。ただし、STERM と DSACKx の両方を同時に同じサイクルでアサートしてはなりません。 STERMには ASがアサートされている 間、プロセッサ・クロックの各立上りエッジに関して、セットアップ時間(#60)とホールド時間(# 61)の要求条件が規定されています。バースト・サイクル中のバス・エラーおよび再試行終了は、「6. 1.3.2 バースト・モードの充てん」、「7.5.1 バス・エラー」、および「7.5.2 再試行操作」で 述べるとおり動作します。

STERMでは、バス・サイクルの終了を、次のように要約することができます(ケース番号につい ては表7-9を参照のこと)。

通常終了:

 $\overline{\text{STERM}}$ がアサートされ、 $\overline{\text{BERR}}$ 、および $\overline{\text{HALT}}$ がネゲートされたままである(ケース1) ホルト終了:

STERM の前に HALT がアサートされ、BERR がネゲートされたままである(ケース2)。 バス・エラー終了:

BERRが、STERMの代わり、STERMと同時、またはその前(ケース3)、あるいはその後(ケー ス4)にアサートされ、HALTがネゲートされたままである。BERRがSTERMと同時またはそ の前にネゲートされる。

再試行終了:

HALT と BERRが、STERM の代わりに、同時に、またはその前(ケース5)、あるいはその後 (ケース6)にアサートされる。STERM と同時にまたはその後に BERR がネゲートされる。 HALT は BERR と同時またはその後にネゲートしてもよい。

例A:

システムはウォッチドッグ・タイマを使用して、未実装アドレス空間へのアクセスを終了させることができます。タイマはタイムアウト後、BERRをアサートします(ケース3)。

システムがRAM内容のエラー検出および修正を行ないます。システム設計者は次のことを行なうことができます。

- 1. データを検証するまで $\overline{\rm DSACKx}$ を遅らせ、エラーを検出した場合は、 $\overline{\rm BERR}$ と $\overline{\rm HALT}$ を同時にアサートして、プロセッサにそのエラー・サイクルを自動的に再試行するよう指示する (ケース 5)か、データが有効の場合は $\overline{\rm DSACKx}$ をアサートする(ケース 1)。
- 2. データを検証するまでDSACKxを遅らせ、データにエラーがある場合はDSACKxと一緒に、 あるいは単独でBERRをアサートする。これによって、この状態をソフトウェアで処理する ための例外処理を開始する。
- 3. データを検証する前に $\overline{\rm DSACKx}$ を返す。データが無効の場合は、次のクロック・サイクルで $\overline{\rm BERR}$ をアサートする(ケース4)。これによって、この状態をソフトウェアで処理するための例外処理を開始する。
- 4. データを検証する前に \overline{DSACKx} を返す。データが無効の場合は、次のクロック・サイクルで \overline{BERR} と \overline{HALT} をアサートする(ケース6)。 これにより、メモリ・コントローラは自動再試行の前または実行中に RAM を修正することができる。

7. 5. 1 バス・エラー

バス・エラー信号を使用して、バス・サイクルおよび実行中の命令をアボートすることができます。 $\overline{\text{BERR}}$ は「第13章 電気的特性」に記載されるタイミング条件に適合する場合は、 $\overline{\text{DSACKx}}$ または $\overline{\text{STERM}}$ に優先します。 $\overline{\text{BERR}}$ がこれらの制限事項に適合しない場合は、MC68030が予測できない動作を行なう可能性があります。 $\overline{\text{BERR}}$ が次のバス・サイクルまで、アサートされたままになっていると、そのサイクルの動作が正常に行なわれないことがあります。

バス・エラー信号が発生してバス・サイクルが終了すると、MC68030 はそのバス・サイクルの直後から例外処理に入るか、その例外処理を延期することができます。命令プリフェッチ・メカニズムは、命令ワードが実行できる状態になる前に、バス・コントローラおよび命令キャッシュに命令ワードを要求します。命令フェッチでバス・エラーが発生した場合、プロセッサはその命令ワードを実際に使用するときがくるまで、そのバス・エラーの例外処理は行ないません。その前にある命令が分岐したり、タスク・スイッチが発生した場合は、バス・エラー例外は発生しません。

バス・エラー信号は、次のいずれかの場合のバス・サイクルにおいて認識されます。

- DSACKx(またはSTERM)およびHALTがネゲートされ、BERRがアサートされている。
- ● $\overline{\text{HALT}}$ および $\overline{\text{BERR}}$ がネゲートされ、 $\overline{\text{DSACKx}}$ がアサートされている。 $\overline{\text{BERR}}$ はその後1クロック・サイクル以内にアサートされる($\overline{\text{HALT}}$ はネゲートされたままである)。
- $\overline{\text{BERR}}$ がアサートされ、 $\overline{\text{STERM}}$ がアサートされ認識された立上りクロック・エッジの次の立下りエッジで認識される($\overline{\text{HALT}}$ はネゲートされたままである)。

プロセッサがバス・エラー状態を認識すると、通常どおりに現在のバス・サイクルを終了します。 図7-49に \overline{DSACKx} と \overline{STERM} のどちらもアサートされない場合のバス・エラーのタイミングを示します。 図7-50に \overline{DSACKx} の後でアサートされるバス・エラーのタイミングを示します。 いずれ の場合も例外処理が行なわれます (バス・エラー例外処理の詳細については、「8. 1. 2 バス・エラー例外」を参照してください。)。 いずれかのオンチップ・キャッシュにデータを供給するリード・サイクルで \overline{BERR} がアサートされると、キャッシュのデータは無効としてマークされます。 しかし、データ・キャッシュにデータを書き込むライト・サイクルが外部バス・エラーになっても、キャッシュ内のデータは無効としてマークされません。




図7-49 バス・エラーのタイミング(DSACKxがネゲートされている場合)




図7-50 遅延バス・エラー(DSACKxがアサートされている場合)

2番目のケースでは、 \overline{DSACKx} がアサートされた後 \overline{BERR} がアサートされますが、完全な同期動作を行なうには、 \overline{BERR} は仕様 # 48(「第 13章 電気的特性」参照)以内にアサートされるか、あるいは \overline{DSACKx} が認識された後、クロックの次の立下りエッジ付近で、仕様 # 27A および # 47B で定義されるサンプル・ウィンド内で安定していなければなりません。この時点で \overline{BERR} が安定していない場合は、プロセッサが正常に動作しなくなることがあります。 \overline{BERR} は \overline{DSACKx} よりも優先されます。この場合、バス上にデータがあってもかまいませんが、それが有効かどうかはわかりません。このシーケンスは、メモリ・エラーの検出および修正ロジック回路をもつシステムや外部キャッシュ・メモリが使用することができます。

3番目のケースで述べる BERR のアサート (STERM の後で認識される)は、その前のパラグラフで述べた条件とよく似ています。 BERR は、仕様 # 27A および # 28A で定義するように、クロックの次の立下りエッジに対するサンプル・ウインド内で、安定していなければなりません。 図7-51 にこの場合のタイミングを示します。




図7-51 STERMがアサートされている場合の遅延バス・エラー――例外処理を実行

バースト充てん操作中に発生するバス・エラーは特殊なケースです。バーストの最初のサイクル中にバス・エラーが発生した場合は、データは無視され、キャッシュ・ライン全体が無効としてマークされ、そのバースト操作はアボートされます。このサイクルが命令キャッシュの場合、バス・エラー例外が保留されます。このバス・エラーは、実行ユニットがバス・サイクル中にラッチした2ワードのいずれかを使用しようとしたときにだけ処理されます。このサイクルがデータ・フェッチの場合は、直ちにバス・エラー例外の処理に入ります。パイプライン操作の詳細については、「第11章命令実行時間」を参照してください。

バースト・モードに入った後にバス・エラーが発生した(つまり、2回目以降のアクセスで)ときは、プロセッサはバースト操作を終了し、そのサイクルに対応するキャッシュ・エントリは無効としてマークされますが、図7-52に示すとおり、プロセッサは例外処理を行ないません。第2サイクルがミスアラインメントのオペランドのフェッチの場合、プロセッサは図7-53に示すとおり、 \overline{CBREQ} をネゲートして2番目の部分に対する別のリード・サイクルを実行します。再度 \overline{BERR} がアサートされた場合は、MC68030は例外処理を行ないます。バースト充てん操作中、MC68030は遅延バス・エラーをサポートします。このタイミングは、通常の同期サイクルでの遅延バス・エラーに対する \overline{STERM} およびクロックと同じです。




図7-52 ロング・ワード・オペランドの要求——3回目のアクセスまで BERR を遅延




図7-53 ロング・ワード・オペランドの要求——2回目のアクセスでBERR

7. 5. 2 再試行操作

バス・サイクルの間に、BERR信号とHALT信号の両方が外部デバイスによってアサートされると、プロセッサは再試行シーケンスに入ります。この場合も前出の遅延バス・エラー信号の場合と同様に、同期および非同期サイクルの両方に対して再試行を遅延させることができます。

プロセッサはそのバス・サイクルを終了した後、制御信号を非アクティブ状態にし、 $\overline{\text{HALT}}$ 信号が外部回路によってネゲートされるまで次のバス・サイクルを実行しません。非同期遅延の後、プロセッサは同じアクセス情報(アドレス、ファンクション・コード、サイズなど)を使用して前のサイクルを再試行します。再試行サイクルを正しく実行するために、リード・サイクルのS2の前に $\overline{\text{BERR}}$ 信号をネゲートしなければなりません。図7-54に非同期サイクルの再試行操作を図7-55に同期サイクルの再試行操作を示します。

プロセッサは、どのリード・モディファイ・ライト操作のリードまたはライト・サイクルでも、別々




図7-54 非同期遅延再試行

に再試行することができます。これは、再試行シーケンスの全期間で、 \overline{RMC} 信号がアサートされたままになっているためです。

バースト操作の初期アクセスで、再試行(\overline{BERR} および \overline{HALT} をアサートして示す)が指示されると、プロセッサはバス・サイクルを再試行し、再び \overline{CBREQ} をアサートします。図7-56に初期バースト操作を繰り返し実行する遅延再試行操作を示します。しかし、バースト操作の第2、第3、または第4サイクル中に \overline{BERR} と \overline{HALT} を同時にアサートして再試行の通知を行なった場合、要求されたオペランドがミスアラインメントであっても、再試行操作は行ないません。バースト操作の後続サイクルで \overline{BERR} および \overline{HALT} をアサートすると、 \overline{BERR} と \overline{HALT} 操作が別々に行なわれます。外部バスの動作は、 \overline{HALT} がネゲートされ、プロセッサはバースト操作中のバス・エラーのところで説明したとおり動作します。

BERR および HALT とともにバス要求信号 (BR)をアサートすると、バスの放棄と再試行操作を行ないます。 MC68030 はリード・モディファイ・ライト操作中には、バスを放棄しません。リード・モディファイ・ライト・サイクル中に、プロセッサに対して、バスを放棄してバス・サイクルの再試行を行なうように要求するデバイスは、必ず BERR と BRをアサートしなければなりません (HALT はアサートしてはなりません)。バス・エラー処理ソフトウェアは、特殊ステータス・ワード (「8. 2. 1 特殊ステータス・ワード」参照)の RM ビットを調べ、それがセットされていた場合はこのフォールトを解決するための適切な処置を取る必要があります。




図7-55 同期遅延再試行

7. 5. 3 ホルト操作

ホルト信号($\overline{\text{HALT}}$)がアサートされ、 $\overline{\text{BERR}}$ がアサートされていないとき、 $\overline{\text{MC68030}}$ は次のバス・サイクルで外部バス動作を停止します。 $\overline{\text{HALT}}$ だけではバス・サイクルを終了しません。正しいタイミング条件に従って $\overline{\text{HALT}}$ をネゲートし再アサートすると、シングル・ステップ(バス・サイクル単位)操作を行なうことができます。 $\overline{\text{HALT}}$ 信号は外部バス・サイクルにしか影響を与えませんので、命令キャッシュの中に存在し、データの書込み(あるいはデータ・キャッシュでミスを起こす読出し)を行なわないプログラムは、 $\overline{\text{HALT}}$ 信号の影響を受けず、実行を継続することができます。

シングル・サイクル・モードでは、ユーザは外部プロセッサ操作を1バス・サイクルずつ進める(そして、デバッグする)ことができます。図7-57にシングル・サイクル操作の必要条件を示します。 HALT がアサートされているときに、バス・エラーが発生すると再試行操作が行なわれますので、ユーザはシングル・サイクル・モードでデバッギングを行なっている間に、再試行サイクルの発生を予測できます。このシングル・ステップ操作とソフトウェア・トレース機能により、システム・デバッガは単一バス・サイクル、単一命令、またはプログラム・フローの変化をトレースすることができます。これらのプロセッサの機能とソフトウェア・デバッギング・パッケージを組み合わせれば、完全なデバッギング機能が実現可能です。

プロセッサが HALT 信号をアサートしてバス・サイクルを完了すると、データ・バス(D0-D31)




図7-56 バーストのための遅延再試行操作

がハイ・インピーダンス状態に置かれ、バス制御信号が非アクティブ状態(ハイ・インピーダンス状態ではない)にドライブされますが、アドレス、ファンクション・コード、サイズ、およびリード/ライトの各信号は同じ状態のままです。ホルト操作は、バス調停には影響を与えません(Γ 7.7 バス調停」参照)。MC68030がホルト状態のときにバス調停が発生すると、アドレスと制御信号もハイ・インピーダンス状態に置かれます。バスの制御権がMC68030に返ったときに、まだ \overline{HALT} がアサートされたままであれば、アドレス、ファンクション・コード、サイズ、およびリード/ライトの各信号が再び以前の状態にドライブされます。プロセッサはホルト状態のときには、割込み要求のサービスは行ないませんが、必要に応じて \overline{IPEND} 信号をアサートすることは可能です。

7. 5. 4 ダブル・バス・フォールト

以前のバス・エラー、アドレス・エラー、またはリセット例外に対する例外処理シーケンス中に、




図7-57 ホルト操作のタイミング

新たにバス・エラーまたはアドレス・エラーが発生すると、ダブル・バス・フォールトになります。 たとえば、プロセッサがバス・エラー例外を処理している間に、マシンの状態に関する情報を含むいくつかのワードをスタックしようとしたとします。このスタック操作中にバス・エラー例外が発生した場合、2回目のエラーはダブル・バス・フォールトとみなされます。停止したプロセッサを再スタートするには、外部リセットによる以外方法はありません。ただし、この場合にもバス調停は行なわれます(「7.7 バス調停」参照)。

MC68030 は、リセットされるまで $\overline{\text{STATUS}}$ 信号を継続してアサートして、ダブル・バス・フォールト状態が発生したことを知らせます。 $\overline{\text{STATUS}}$ を 1、2、または3クロック期間だけアサートし、他のマイクロシーケンサのステータス表示を知らせます。 $\overline{\text{STATUS}}$ 信号の解釈については、「第12




図7-58 バス同期化の例

章 アプリケーション情報」を参照してください。

例外処理が完了した後で(例外ハンドラ・ルーチンの実行中に)発生する2回目のバス・エラーまたはアドレス・エラーは、ダブル・バス・フォールトにはなりません。再試行されるバス・サイクルはバス・エラー例外とはみなされず、またダブル・バス・フォールトの原因にもなりません。プロセッサは外部ハードウェアが要求するかぎり、同じバス・サイクルを何回でも繰り返し実行し続けます。

7.6 バスの同期化

MC68030は命令をオーバラップして実行します。つまり、ある命令のバス操作を行なっている間に、外部バスを使用しない命令を実行することができます。オンチップ・キャッシュの操作は、バス・コントローラの操作とは独立しているため、多数の後続命令を実行することができ、見かけ上は命令を非順次に実行しているようになります。このような実行形態が望ましくなく、バス動作に従って順次アクセスを行なうシステムでは、NOP命令を活用することができます。NOP命令は保留中のバス・サイクルがすべて完了するまで命令の実行を凍結して、命令とバスを同期させます。

このような目的にNOP命令を使用する一例として、制御情報を外部レジスタに書き込むライト操作があります。この操作では、外部ハードウェアがBERRを条件付きでアサートし、書き込まれるデータに基づいてプログラムの実行の制御を試みます。データ・キャッシュがイネーブルされ、ライト・サイクルでデータ・キャッシュのヒットが起こった場合、そのキャッシュが更新されます。そのデータは、外部ライト・サイクルが完了する前に、後続の命令で使用することができます。MC68030 は現在のバス・サイクルが終わるまで、バス・エラーを処理することはできないため、外部ハードウェアがプログラムの実行の流れを変えることはできなかったはずです。外部サイクルが完了するまで後続の命令を実行しないようにするには、ライト操作を起動する命令の後にNOP命令を挿入しておきます。そうすれば、ライト操作の直後で、後続の命令が実行される前にバス・エラー例外処理に入ります。これはあくまでも例外的なケースであり、大部分のシステムではこのような目的にNOP命令を使用する必要はありません。

エラー検出/修正回路を備えたシステムでも、同期化にNOPは必要ありません。MMUはデータ・キャッシュの操作を行なう前に、常にライト・サイクルの妥当性をチェックしており、これらは外部で実行されるため、MC68030がキャッシュに正しいデータを書き込むことが保証されています。したがって、外部バス・エラーがエラーを知らせる前に、後続の命令がキャッシュから誤ったデー

タを取り出して使用する危険はありません。 バス同期化の例を図7-58に示します。

7.7 バス調停

MC68030のバスの設計では、任意の時点でプロセッサまたは外部デバイスのいずれか1つがバス・マスタになっています。バス上の1つまたは複数の外部デバイスがバス・マスタになることができます。バス調停とは、外部デバイスがそれを使用してバス・マスタになるためのプロトコルです。MC68030のバス・コントローラは、プロセッサの優先順位が最も低くなるようにバス調停信号を管理しています。バスを獲得する必要のある外部デバイスは、以下のパラグラフで述べるシーケンスによりバス調停信号をアサートしなければなりません。バス・マスタになりうるデバイスがいくつかあるシステムでは、それらのデバイスに優先順位を割り当てる外部回路が必要です。それによって、2つ以上の外部デバイスが同時にバス・マスタになろうとしたときには、最も高い優先順位をもつデバイスが最初にバス・マスタになります。このプロトコルのシーケンスは次のとおりです。

- 1. 外部デバイスがバス要求信号をアサートする。
- 2. プロセッサはバス許可信号をアサートし、現在のバス・サイクルの終わりでバスが使用可能になることを示す。
- 3. 外部デバイスはバス許可アクノリッジ信号をアサートして、自分がバスの制御権を得たことを示す。

バス・サイクル中またはサイクルとサイクルの間で、いつでもバス要求信号(\overline{BR})を出すことができます。バス許可信号(\overline{BG})は \overline{BR} の応答としてアサートされます。バス許可信号(\overline{BG})は、通常 MC68030が内部でバス・サイクルを実行する決定を行なったときを除いて、 \overline{BR} が同期化され認識




図7-59 単独バス要求に対するバス調停フローチャート




図7-60 バス調停操作のタイミング

されるとすぐにアサートされます。したがって、 \overline{BG} のアサートはバス・サイクルが始まるまで延期されます。また、 \overline{BG} は \overline{BR} に応答して、リード・モディファイ・ライト操作が終わる(\overline{RMC} がネゲートされる)までアサートされません。要求デバイスが \overline{BG} を受け取り、2つ以上の外部デバイスがバス・マスタになれるときは、要求デバイスが必要な調停を開始しなければなりません。外部デバイスは、バスの制御権を獲得するとバス許可アクノリッジ信号をアサートし、バス・マスタになっている間はすべてのバス・サイクルにわたり、 \overline{BGACK} をアサートしたままにしておきます。外部デバイスが、通常のバス調停手順によってバスの制御権を獲得するには、次の条件を満たさなければなりません。

- ●調停プロセスにより BG を受け取った。
- ●アドレス・ストローブ(\overline{AS})がネゲートされて、進行中のバス・サイクルがないことを示しており、かつ外部デバイスがすべての関係する信号がハイ・インピーダンス状態になっていることを保証しなければならない(「第13章 電気的特性」の仕様#7を守ることによって)。
- ●直前のサイクルに対する終了信号(DSACKx またはSTERM)が非アクティブになり、外部デバイスがバスから切り離されていることを示している(これはオプションであり、「7.7.3 バス

許可アクノリッジ」を参照のこと)。

● BGACK が非アクティブになっており、ほかにバスの制御権を要求しているバス・マスタがない ことを示している。

図7-59に単一デバイスのバス調停に関する詳細を示します。図7-60はこの操作のタイミング図です。この方法により、データ転送サイクルでのバス要求を処理することができます。

タイミング図では、 \overline{BGACK} がアサートされた時点で \overline{BR} がネゲートされています。この種の操作は、プロセッサとバス・マスタになりうる1つのデバイスで構成されるシステムに適用されます。バス・マスタになりうるデバイスが複数あるシステムでは、各デバイスからのバス要求ラインをワイヤードORして、プロセッサに入力することができます。そのようなシステムでは、2つ以上のバス要求が同時にアサートされる可能性があります。

図7-60のタイミング図では、バス許可アクノリッジ信号が遷移してから数サイクル後にBGがネゲートされています。しかし、バス許可信号がネゲートされた後まだバス要求が保留されている場合、プロセッサはバス許可がネゲートされてから数クロック・サイクル以内に、再度バス許可信号をアサートします。このバス許可信号によって、外部の調停回路は現在のバス・マスタがバスの使用を終える前に、次のバス・マスタを選択することができます。以下のパラグラフで、調停プロセスでの3つのステップについて詳しく説明します。

バス調停要求は、通常の処理、 $\overline{\text{RESET}}$ のアサート、 $\overline{\text{HALT}}$ のアサートで認識されるほか、ダブル・バス・フォールトのためにプロセッサがホルト状態になったときにも認識されます。

7.7.1 バス要求

バス・マスタになりうる外部デバイスは、バス要求(\overline{BR})信号をアサートしてバスを要求します。この信号はワイヤードOR接続が可能で(必ずしもオープン・コレクタ・デバイスでなくてよい)、プロセッサに外部デバイスのどれかがバスの制御権を要求していることを示します。プロセッサは実質的には外部デバイスより低いバス優先レベルにあり、現在のバス・サイクル(すでに開始している場合)を完了した後バスを放棄します。

バス要求信号がアクティブになっている間に、アクノリッジ信号が受信されなかった場合、プロセッサはいったんバス要求をネゲートし、そのままバス・マスタを続けます。これにより、調停回路が誤ってノイズに応答したり、外部デバイスがバスの使用を許可される前にそれを使用する必要がなくなった場合にも、通常の処理に妨害を与えないようになっています。


7. 7. 2 バス許可

プロセッサはバス要求を受け取った後、できるだけ早くバス許可(\overline{BG})信号をアサートします。このアサートは、リード・モディファイ・ライト・サイクル中を除いては内部で同期された直後、またはバス・サイクルを実行する内部決定の直後に行なわれます。リード・モディファイ・ライト・サイクル中には、プロセッサはその操作がすべて完了するまでは、バス許可信号をアサートしません。リード・モディファイ・ライト・サイクルでは、リード・モディファイ・ライト・サイクル(\overline{RMC})信号がアサートされ、バスがロックされていることを示します。別のバス・サイクルを実行する内部決定を行なった場合、 \overline{BG} はバス・サイクルが開始されるまで延期されます。

バス許可信号は、ディジー・チェイン回路または特定の優先順位エンコード回路をとおして伝達 することができます。プロセッサは、プロトコルに従うかぎりどのような種類の外部調停でも受け 入れます。

7.7.3 バス許可アクノリッジ

バス許可信号を受け取ると、バス要求を出しているデバイスはアドレス・ストローブ(AS)、デー



R-バス要求

A - バス許可アクノリッジ G - バス許可

Tーバス制御回路へのスリー・ステート制御

X - Don't Care

注:RMCがアサートされている間BG出力はアサートされない。

図7-61 バス調停の状態図


夕転送、およびサイズ・アクノリッジ(DSACKx)(または同期ターミネーション、STERM)、および バス許可アクノリッジ(BGACK)がネゲートされるまで待ってから、自分自身のBGACKをアサート します。ASのネゲートは、前のバス・マスタが仕様#7(「第13章 電気的特性」参照)のあと、そ のバスを解放することを示します。DSACKxまたはSTERMのネゲートは、前のスレーブ・デバイ スが前のバス・マスタとのサイクルを終了したことを意味します。アプリケーションによっては、 DSACKxをこのような方法で使用できないこともあります。

その場合は、ASだけに依存するように汎用デバイスが接続されます。BGACKがアサートされる と、そのデバイスは自分でBGACKをネゲートするまでバス・マスタになっています。BGACKは代 替バス・マスタで要求されるすべてのバス・サイクルが完了するまでネゲートしてはなりません。バ スの制御権はBGACKがネゲートされた時点で消滅します。バスの使用を許可されたデバイスから のバス要求は、BGACKがアサートされたあと、ネゲートしなければなりません。BGACKがアサー トされたあともまだバス要求が保留になっている場合は、バス要求がネゲートされてから数クロッ ク以内に別のバス許可がアサートされます。詳細は「7.7.4 バス調停制御」を参照してください。 この場合、プロセッサはBGを再アサートしてからでないと、外部バス・サイクルを実行しません。

7.7.4 バス調停制御

MC68030のバス調停制御ユニットは、有限のステート・マシンで実現されています。前述したと おり、MC68030のすべての非同期入力信号は、プロセッサ・クロック最大2サイクル以内に内部で 同期化されます。

図7-61に示すように、RおよびAという名前の入力信号は、それぞれバス要求信号とバス許可ア



注:代替バス・マスタは、連続したクロックの2回目の立上りエッジで $\overline{\rm AS}$ "H"をサンプルした後($\overline{\rm BGACK}$ の "L"が認識された後)でバスを獲得しなければなりません。

図7-62 シングル・ライト・バス調停のタイミング図

クノリッジ信号を内部的に同期化したものです。バス許可出力はG、そして内部スリー・ステート制御信号はTになっています。Tが「真」の場合、アドレス、データ、および制御の各バスは、アドレス・ストローブ(\overline{AS})およびリード・モディファイ・ライト(\overline{RMC})信号のネゲートに続く立上りエッジの後、ハイ・インピーダンス状態に置かれます。すべての信号は、実際のアクティブ電圧レベルには関係なく正論理(アクティブ"H")で示されています。

ステートの変化は、内部信号が有効になったあと、クロックの次の立上がりエッジで発生します。 \overline{BG} 信号はGが変化している間にあるステートに達したあとのクロックの立下りエッジで遷移します。バス制御信号(Tで制御される)は、バスの制御権がMC68030に返されたとき、ステートが変化した直後にプロセッサによってドライブされます。

状態図の最上部中央にあるステート0は、プロセッサがバス・マスタになっている間のバス・アービタのステートで、ここではGとTの両方ともネゲートされています。要求RとアクノリッジAは、それらが両方ともネゲートされている間アービタをステート0に保持します。要求Rを受信すると、許可Gと信号Tの両方ともアサートされます(右上のステート1)。次のクロックにより、左下のステート2に変化し、ここでGとTが保持されます。バス・アービタはアクノリッジAがアサートされるか、要求Rがネゲートされるまでそのステートに留まります。一度、いずれかが発生すると、アービタは中央のステートのステート3に変化し、許可Gをネゲートします。次のクロックはアービタを右上のステート4にしますが、そこで許可Gはネゲートされ、信号Tはアサートされたままになっています。アクノリッジAがアサートされているときは、アービタは、Aがネゲートされるか、要求Rが再びアサートされるまで、ステート4に留まります。Aがネゲートされると、アービタはもとのステートのステートのに戻り、信号Tをネゲートします。このステートのシーケンスは、バスを外部バス・マスタに明け渡すための通常の信号シーケンスに従います。他のステートは、RとAの他の組合せに適用されます。ステート0からステート4の経路で示すとおり、 \overline{BGACK} だけを使用して、プロセッサの外部バス・バッファをハイ・インピーダンス状態に置くことができ、単線による調停機能を実現します。

RMW シーケンスは、セマフォ操作と複数プロセッサの同期化をサポートするため、通常は不可分となっています。この不可分シーケンス中、MC68030 は $\overline{\text{RMC}}$ 信号をアサートします。それにより、バス調停ステート・マシンは、RMW シーケンスの最初のリード・サイクル後に発生するバス要求($\overline{\text{BR}}$ のアサート)に対して、バス許可を発行($\overline{\text{BG}}$ をアサート)しないでそれを無視します。

しかし、場合によっては、RMW シーケンス中に MC68030 にバスを放棄させなければならないこ




図7-63 バス調停操作(バス非アクティブ)

ともあります。代替バス・マスタがMC68030にバスを放棄させるための方法の1つは、RMWシーケンスの最初のリード・サイクルにのみ適用されます。MC68030では、このリード・サイクル中に通常のバス調停を行なうことができます。これには、通常の放棄と再試行操作(\overline{BERR} 、 \overline{HALT} 、および \overline{BR} を同時にアサートする)を使用します。なお、この方法はRMWシーケンスの最初のリード・サイクルだけに適用されますが、代替バス・マスタに対しては何の制約も課さないため、RMWの保全性は維持されています。

2番目の方法は単線による調停で、そのタイミングを図7-62に示します。代替マスタは、 $\overline{\text{BGACK}}$ をアサートしてMC68030にバスを放棄させ、 $\overline{\text{AS}}$ がネゲートされるのを待ってからバスを獲得します。これは、RMW シーケンスのすべてのバス・サイクルに適用されますが、使い方を誤るとシステムの保全性に問題が生じるおそれがあります。代替バス・マスタは、RMW シーケンスでアクセスされるメモリ・ロケーションの内容を変更しないようにして、RMW シーケンスの保全性を保証しなけ

ればなりません。なお、正しく動作させるためには、 \overline{AS} が連続した2つのクロック・エッジでネゲート("H"になる)されるのを確認してから、代替バス・マスタがバスを獲得するようにする必要があります。この状態を待つことによって、現在のバス動作または保留中のバス動作がすべて完了するか先取りされたことを確認できます。

プロセッサ・バス・サイクルでのバス調停シーケンスのタイミングを図7-60に示します。バスが非アクティブ状態とき(つまり、乗算命令などの内部操作を行なっているとき)のバス調停シーケンスを図7-63に示します。

7.8 リセット動作

リセット信号($\overline{\text{RESET}}$)は、プロセッサまたは外部デバイスがシステムをリセットすることができる双方向性の信号です。システムに電源が投入されると、外部回路は V_{CC} が規定される許容範囲内に入った後、最小 100ms の間 $\overline{\text{RESET}}$ をアサートしなければなりません。

図7-64 は電源投入時におけるリセット動作のタイミング図で、 \overline{RESET} 、 V_{CC} 、およびバス信号を示します。クロック信号は、 V_{CC} が最小動作規定値に達する時点までに安定している必要があります。リセット中は、バス全体(非アクティブ・ステートにドライブできない信号、つまりスリー・ステート不能信号を除く)がスリー・ステート状態になっています。一度、 \overline{RESET} がネゲートされると、すべての制御信号は非アクティブ状態にドライブされ、データ・バスはリード・モードになり、アドレス・バスがドライブされます。この後、RESET例外処理のための最初のバス・サイクルが始まります。

外部 $\overline{\text{RESET}}$ 信号は、プロセッサを含めたシステム全体をリセットします。初期リセットを除いて、 $\overline{\text{RESET}}$ はプロセッサが確実にリセットされるよう、最小520クロック期間はアサートしなければなりません。プロセッサ・ロジック回路をリセットするには、10 クロック期間だけ $\overline{\text{RESET}}$ をアサートすれば十分です。それ以上のクロック期間は、 $\overline{\text{RESET}}$ 命令が外部 $\overline{\text{RESET}}$ 信号にオーバラップしないようにするためのものです。

プロセッサをリセットすると、進行中のバス・サイクルは、 \overline{DSACKx} 、 \overline{BERR} 、または \overline{STERM} がアサートされたときと同様に終了します。さらに、プロセッサはレジスタをリセット例外に合わせて初期化します。リセット操作の例外処理については、 $\lceil 8.\ 1.\ 1$ リセット例外」で説明しています。リセット命令が実行されると、プロセッサは512クロック・サイクルの間 \overline{RESET} 信号をドライブします。このとき、プロセッサはシステムの外部デバイスをリセットしますが、プロセッサの内部




図7-64 初期リセット動作のタイミング




図7-65 リセット命令のタイミング

レジスタは影響を受けません。RESET信号に接続されている外部デバイスは、リセット命令の終了時にリセットされます。リセット命令の実行中にプロセッサに対してアサートされる外部RESET信号は、プロセッサをリセットするために、命令のリセット期間より8クロック以上長くドライブしなければなりません。図7-65にリセット命令のタイミング情報を示します。

第 8 章

例 外 処 理

例外処理は、例外を引き起こした条件に対するハンドラ・ルーチンの実行に備えて、プロセッサが行なう動作と定義されます。ここで注意したいのは、例外処理には、ハンドラ・ルーチンそのものの実行は含まれていないことです。 MC68030 プロセッサの処理状態の 1つとして例外処理をとらえた説明を、「第4章 処理状態」に記述しています。この章では、各タイプの例外の処理をとりあげながら、例外処理について詳しく説明していきます。また、例外からの復帰およびバス・フォールトの回復についてもふれています。 MMU に関連する例外の詳細については、「第9章 メモリ管理ユニット」を参照してください。プロトコルの違反およびコプロセッサ関連の例外の詳細については、「第10章 コプロセッサ・インタフェースの説明」を参照してください。また、浮動小数点コプロセッサに対して定義されている例外の詳細については、MC68881/MC68882のユーザーズ・マニュアルを参照してください。

8. 1 例外処理シーケンス

例外処理は、4つの機能ステップで実行されます。しかし、例外処理に関するすべての個別バス・サイクル(ベクタの取得、スタック操作など)は、この章で説明する順序で実行されるとはかぎりません。ただし、スタック・ポインタからのすべてのアドレスおよびオフセットは、ここで説明するとおり扱われることが保証されています。

例外処理の最初のステップでは、ステータス・レジスタが関係します。プロセッサはまずステータス・レジスタの内部コピーを作ります。コピーを作ったあと、Sビットをセットして、スーパバイザ特権状態に切り換えます。次にプロセッサは、T1およびT0ビットをクリアして、例外ハンドラのトレーシングを禁止します。リセットおよび割込み例外の場合は、割込みマスクも更新します。

第2ステップでは、プロセッサは例外のベクタ番号を決定します。割込みの場合、割込みアクノリッジ・サイクルを実行して(CPUのアドレス空間 \$ Fからの読出し、図7-45および7-46参照)ベクタ番号を取得します。コプロセッサが検出する例外の場合、ベクタ番号はコプロセッサ例外プリミティブ応答の中に含まれています(コプロセッサ例外の詳細については、「第10章 コプロセッサ・インタフェースの説明」を参照してください)。他の例外の場合はすべて、内部回路がベクタ番号を供給します。このベクタ番号を最後のステップで使用して、例外ベクタのアドレスを計算します。なお、この章ではベクタ番号は10進数で表わしています。

リセット以外の例外はすべて、第3のステップでプロセッサの現在のコンテキストがセーブされます。プロセッサは、アクティブ・スーパバイザ・スタックに例外スタック・フレームを1つ生成し、それに例外のタイプに応じたコンテキスト情報を入れます。どの例外が処理されているか、および例外処理実行前のプロセッサの状態によっては、他の情報もスタックされることがあります。例外

が割込みであってステータス・レジスタのMビットがセットされていた場合、プロセッサはMビットをクリアし、割込みスタック内に第2のスタック・フレームを生成します。

最後のステップは、例外ハンドラを始動します。プロセッサはベクタ番号を4倍して、例外ベクタのオフセットを決定します。そして、このオフセットをベクタ・ベース・レジスタに格納されている値に加算して、例外ベクタのメモリ・アドレスを求めます。次にプロセッサは、メモリの例外ベクタ・テーブルからプログラム・カウンタ(およびリセット例外のための割込みスタック・ポインタ(ISP))をロードします。最初の3ワードをプリフェッチして、命令パイプを充てんした後、プロセッサはプログラム・カウンタのアドレスから通常の動作を再開します。表8-1にMC68030で定義されるすべての例外ベクタ・オフセットの説明を示します。

表8-1 例外ベクタの割当て

** 4 4 7 0	ベクタ・オ	フセット	割当て	アサートされる STATUS	
ベクタ番号	Hex	Space			
0 1 2 3	000 004 008 00C	SP SP SD SD	リセット初期割込みスタック・ポインタ リセット初期プログラム・カウンタ バス・エラー アドレス・エラー	- Yes Yes	
4 5 6 7	010 014 018 01C	SD SD SD SD	不当命令 ゼロ除算 CHK,CHK2命令 cpTRAPcc, TRAPV 命令	No No No No	
8 9 10 11	020 024 028 02C	SD SD SD SD	特権違反 トレース ライン 1010 エミュレータ ライン 1111 エミュレータ	No Yes No No	
12 13 14 15	030 034 038 03C	SD SD SD SD	(未定義、予約) コプロセッサ・プロトコル違反 フォーマット・エラー 未初期化割込み	No No Yes	
16	040 05C	SD SD	未定義、予約	-	
24 25 26 27	060 064 068 06C	SD SD SD SD	スプリアス割込み レベル1割込みオートベクタ レベル2割込みオートベクタ レベル3割込みオートベクタ	Yes Yes Yes Yes	
28 29 30 31	070 074 078 07C	SD SD SD SD	レベル4割込みオートベクタ レベル5割込みオートベクタ レベル6割込みオートベクタ レベル7割込みオートベクタ	Yes Yes Yes Yes	
32	080 0BC	SD SD	TRAP #0-15 命令ベクタ	No	
48 49 50 51	0C0 0C4 0C8 0CC	SD SD SD SD	FPCP 分岐または無秩序状態でのセット FPCP 不正確な結果 FPCP ゼロによる除算 FPCP アンダフロー	No No No No	
52 53 54 55	0D0 0D4 0D8 0DC	SD SD SD SD	FPCP オペランド・エラー FPCP オーバフロー FPCP シグナル NAN 未定義、予約	No No No	
56 57 58	0E0 0E4 0E8	SD SD SD	MMU コンフィギュレーション・エラー MC68851を定義、MC68030では使用しない MC68551を定義、MC68030では使用しない	No - -	
59	0EC 0FC	SD SD	未定義、予約	-	
64	100	SD	ユーザ定義ベクタ(192)	Yes	
255	255	SD			

SP=スーパバイザ・プログラム空間

SD = スーパバイザ・データ空間

表8-2 マイクロシーケンサのSTATUS表示

アサートされるタイミング	表 示
1 クロック	命令境界でのシーケンサ――次の命令で実行を開始
2 クロック	命令境界でのシーケンサ、ただし次の理由により次の命令で実行を開始しない。 ●トレース例外の保留 または ●割込み例外の保留
3 クロック	MMUアドレス変換キャッシュ・ミス──プロセッサがテーブル・サーチを開始または次のいずれかの条件により例外処理を開始 ●リセット ●バス・エラー ●アドレス・エラー ●スプリアス割込み ●オートベクタ割込み ●F系列命令(コプロセッサの応答なし)
連続	ダブル・バス・フォールトのためにプロセッサが停止

表8-1に示すように、最初の64個のベクタはモトローラによって定義されており、192のベクタがユーザ定義の割込みベクタとして確保されています。ただし、システム設計者の責任において、内部目的のために確保されているベクタを、外部デバイスが使用することもできます。

MC68030 は $\overline{\text{STATUS}}$ 信号によって、命令の境界といくつかの例外を識別します。表8-2に示すように、 $\overline{\text{STATUS}}$ は内部マイクロシーケンサの状態に応じて、命令の境界と例外を示します。さらに、 $\overline{\text{STATUS}}$ はMMUがアドレス変換キャッシュ・ミスが発生し、プロセッサがミスの原因となった論理アドレスへのテーブル・サーチ・アクセスを開始しようとしていることを知らせます。表8-1に示すように、命令関連例外は $\overline{\text{STATUS}}$ をアサートしません。 $\overline{\text{STATUS}}$ 信号のタイミング情報については、「第12章 アプリケーション情報」を参照してください。

8.1.1 リセット例外

RESET信号の外部ハードウェアをアサートすると、リセット例外が発生します。RESETをアサートするのに必要な条件については、「7.8 リセット動作」を参照してください。

リセット例外は例外の中で最も優先順位が高くなっています。リセット信号はシステムの初期化および致命的な故障から復帰するために使用します。リセットを認識したときに実行されていた処理はすべてアボートされ、回復することはできません。図8-1はリセット例外のフローチャートで、以下の操作を実行します。

- 1. ステータス・レジスタの両方のトレース・ビットをクリアして、トレースをディセーブルします。
- 2. ステータス・レジスタのスーパバイザ・ビットをセットし、マスタ・ビットをクリアして、プロセッサをスーパバイザ特権レベルの割込みモードにします。
- 3. プロセッサの割込み優先マスクを最高優先レベル(レベル7)に設定します。
- 4. ベクタ・ベース・レジスタをゼロ(\$0000000)に初期化します。
- 5. 両方のオンチップ・キャッシュのイネーブル、凍結、およびバースト・イネーブル・ビット、 そしてキャッシュ制御レジスタのデータ・キャッシュに対応するライト・アロケート・ビット をクリアします。
- 6. 命令およびデータ・キャッシュ内のすべてのエントリを無効にします。
- 7. 変換制御レジスタのイネーブル・ビットとMMUの両方のトランスペアレント変換レジスタのイネーブル・ビットをクリアします。




図8-1 リセット操作のフローチャート

- 8. スーパバイザ・プログラム・アドレス空間のオフセット・ゼロにおいて、リセット例外ベクタ(2 ロング・ワード)を参照するベクタ番号を生成します。
- 9. リセット例外ベクタの第1ロング・ワードを割込みスタック・ポインタにロードします。
- 10. リセット例外ベクタの第2ロング・ワードをプログラム・カウンタにロードします。

初期命令プリフェッチの後、プログラムの実行はプログラム・カウンタのアドレスから開始されます。リセット例外はアドレス変換キャッシュ(ATC)をフラッシュせず、またプログラム・カウンタやステータス・レジスタの値をセーブすることもありません。

「7.5.4 ダブル・バス・フォールト」で説明したように、リセットに対する例外処理シーケンス

の実行中にバス・エラーまたはアドレス・エラーが発生した場合は、ダブル・バス障害が発生します。すると、プロセッサは停止し、STATUS 信号が継続的にアサートされ、ホルト状態を示します。リセット命令の実行によってリセット例外が発生することはなく、また内部レジスタに影響を与えることもありませんが、MC68030 はRESET 信号をアサートして、すべての外部デバイスをリセットします。

8. 1. 2 バス・エラー例外

バス・エラー例外は、外部回路が $\overline{\text{BERR}}$ 入力信号をアサートして、バス・サイクルをアボートしたときに発生します。アボートされたバス・サイクルがデータ空間をアクセスしていた場合、プロセッサは直ちに例外処理を開始します。命令プリフェッチのバス・サイクルがアボートされた場合、プロセッサはプリフェッチした情報が必要になるときまで、例外の処理を延期することができます。バースト操作の第2、第3、または第4アクセス中に $\overline{\text{BERR}}$ 信号をアサートしてもバス・エラー例外とはなりませんが、バーストはアボートされます。バースト操作中のバス・エラーの影響については、「6. 1. 3. 2 バースト・モードの充てん」および「7. 5. 1 バス・エラー」を参照してください。

バス・エラー例外は、MMUがアドレス変換を正常に実行できないことを検出したときにも発生します。さらに、ATCミスが発生し外部バス・サイクルが要求されると、MMUはそのバス・サイクルをアボートし、メモリの変換テーブルでマッピングをサーチし、バス・サイクルを再試行します。テーブル・サーチ中に発生した問題のためにその論理アドレスに対する変換が有効でない場合(そのページの変換テーブルにある適当なページ・ディスクリプタへのアクセスの試行)、アボートされたバス・サイクルを再試行したときにバス・エラー例外が発生します。

発生する問題には、リミット違反、無効ディスクリプタ、または変換テーブルをアクセスするのに使用するバス・サイクル中での $\overline{\text{BERR}}$ 信号のアサートがあります。ATCでミスが起こると、プロセッサは自動的にテーブル・サーチを開始しますが、前述した特定の条件の1つが発生しないかぎり、バス・エラー例外とはなりません。

プロセッサは現在のステータス・レジスタのコピーを作成して、バス・エラーの例外処理を開始します。続いてプロセッサは、スーパバイザ特権レベルに入り(ステータス・レジスタのSビットをセットして)、トレース・ビットをクリアします。プロセッサはバス・エラー・ベクタに対し、例外ベクタ番号2を生成します。そして、ベクタ・オフセット、プログラム・カウンタ、およびステータス・レジスタの内部コピーをスタックにセーブします。セーブされるプログラム・カウンタ値は、そのフォールトが検出されたときに実行中であった命令の論理アドレスです。これは必ずしもそのバス・サイクルを開始した命令ではありません。というのは、プロセッサは命令をオーバラップして実行するからです。プロセッサは一部の内部レジスタの内容もセーブします。スタックにセーブされる情報は、バス・フォールトの原因を知ってそのエラーから回復するのに十分なものです。

効率を向上させるために、MC68030 は2種類のバス・エラー・スタック・フレーム・フォーマットを使用しています。1つの命令の境界でバス・エラーが発生した場合は、そのエラーから回復するにはわずかな情報があればよく、プロセッサは表8-7に示すような、短いバス・フォールト・スタック・フレームを構築します。命令の実行途中でバス・エラーが発生した場合、プロセッサはエラーからの回復に備えて、全体の状態をセーブし、表8-7に示すロング・バス・フォールト・スタック・フレームを使用します。

スタック・フレームのフォーマット・コードでこの2つのスタック・フレーム・フォーマットを区別しています。スタック・フレーム・フォーマットの詳細については、「8.4 例外スタック・フレーム・フォーマット」を参照してください。

バス・エラー、アドレス・エラー、またはリセットの例外処理中、あるいはプロセッサがRTE 命

令の実行中にスタックから内部状態情報をロードしている間に、バス・エラーが発生した場合はダブル・バス・フォールトとなり、プロセッサはホルト状態に入ります。この状態は \overline{STATUS} 信号を継続してアサートすることによって表示されます。この場合、プロセッサは現在のメモリの状態を変更することはありません。ダブル・バス障害でホルト状態になったプロセッサを再スタートさせるには、外部 \overline{RESET} を使用するしかありません。

8. 1. 3 アドレス・エラー例外

アドレス・エラー例外は、プロセッサが奇数アドレスから命令をプリフェッチしようとしたときに発生します。バス・エラー例外とよく似ていますが、内部で発生するものです。バス・サイクルは実行されず、プロセッサは直ちに例外処理を開始します。例外処理が開始されたあとのシーケンスは、ベクタ番号が3でスタック・フレームのベクタ・オフセットがアドレス・エラー・ベクタを参照する以外は、「8. 1. 2 バス・エラー例外」で説明したバス・エラー例外の場合と同じです。ショートまたはロング・バス・フォールト・スタック・フレームのいずれかが生成されます。また、バス・エラー、アドレス・エラー、またはリセットに対する例外処理の実行中にアドレス・エラーが発生した場合、ダブル・バス・フォールトになります。

8.1.4 命令トラップ例外

特定の命令を使用すれば、意図的にトラップ例外を発生させることができます。TRAP # n 命令は常に例外を発生しますので、ユーザ・プログラムでシステム・コールを行なうのに使用すると便利です。TRAPcc、TRAPV、cpTRAPcc、CHK およびCHK2命令は、ユーザ・プログラムが、演算オーバフローや境界値の限界超過などのエラーを検出すると例外を発生します。

DIVS命令および DIVU 命令では、0 による除算を実行しようとすると例外が発生します。

トラップ例外が発生すると、プロセッサは内部でステータス・レジスタをコピーし、スーパバイザ特権レベルに入り、トレース・ビットをクリアします。トラップの原因となった命令に対してトレースがイネーブルされていた場合、トラップ・ハンドラからのRTE命令の後、トレース例外が発生し、トレースはトラップ命令に一致します。トラップ・ハンドラ・ルーチンはトレースされません。プロセッサは実行中の命令に応じてベクタ番号を生成します。TRAP#n命令の場合、ベクタ番号は32+nになります。スタック・フレームは、トラップ・ベクタ・オフセット、プログラム・カウンタ、およびステータス・レジスタの内部コピーをスーパバイザ・スタックにセーブします。セーブされるプログラム・カウンタの値は、トラップを発生した命令の次に実行される命令の論理アドレスです。TRAP#nを除くすべての命令トラップの場合、トラップを発生した命令に対するポインタもセーブされます。最後に、必要な命令プリフェッチのあと、例外ベクタのアドレスから命令の実行を再開します。

8.1.5 不当命令または未実装命令例外

MC68030 の有効な命令の第1ワードのビット・パターンのどれにも該当しないビット・パターンをもつ命令、または最初の拡張ワードのレジスタ指定フィールドが定義されていないMOVEC命令を不当命令(illegal instruction)とよびます。

不当命令例外は、ブレークポイント・アクノリッジ・サイクル(「7.4.2 ブレークポイント・アクノリッジ・サイクル」で説明する)が、バス・エラー信号のアサートによって終了した場合に発生します。これは、外部回路が命令パイプの中で、BKPT命令ワードを置き換える命令を供給しなかったことを意味します。

ビット [15:12] が\$ A に等しいワード・パターンをもつ命令ワードは、A 系列のオペコードをもつ未実装命令(unimplemented instruction)とよびます。プロセッサがA 系列のオペコードをも

つ未実装命令を実行しようとすると、ベクタ番号10の例外が生成されるため、未実装命令を効率よくエミュレートすることができます。

ビット [15:12] が \$ F、ビット [11:9] が \$ 0 に等しいワード・パターンをもち、後続ワードのワード・パターンが定義されている命令は、正当な MMU 命令です。ビット [15:12] が \$ Fで、ビット [11:9] が \$ 0 に等しいけれども、後続ワードのワード・パターンが未定義の命令は、スーパバイザ・モードで実行しようとした場合は、F系列のオペコードをもつ未実装命令として扱われます。このような命令をユーザ・モードで実行しようとした場合は、特権違反例外が発生します。F系列オペコードをもつ未実装命令の例外ベクタ番号は 11 です。

ビット [15:12] が \$ Fで、ビット [11:9] が \$ 0以外のワード・パターンは、コプロセッサ命令として使用されています。プロセッサがコプロセッサ命令を識別すると、CPU 空間のタイプ \$ 2 (「4.2 アドレス空間の種類」)を参照するバス・サイクルを実行し、7つのコプロセッサの1つをアドレス指定します(ビット [11:9] に応じて1-7)。アドレス指定されたコプロセッサがシステムに存在せず、そのアクセスがバス・エラーで終了した場合、その命令は未実装命令(F系列のオペコード)となります。システムはF系列の例外ハンドラを使用してコプロセッサの機能をエミュレートすることができます。詳細については、「第10章 コプロセッサ・インタフェースの説明」を参照してください。

不当命令および未実装命令に対する例外処理は、命令トラップの場合とよく似ています。プロセッサが不当命令または未実装命令を識別すると、その命令を実行しようとしないで例外処理を開始します。プロセッサはステータス・レジスタをコピーして、スーパバイザ特権レベルになり、トレース・ビットをクリアしてトレースをディセーブルします。プロセッサは例外のタイプに応じて、4、10、または11のベクタ番号を生成します。不当命令または未実装命令のベクタ・オフセット、プログラム・カウンタの現在値、およびステータス・レジスタのコピーがスーパバイザ・スタックにセーブされます。セーブされたプログラム・カウンタの値は、その不当命令または未実装命令のアドレスです。最後に、例外ベクタにあるアドレスから命令の実行を再開します。命令をソフトウェアでエミュレートしたり、ハンドラからの戻りでスキップする場合に、スタックされたプログラム・カウンタを調整するのは、処理ルーチンの責任です。

8. 1. 6 特権違反例外

システムの安全性を確保するために、表8-3 に掲載する命令が特権化されています。ユーザ特権レベルで、これらの特権命令の1つを実行しようとすると例外が発生します。また、コプロセッサが特権状態のチェックを要求したときに、プロセッサがユーザ・レベルにあるときにも特権違反が発生します。

特権違反に対する例外処理は、不当命令の場合とよく似ています。プロセッサが特権違反を

表8-3 特権命令

ANDI TO SR	ORI to SR					
EOR to SR	PFLUSH					
cpRESTORE	PLOAD					
cpSAVE	PMOVE					
MOVE from SR	PTEST					
MOVE to SR	RESET					
MOVE USP	RTE					
MOVEC	STOP					
MOVES						

識別すると、その命令を実行する前に例外処理を開始します。プロセッサはステータス・レジスタをコピーし、スーパバイザ特権レベルに入り、トレース・ビットをクリアします。プロセッサは特権違反例外ベクタであるベクタ番号8を生成し、特権違反ベクタ・オフセット、プログラム・カウンタの現在値、およびステータス・レジスタの内部コピーをスーパバイザ・スタックにセーブします。セーブされるプログラム・カウンタの値は、その特権違反を起こした命令の第1ワードの論理アドレスです。最後に、特権違反の例外ベクタにあるアドレスから必要なプリフェッチを行なった後命令の実行を再開します。

8.1.7 トレース例外

プログラム開発を支援するために、M68000プロセッサは命令ごとにトレースを行なう機能を備えています。MC68030ではすべての命令をトレースしたり、プログラムの流れを変える命令だけをトレースすることが可能です。トレース・モードでは命令が実行された後、トレース例外が発生するため、デバッグ・プログラムでテスト中のプログラムの実行をモニタできます。

ステータス・レジスタのスーパバイザ部分にあるT1およびT0のビットでトレースを制御します。命令が実行を開始したときのこれらのビットの状態で、命令が完了した後トレース例外を発生するか否かが決まります。T1およびT0を両方ともクリアした場合、トレースはディセーブルされ、命令は通常どおり実行されます。T1ビットをクリアし、T0ビットをセットすると、プログラムの流れを変える命令だけがトレース例外を発生します。プログラム・カウンタをインクリメントする命令は、通常トレース例外を発生しません。このモードでトレースされる命令には、すべて分岐、ジャンプ、命令トラップ、およびプログラム・カウンタの流れを変更するコプロセッサ命令があります。このモードにはステータス・レジスタの操作が含まれていますが、これはステータス・レジスタを変更する可能性のある命令を実行したときには、プロセッサは再度パイプを充てんするために、命令ワードを再プリフェッチしなければならないためです。BKPT命令を実行すると、BKPT命令を置き換えるオペコードがプログラムの流れを変更する命令(つまり、ジャンプ、分岐など)の場合は、プログラムの流れが変わります。T1ビットをセットし、T0ビットをクリアした場合、すべての命令の実行によって、トレース例外が発生します。表8-4にビットT1とT0の組合せによって選択されるトレース・モードを示します。

一般に、トレース例外はトレースされる任意の命令の機能拡張といえます。つまり、トレースされた命令の実行は、トレース例外処理が終わるまで終了しないということです。バス・エラーまたはアドレス・エラー例外のために、命令の実行が終了しない場合、中断されていた命令が再開され、通常どおり実行が終了するまで、トレース例外処理は延期されます。命令の終了時に、割込みが保留されていた場合は、トレース例外処理が終了してからその割込み例外が処理されます。命令が通常の処理の中で強制的に例外を発生するようになっている場合は、トレース例外を処理する前に強制的な例外処理が発生します。例外の優先順位に関する詳細については、「8. 1. 12 多重例外」を参照してください。

プロセッサがトレース・モードになっているときに、不当命令または未実装命令を実行しようとした場合、その命令は実行されないためトレース例外は発生しません。これは命令の機能を実行し、スタックされたプログラム・カウンタを変更して未実装命令をスキップしてからリターンする、命令エミュレーション・ルーチンにとっては特に重要です。リターンする前に、スタック内のステータス・レジスタのトレース・ビットをチェックしなければなりません。そしてトレースがイネーブルされていた場合は、トレース例外ハンドラがエミュレートされている命令の結果も表示するように、トレース例外処理もエミュレートしなければなりません。

表8-4 トレースの制御

TI	ТО	トレース機能					
0	0	トレースなし					
0	1	ローの変化をトレース(BRA, JMPなど)					
1	0	う令の実行をトレース(すべての命令)					
1	1	未定義、予約					

トレースの例外処理は、トレースした命令を通常どおり処理し、次の命令を開始する前に開始されます。プロセッサはまずステータス・レジスタの内部コピーを作成し、スーパバイザ特権レベルに入ります。ステータス・レジスタのT1およびT0ビットをクリアし、それ以上トレースを行なわないようにします。プロセッサはトレース例外に対してベクタ番号9を供給し、トレース例外ベクタ・オフセット、プログラム・カウンタの現在値、およびステータス・レジスタのコピーをスーパバイザ・スタックにセーブします。セーブされるプログラム・カウンタの値は、次に実行する命令の論理アドレスです。命令の実行はトレース例外ベクタにあるアドレスから、必要なプリフェッチを行なったあとで再開されます。

STOP命令はトレースされているときには、その機能を実行しません。T1=1およびT0=0の状態でSTOP命令の実行を開始した場合は、そのSTOP命令がステータス・レジスタに値をロードした後、トレース例外が発生します。トレース・ハンドラ・ルーチンから戻ると、STOP命令の次の命令から実行を継続するため、プロセッサがストップ状態になることはありません。

8. 1. 8 フォーマット・エラー例外

プリフェッチされた命令が有効かどうかをチェックするのと同様に、プロセッサは(必要に応じ、コプロセッサの助けを借りて)制御動作のためのデータ値のチェックを行ないます。この例としては、cpRESTORE 命令のためのコプロセッサのステート・フレーム・フォーマット、そしてRTE命令のためのスタック・フレームのフォーマットのチェックがあります。

RTE 命令はスタック・フォーマット・コードの妥当性をチェックし、ロング・バス・サイクル・フォールト・フォーマット・フレームの場合は、プロセッサの内部バージョン番号をメモリ・ロケーション SP + 54(SP + \$ 36)にあるフレームと比較します。このチェックによって、プロセッサがスタック・フレームの内部状態情報を正しく解釈できることが保証されます。

cpRESTORE 命令は、コプロセッサのステート・フレームのフォーマット・ワードを妥当性チェックのためにコプロセッサに渡します。コプロセッサがそのフォーマット値を正当なものと判断しなかった場合は、MC68030にフォーマット・エラー例外処理を実行するよう通知します。コプロセッサ関連の例外の詳細については、「第10章 コプロセッサ・インタフェースの説明」を参照してください。

上記のチェックのいずれかによって、スタックされたデータのフォーマットが不適切であると分かった場合、命令はフォーマット・エラー例外を発生します。この例外はショート・フォーマットのスタック・フレームをセーブしてから、例外ベクタ番号14を生成し、フォーマット例外ベクタにあるアドレスから実行を継続します。スタックされたプログラム・カウンタ値は、フォーマット・エラーを検出した命令の論理アドレスです。

8.1.9 割込み例外

周辺デバイスがMC68030のサービスを要求するか、プロセッサが必要とする情報を送信できる状態になると、プロセッサに割込み例外処理を実行するよう通知することができます。割込み例外は、適切に応答するルーチンにも制御を渡します。

周辺デバイスは "L" アクティブの割込み優先レベル信号($\overline{\text{IPLO}}$ - $\overline{\text{IPLO}}$)を使用して、プロセッサに割込み条件を通知し、その条件の優先レベルを指定します。3つの信号は $0\sim7$ の値をエンコードします($\overline{\text{IPLO}}$ が最下位ビット)。3つの信号がすべて "H" レベルの場合は、割込み要求なし(レベルの)に相当し、 $\overline{\text{IPLO}}$ - $\overline{\text{IPLO}}$ に "L" レベルがあると割込み要求のレベル7に相当します。 $1\sim7$ の値は優先割込みの $1\sim7$ を指定します。レベル7が最も高い優先順位です。外部回路は各レベルのデバイスからの信号をチェインまたはマージし、プロセッサに割込みを要求するデバイス数に制限はありません。




図8-2 割込み保留手順

IPLO - IPLO の割込み信号はMC68030が、割込みが認識されるのを保証するために、割込みを認識応答するまで、割込み要求レベルを維持しなければなりません。MC68030はプロセッサ・クロックの立下りエッジでIPLO - IPL2 信号を継続的にサンプルして、これらの信号の同期化とデバウンスを行ないます。2連続クロック期間にわたって安定している割込み要求は有効な入力とみなされます。プロトコルでは、プロセッサがその割込み値に対応した割込みアクノリッジ・サイクルを実行するまで、要求が保持されていることを求めていますが、最小2クロック・サイクルの長さの割込み要求であれば認識されるはずです。

MC68030のステータス・レジスタには、割込み優先マスク(I2、I1、I0、ビット10-8)があります。 割込みマスクの値はプロセッサが無視する最も高い優先レベルです。割込み要求の優先順位が、このマスクの値より高い場合、プロセッサはその要求を保留割込みにします。図8-2に割込みを保留にするための手順のフローチャートを示します。

複数のデバイスが同じ割込みレベルに接続されていた場合、各デバイスは、すべての要求が確実に処理されるために、対応する割込みアクノリッジ・サイクルの間、割込み優先レベルを一定に保持しなければなりません。

表8-5に割込みレベル、各レベルを定義するIPL2-IPL0、および各レベルにおける割込みを許可するマスク値を一覧にして示します。

要求割込みレベル	制御	ライン・ステー	-タス	認識に必要な割込みマスク・レベル			
	ĪP2	ĪP1	ĪP0	心部に少女な可込のマスク・レベル			
0	"H"	"H"	"H"	N/A*			
1	"H"	"H"	"L"	0			
2	"H"	"L"	"H"	0-1			
3	"H"	"L"	"L"	0-2			
4	"L"	"H"	"H"	0-3			
5	"L"	"H"	"L"	0-4			
6	"L"	"L"	"H"	0-5			
7	"L"	"L"	"L"	0-7			

表8-5 割込みレベルとマスク値

^{*}割込みが必要ないことを示す。

割込みレベル7のノンマスカブル割込み(NMI)は特殊なケースです。レベル7の割込みは、割込み優先マスクでマスクすることはできず、またレベルの遷移に感応します。プロセッサは、マスクの値に関係なく外部割込み要求レベルが、下位レベルからレベル7へ変化するたびに割込み要求を認識します。図8-3に割込みを認識する例を2とおり示します。1つはレベル6でもう1つはレベル7です。MC68030がレベル6の割込みを処理すると、ハンドラ・ルーチンに入る前にステータス・レジスタのマスクが自動的にレベル6で更新されるため、それ以降のレベル6の割込みはマスクされます。このマスク値を下げるような命令が実行されなければ、外部要求をレベル3に下げてから、レベル6に戻せば、2番目のレベル6の割込みは処理されません。しかし、MC68030がレベル7の割込み(ステータス・レジスタのマスクを7に設定)を処理していて、外部要求をレベル3に下げてからレベル7に戻した場合は、2番目のレベル7の割込みが処理されます。2番目のレベル7の割込みが処理されるのは、レベル7の割込みがレベル・センシティブであるためです。レベル7の割込みが処理されるのは、レベル7の割込みがレベル・センシティブであるためです。レベル7の割込みは、要求レベルとマスク・レベルが7になっているときに、割込み優先マスクのレベルをそれ以下にセットしたとき(たとえば、MOVE to SR命令またはRTE命令によって)にも発生します。図8-3のレベル6の割込み要求レベルおよびマスク・レベルに示すとおり、これがすべての割込みレベルの場合です。

なお、マスク値6およびマスク値7の両方とも、1~6の要求レベルの認識を禁止します。これらの 唯一の違いは割込み要求レベルが7で、マスク値が7のときに発生します。マスク値が6に下げられると、2番目のレベル7の割込みが認識されます。

MC68030 は割込み要求を保留にするときには、割込み保留信号(IPEND)をアサートします。図8-4にIPLラインでの割込みレベルのアサートに対するIPENDのアサートを示します。IPENDは、次の命令境界で(優先順位の高い例外に続いて)割込み例外が発生することを外部デバイスに知らせます。

IPEND信号の状態はバス操作に関係なく、各命令ごとに1回ずつ、内部でプロセッサがチェックします。また、例外処理に関連する2番目の命令のプリフェッチ中にもチェックされます。図8-5に割込みの認識および関連の例外処理シーケンスのフローチャートを示します。

保留割込みを処理するときに、命令の境界を予測するために、その割込みに対する $\overline{\text{IPEND}}$ のアサートと $\overline{\text{STATUS}}$ のアサート間のタイミング関係を調べなければなりません。図8-6に2つの割込み認識の例を示します。 $\overline{\text{IPEND}}$ の後の最初の $\overline{\text{STATUS}}$ のアサートはSTATOで表わします。次の $\overline{\text{STATUS}}$ のアサートをSTAT1で表わします。

STAT0が $\overline{\text{IPEND}}$ をアサートさせたクロック・エッジの直後のクロックの立下りエッジで開始すると(例1に示す)、STAT1は最小2クロック長となり、ほかに保留されている例外がない場合は、STAT1で定義される境界で割込みが認識されます。 $\overline{\text{IPEND}}$ がSTAT0までアサートされた場合、STAT0で定義された境界で割込みが認識される場合があります(例2に示す)。その場合、STAT0が2クロックの間アサートされてこの状態を知らせます。

同期化された上位の優先割込みがない場合、割込みアクノリッジ・サイクルのステート 0(S0)で、 \overline{IPEND} 信号がネゲートされ $\overline{17}$. 4. 1. 1 割込みアクノリッジ・サイクル \overline{IPLx} 信号をネゲートすることができます。

割込み例外の処理を実行するとき、プロセッサはまずステータス・レジスタの内部コピーを作成し、特権状態をスーパバイザに設定し、トレースを抑止して、プロセッサの割込みマスク・レベルをサービス中の割込みレベルに設定します。プロセッサは割込みアクノリッジ・バス・サイクルを使用して、アドレス・バスのピン $A1\sim A3$ に出力されている割込みレベル番号により、割込みを要求しているデバイスからベクタ番号を取得します。ベクタ番号を供給できないデバイスの場合、自動ベクタ信号(\overline{AVEC})をアサートすることができ、MC68030 は内部で生成される割込みレベル番号に対応した 25-31 のベクタ番号のいずれかを使用します。割込みアクノリッジ・サイクル中に外部回路がバス・エラーを表示した場合、その割込みはスプリアス(spurious)とみなされ、プロセッサ




図8-3 割込み認識の例




図8-4 IPENDのアサート

はスプリアス割込みベクタ番号24を生成します。割込みバス・サイクルの詳細については、「7. 4. 1 割込みアクノリッジ・バス・サイクル」を参照してください。

ベクタ番号を得ると、プロセッサは例外ベクタ・オフセット、プログラム・カウンタ、およびステータス・レジスタの内部コピーをスーパバイザ・スタックにセーブします。セーブされるプログ






図8-5 割込み例外処理のフローチャート

ラム・カウンタの値は、割込みが発生しなければ実行するはずであった命令の論理アドレスです。コプロセッサ命令の実行中に割込みが検出された場合は、さらに詳しい内部情報がスタックにセーブされるため、割込みハンドラが実行を終了すると、MC68030 がそのコプロセッサ命令を継続して実行することができます。

ステータス・レジスタのMビットがセットされている場合、プロセッサはMビットをクリアし、スローアウェイ(throwaway)例外スタック・フレームを割込みスタックの先頭に作成します。この第2のフレームには、マスタ・スタックの先頭に作成されるフレームと同じプログラム・カウンタおよびベクタ・オフセットが格納されますが、フォーマット番号は0または9ではなく1になっています。スローアウェイ・フレームにセーブされるステータ・レジスタのコピーは、Sビットを除いては



例1:STAT1の間に通知される割込み例外



例2:STATOの間に通知される割込み例外

図8-6 割込みの認識および命令の境界の例

マスタ・スタックに入れられるものとまったく同じです。割込みスタックに入れられるものはSビットがセットされています(マスタ・スタックにセーブされているコピーでは、セットされていることもあれば、セットされていない場合もあります)。ステータス・レジスタ(例外の処理後)では、Sビットがセットされ、Mビットがクリアされます。

プロセッサは例外ベクタにあるアドレスをプログラム・カウンタにロードします。割込みハンドラ・ルーチンに対して必要なプリフェッチを実行した後、通常の命令の実行が再開されます。

ほとんどのM68000ファミリの周辺デバイスは、システムの割込み要求アクノリッジ機構の一部として、プログラム可能な割込みベクタ番号を使用します。リセット後にこのベクタ番号が初期化されていない状態で、周辺デバイスが割込み要求を認識応答しなければならない場合、通常周辺デバイスは未初期化(uninitialized)割込みベクタ、15を返します。

8. 1. 10 MMU 構成例外

MC68030が無効なデータをMMUのTC、CRP、またはSRPレジスタに転送しようとするPMOVE 命令を実行すると、PMOVE命令によってMMU構成例外が発生します。この例外は、ポスト命令例外で、命令の実行を終了してから処理されます。プロセッサはMMU構成例外が発生すると、例外ベクタ番号 56を生成します。MMUレジスタの有効な構成については「第9章 メモリ管理ユニット」を参照してください。

プロセッサはステータス・レジスタをコピーし、スーパバイザ特権レベルに入り、トレース・ビットをクリアします。プロセッサはベクタ・オフセット、走査PC値(次の命令を指す)、およびステータス・レジスタのコピーをスーパバイザ・スタックにセーブします。また、スタックにあるPMOVE命令の論理アドレスもセーブします。最後に、プロセッサは例外ベクタのアドレスから必要なプリフェッチを行なった後、通常の命令実行を再開します。




図8-7 ブレークポイント命令のフローチャート

8. 1. 11 ブレークポイント命令例外

MC68030をハードウェア・エミュレータで使用するには、エミュレータ・コードにブレークポイントを挿入し、各ブレークポイントで所定の動作を行なう手段が用意されていなければなりません。 MC68000と MC68008では、ブレークポイントに不当命令を挿入しておき、そのベクタ・ロケーションから不当命令例外を検出することによってこれを行なうことができます。しかし、MC68010、MC68020、および MC68030では、ベクタ・ベース・レジスタを任意にリロケートできるため、例外アドレスで確実にブレークポイントを識別することはできません。 MC68020および MC68030のプロセッサは、1組の不当命令(\$4848~\$484F)を8つの固有のブレークポイントに対応させることによって、ブレークポイント機能を提供しています。このブレークポイント機能によって、大きな性能低下を招くことなく、オンチップ・キャッシュに存在するプログラムの実行を外部ハードウェアでモニタすることができます。

MC68030 はブレークポイント命令を実行するときには、アドレス・ライン A2- A4 をブレークポイント番号に対応させ、CPU 空間 \$ 0 からブレークポイント・アクノリッジ・サイクル(リード・サイクル)を実行します。CPU 空間 \$ 0 のアドレスについては図7-44、そしてブレークポイント・アクノリッジ・サイクルについては、「7.4.2 ブレークポイント・アクノリッジ・サイクル」を参照してください。

外部ハードウェアは命令ワードをデータ・バスに置いて、 $\overline{\text{BERR}}$ 、 $\overline{\text{DSACKx}}$ 、または $\overline{\text{STERM}}$ のいずれかを返すことができます。このバス・サイクルが $\overline{\text{BERR}}$ によって終了した場合、プロセッサは不当命令例外処理を実行します。また、このバス・サイクルが $\overline{\text{DSACKx}}$ または $\overline{\text{STERM}}$ で終了した場合、プロセッサは返されたデータを使用して内部命令パイプにあるブレークポイント命令を置き換えて、その命令の実行を開始します。パイプの残りは変更されず、命令の実行にスタッキングやベクタのフェッチングは伴いません。図8-7にブレークポイント命令のフローチャートを示します。

表8-6 例外優先グループ

ウルーフ/優先順位	例外および相対優先順位	特性				
0	0.0 - リセット	すべての処理(命令または例外)をアボート し、古いコンテクストをセーブしない。				
1	1.0-アドレス・エラー 1.1-バス・エラー	処理(命令または例外)を中断し、コンテクストをセーブする。				
2	2.0 - BKPT # n,CHK,CHK2,cp Mid 命令、Cp プロトコル遊反、cpTRAPcc、ゼロ除算、RTE、 TRAP # n、TRAPV、MMU コンフィギュレー ション	例外処理は命令の実行の一部				
3	3.0 - 不当命令、ラインA、未実装ラインF、特権 違反、cp命令実行前	例外処理は命令実行前に開始される。				
4	4.0 - cp 命令実行後 4.1 - トレース 4.2 - 割込み	命令処理は現在の命令または前の例外処理が 完了すると開始される。				

0.0 は最高優先順位で、4.2 が最低優先順位

8. 1. 12 多重例外

複数の例外が同時に発生した場合は、決まった優先順位に従って処理されます。表8-6に特性によって分類した例外の一覧を示します。各グループには、 $1\sim4$ の優先順位が付けられており、0が最も高い優先順位です。

MC68030 がある条件に対する例外処理を完了したときに、別の例外が保留されていたときには、もとの例外に対する例外ハンドラを実行しないで、直ちに保留例外の例外処理を開始します。また、バス・エラーまたはアドレス・エラーが発生すると、その例外処理は優先順位の低い例外に優先し、すぐに実行されます。たとえば、トレース例外を処理している間にバス・エラーが発生した場合、システムはトレース例外の処理を完了する前に、そのバス・エラーを処理しそのハンドラを実行します。しかし、ほとんどの例外は、例外処理中には発生しません。また、表8-6に示す例外の組合せが同時に保留される可能性はほとんどありません。

この優先順位の決定方式は、複数の例外が同時に発生したときに、例外ハンドラを実行する順序を決める上できわめて重要です。

一般的なルールとして、例外の優先順位が低いほど、その例外のハンドラ・ルーチンが早く実行されます。たとえば、トラップ、トレース、および割込みの例外が同時に保留されている場合、最初にトラップ例外が処理され、その直後にトレースの例外処理が実行され、最後に割込みが処理されます。プロセッサが通常の命令の実行を再開したときにはプロセッサは割込みハンドラの中にあり、割込みハンドラの実行が終了すると、トレース・ハンドラに戻り、ついでトラップ例外ハンドラに戻ります。このルールが当てはまらないのはリセット例外で、リセット例外のハンドラは、優先順位が最高であっても最初に実行されます。というのは、リセットによって他の例外をすべてクリアしてしまうためです。

8.1.13 例外からの戻り

保留されているすべての例外に対する例外処理を終了したあと、プロセッサは最後に処理した例外のベクタにあるアドレスから通常の命令の実行を再開します。例外ハンドラが実行を終了したら、プロセッサは例外発生前のシステム・コンテクストに戻らなければなりません(可能であれば)。RTE命令はどの例外でも、ハンドラから前のシステム・コンテクストに戻ります。

プロセッサはRTE 命令を実行すると、アクティブ・スーパバイザ・スタックの先頭にあるスタッ

ク・フレームをチェックして、それが有効なフレームかどうか、そしてどのタイプのコンテクストの回復が必要であるかを調べます。この章では、各スタック・フレームのタイプに対する処理を説明します。スタック・フレーム・タイプのフォーマットについては、「8.3 コプロセッサの検討事項」を参照してください。

通常の4ワード・フレームの場合、プロセッサはスタックから取り出したデータでステータス・レジスタおよびプログラム・カウンタを更新し、スタック・ポインタを8インクリメントしてから通常の命令の実行を再開します。

スローアウェイ(throwaway)型の4ワード・スタックの場合、図8-8に示すように、プロセッサはフレームからステータス・レジスタ(SR)値を読み出し、アクティブ・スタック・ポインタを8インクリメントし、スタックから読み出した値でステータス・レジスタを更新してから、再びRTEの処理を開始します。プロセッサはアクティブ・スタック先頭にあるスタック・フレーム(前の操作で使用したものと同じ場合もある)から新しいフォーマット・ワードを読み出し、そのフォーマットに対応した正しい操作を実行します。ほとんどの場合、スローアウェイ型のフレームは割込みスタックにあり、スタックからSR値を読み出したときには、SビットとMビットがセットされます。その場合、マスタ・スタックには通常の4ワード・フレームまたは10ワードのコプロセッサ用中間命令フレームがあります。しかし、第2フレームはどのフォーマットでもよく(別のスローアウェイ・フレームでもよい)、3つのシステム・スタックのどこにでも常駐可能です。

6ワードのスタック・フレームの場合、プロセッサはスタックからステータス・レジスタとプログラム・カウンタ値を回復し、アクティブ・スーパバイザ・スタック・ポインタを12インクリメント




図8-8 スローアウェイ型4ワード・フレームのRTE命令

し、通常の命令の実行を再開します。

コプロセッサ用中間命令スタック・フレームの場合、プロセッサはステータス・レジスタ、プログラム・カウンタ、命令アドレス、内部レジスタ値、そして計算した実効アドレスをスタックから取り出して、対応する内部レジスタにロードしてから、スタック・ポインタを20インクリメントします。さらに、プロセッサはその例外を発生したコプロセッサの応答レジスタを読み出して、次に実行する操作を決めます。コプロセッサ関連の例外の詳細については、「第10章 コプロセッサ・インタフェースの説明」を参照してください。

ショートおよびロングのバス・フォールト・スタック・フレームの場合、プロセッサは最初にスタックのフォーマット値の妥当性をチェックします。さらに、ロング・スタック・フレームの場合、プロセッサはスタックにあるバージョン番号と自分のバージョン番号を比較します。バージョン番号は、ロング・スタック・フレームのロケーション SP+\$36(16 進)にあるワードの最上位ニブル (ビット $12\sim15$) にあります。この妥当性のチェックは、マルチプロセッサ・システムで、RTE 命令がデータを正しく解釈するために必要です。RTE 命令はスタック・フレームの両端から読出しを行なって、それがアクセス可能かどうか確認します。そのフレームが無効であったり、アクセスできないことが分かった場合、プロセッサはそれぞれフォーマット・エラーまたはバス・エラー例外を発生します。フレームが有効であった場合、プロセッサはそのフレーム全体を適切な内部レジスタに読み込んで、スタックの割当てを解除してから、通常の処理を再開します。プロセッサがフレームのロードを開始して内部状態を回復したら、 \overline{BERR} 信号によってホルト状態に入り、 \overline{STATUS} 信号を連続してアサートします。フレームを内部レジスタに読み込んだ後のプロセッサの状態に関する詳細は、 $\overline{SSTATUS}}$ を参照してください。

上記エラーのいずれか、あるいは不当フォーマット・コードによって、RTE 命令の実行中にフォーマット・エラーまたはバス・エラーが発生した場合、プロセッサは使用しようとしていたフレームの下に、通常の4ワード・スタック・フレームまたはバス・サイクル・フォールト・スタック・フレームを作成します。このようにして、障害のあるスタック・フレームをそのままにしておきます。例外ハンドラは、障害のあるフレームを調べたり修復することができます。マルチプロセッサ・システムでは、障害のあるフレームは可能であれば、異なるタイプの別のプロセッサ(たとえばMC68010、MC68020、または将来のM68000プロセッサ)が使用できるよう、そのままにしておきます。

8. 2 バス・フォールトの回復

アドレス・エラー例外またはバス・エラー例外はバス・フォールトを示します。バス・エラーまたはアドレス・エラー時のプロセッサ状態のセーブについては、「8. 1. 2 バス・エラー例外」、そしてRTE命令によってプロセッサ状態を回復する方法は、「8. 1. 13 例外からの戻り」に説明してあります。

プロセッサがデータ・アイテムまたは命令ストリームのいずれかにアクセスするとバス・エラーが発生します。データ・アイテムにアクセスしているときに、バス・エラー例外が発生すると、バス・サイクルが終了するとすぐに例外処理に入ります。オンチップ MMU からレポートされたバス・エラーもすぐに処理されます。命令ストリームへのアクセス中にバス・エラーが発生した場合は、プロセッサがそのアクセスで供給されるはずであった情報(もし、あれば)を利用しようとするときまで処理されません。命令フォールトの場合、ショート・フォーマット・フレームが適用されるときには、パイプ・ステージBワードはプログラム・カウンタの値+4で、パイプ・ステージCワードはプログラム・カウンタの値+2です。ロング・フォーマットの場合、SP+\$24にあるロング・ワードはステージBワードのアドレスを保持しており、ステージCワードのアドレスはステージBワード

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	FC	FB	RC	RB	X	Х	X	DF	RM	RW	SI	ZE	Х		FC2-FC0	
D.C	,	A /		en = =		-0-	1									

FC -命令パイプのステージCでのフォールト -命令パイプのステージBでのフォールト FR - 命令パイプのステージCに対する再実行フラグ* RC. -命令パイプのステージBに対する再実行フラグ* -データ・サイクルに対するフォールト/再実行フラグ* DF ーデータ・サイクルでのリード・モディファイ・ライト RM -データ・サイクルに対するリード/ライト RW 1=リード、0=ライト -データ・サイクルに対するサイズ・コード FCO~FC2-データ・サイクルに対するアドレス空間 *1=フォールトが発生したバス・サイクルの再実行、または保留プリフェッチの実行 0=バス・サイクルを再実行しない X=内部使用のみ

図8-9 特殊ステータス・ワード(SSW)

のアドレス-2です。アドレス・エラー・フォールトは、命令ストリームへのアクセスにおいてのみ発生し、例外はそのバス・サイクルが実行される前に処理されます。

8. 2. 1 特殊ステータス・ワード

バス・フォールト例外スタック・フレーム情報の一部としてセーブされるレジスタ群の1つに、内部特殊ステータス・ワード(図8-9参照)があります。このワードはショート・バス・サイクル・フォールト用フォーマットおよびロング・バス・サイクル・フォールト用フォーマットの両方とも、オフセット \$ A に格納されます。バス・サイクル・フォールト用スタック・フレーム・フォーマットについては、この章の終わりのところで詳しく説明します。

特殊ステータス・ワード(SSW)の情報は、そのフォールトが命令ストリーム、データ・ストリー ム、あるいはその両方で発生したかどうかを示します。SSWの上位半分には、命令パイプのステー ジBおよびCのそれぞれに対応する2個のステータス・ビットがあります。フォールト・ビット(FB およびFC)は、プロセッサがステージ(BまたはC)を使用しようとしたが、そのステージのプリフェ ッチでのバス・エラーによって無効とマークされているのが分かったことを示します。このフォー ルト・ビットは、バス・エラー・ハンドラがバス・エラー例外の原因を知るために使用することが できます。対応するステージのプリフェッチ中にフォールトが発生すると、再実行フラグ・ビット (RBおよびRC)がセットされ、フォールトが発生したことを示します。再実行ビットは対応するフ ォールト・ビットがセットされているときには常にセットされます。再実行ビットは、命令パイプ のステージのワードが無効であることを示し、ハンドラはこのビットの状態を使用し、必要に応じ てアドレス・エラーまたはバス・エラー後のパイプの値を修復することができます。プロセッサが RTE命令を実行するときに再実行ビットがセットされていた場合、プロセッサはバス・サイクルを 実行してパイプの対応するステージのための命令ワードをプリフェッチします(必要な場合)。パイ プのステージに対して再実行およびフォールト・ビットがセットされていた場合、RTE命令は自動 的にそのステージに対するプリフェッチ・サイクルを再実行します。バス・サイクルのアドレス空 間は、スタックにあるステータス・レジスタのコピーで指示される特権レベルに対するプログラム 空間です。再実行ビットがクリアされている場合、パイプの対応するステージのためのスタックに あるワードは有効として受け入れられ、プロセッサは対応するステージに保留されているプリフェ ッチがなく、また必要に応じてソフトウェアがそのステージのイメージを修復したか充てんしたと みなします。

アドレス・エラー例外が発生した場合、スタック・フレームに書き込まれるフォールト・ビット

はセットされません(フォールト・ビットは、前述したようにバス・エラーによってのみセットされ る)。したがって、再実行ビットしか例外の原因を示すものはありません。パイプラインの状態によ って、RBとRCが両方ともセットされるか、あるいはRBだけがセットされます。パイプラインを 修復して中断されていた命令の実行を継続する必要がある場合、再実行ビットの状態に基づいて、ス テージCまたはステージB、あるいはその両方のイメージの中にソフトウェアによって正しい命令ス トリーム・データを置き、その後対応する再実行ビットをクリアしなければなりません。SSWの下 位半分はデータ・サイクルにしか適用されません。SSWのDFビットがセットされている場合、デー タ・フォールトが発生し、例外となっています。プロセッサがスタック・フレームから読出しを行 なったときにDFビットがセットされていた場合、プロセッサはそのフォールトが発生したデータ・ アクセスを再実行します。DFビットがセットされていなっかた場合は、読出しのときにスタックの データ入力バッファが有効であったか、書込みのときにデータが正しくメモリに書き込まれた(ある いは、データ・フォールトが発生しなかった)ことを示します。SSWのRMビットはリード・モディ ファイ・ライト操作を示し、RWビットはそのサイクルがリード操作であったかライト操作であった かを示します。SIZフィールドはオペランド・アクセスのサイズを示し、FCフィールドはデータ・ サイクルのアドレス空間を指定します。データおよび命令ストリームのフォールトは、同時に保留 されることがあるため、フォールト・ハンドラはFC、FB、RC、RB およびDFの各ビットの任意の 組合せを認識できなければなりません。

8. 2. 2 ソフトウェアによるバス・サイクルの終了

フォールトが発生したバス・サイクルを終了させる方法の1つは、ソフトウェア・ハンドラを使用してそのサイクルをエミュレートすることです。アドレス・エラーを修正するのはこの方法しかありません。ハンドラは、フォールトを発生した命令に対してトランスペアレントになるように、フォールトが発生したバス・サイクルをエミュレートしなければなりません。命令ストリーム・フォールトの場合、ハンドラは命令パイプのステージBおよびCの両方に対してバス・サイクルを実行する必要があります。RBおよびRCビットはバス・サイクルを必要とするステージを必要とします。FBおよびFCビットはステージの内容を使用しようとしたときに、それが無効であったことを示します。これらのステージは修復しなければなりません。フォールトが発生した各ステージに対して、ソフトウェア・ハンドラは、スタックにセーブされているステータス・レジスタのコピーのSビットで示されている正しいアドレス空間から、命令ワードをフェッチして、それをスタック・フレームの適切なステージのイメージに書き込む必要があります。さらに、ハンドラは修復したステージに関連する再実行ビットをクリアしなければなりません。ハンドラはフォールト・ビットFBおよびFCの値を変更してはなりません。

データ・フォールト(DF = 1 で示す)を修復するために、ソフトウェアは最初にSSWのRMビットを調べて、リード・モディファイ・ライト・サイクル中にフォールトが発生したかどうかを確認しなければなりません。RM = 0 の場合、ハンドラはSSWのR/Wビットをチェックしてそのフォールトがリードまたはライト・サイクルで生じたものかどうかを確認しなければなりません。データ・ライト・フォールトの場合、ハンドラはスタック・フレームのデータ出力バッファ(DOB)から、正しいサイズのデータを、SSWで指定されるアドレス空間のデータ・フォールト・アドレスで示されるロケーションへ転送しなければなりません。(DOBとデータ・フォールト・アドレスの両方とも、スタック・フレームの一部であり、それぞれ SP + \$ 18 および SP + \$ 10 にあります)。データ・リード・フォールトは、ロング・バス・フォールト・フレームしか発生せず、ハンドラはフォールト・アドレスおよびアドレス空間によって示されているロケーションから、正しいサイズのデータをロング・フォーマットのスタック・フレームのロケーションSP + \$ 2C にあるデータ入力バッファ(DIB)のイメージへ転送しなければなりません。バイト、ワード、および3バイトのオペランドが、4バイ

トのデータ・バッファに右詰めされます。さらに、ソフトウェア・ハンドラはSSW のDFビットを クリアして、フォールトしたデータ・バス・サイクルが修正されたことを知らせなければなりませ ん。

リード・モディファイ・ライト・サイクルをエミュレートするために、例外ハンドラはまずプログラム・カウンタ・アドレス (スタック・フレームの SP + 2) にあるオペレーション・ワードを読み込みます。このワードは CAS 、CAS2、または TAS のうちどの命令でフォールトが発生したかを識別します。次に、ハンドラはこの命令全体(最高4ロング・ワード転送で構成される)をエミュレートして、ステータス・レジスタのコンディション・コード部分も適宜更新しなければなりません。なぜなら、RTE 命令は、RM ビット (SSW) がセットされ、かつ DF ビット (SSW) がクリアされている場合、全体の操作が完了しているものと予測しているためです。

命令全体をエミュレートするには、ハンドラは命令のデータ・レジスタおよびアドレス・レジスタをセーブしなければなりません(たとえば、MOVEM命令により)。次にハンドラは、メモリ・ロケーションの読出しと変更を(必要があれば)行ないます。ハンドラはスタック・フレームのSSWのDFビットをクリアし、ステータス・レジスタ・コピーのコンディション・コード、およびCASおよびCASS命令に必要なデータまたはアドレス・レジスタのコピーを変更します。最後に、ハンドラはエミュレーションの初めにセーブしたレジスタを回復します。データ入力バッファ(DIB)、ステータス・レジスタのコピー、および特殊ステータス・ワードを除いて、ハンドラはバス・フォールト・スタック・フレームを変更してはなりません。特殊ステータス・ワードで変更可能なビットは、DF、RB、およびRCだけです。内部で使用するものも含めて、他のビットはすべて変更してはなりません。

アドレス・エラーはソフトウェアで修復しなければなりません。アドレス・エラー・フォールトは、フォーマット・ワードのベクタ・オフセット・フィールドによって、バス・エラー・フォールトと区別することができます。

8. 2. 3 RTE命令によるバス・サイクルの終了

フォールトの発生したバス・サイクルを終了させるもう1つの方法は、例外ハンドラを終了するRTE命令の実行中に、プロセッサにそのバス・サイクルを再実行させることです。アドレス・エラーから回復するのにこの方法を使用してはなりません。RET命令は常に実行されます。ハンドラ・ルーチンがエラーを修正し、フォールトをクリアした(そして、特殊ステータス・ワードの再実行およびDFビットをクリアした)場合、RTE命令を実行することによって、バス・サイクルを終了させることができます。RTE命令の実行時にDFビットがセットされたままになっている場合は、RTE命令によってフォールトの発生したデータ・サイクルが再実行されます。パイプのステージのフォールト・ビットがセットされ、対応する再実行ビットがソフトウェアによってクリアされなかった場合は、RTE命令は関連する命令プリフェッチを再実行します。仮想メモリ・システムでページが存在しなかった場合など、そのフォールトの原因が修正されなかった場合は、再びフォールトが発生します。パイプのステージに対して再実行ビットがセットされ、フォールト・ビットがクリアされた場合は、関連のプリフェッチ・サイクルがRTE命令で実行されることもあり、されないこともあります(そのステージが必要か否かによる)。

RTE 命令がそのバス・サイクルを再実行しようとしたときにフォールトが発生した場合は、プロセッサは前のフレームの割当て解除を行なった後、スーパバイザ・スタックに新しいスタック・フレームを生成し、アドレス・エラーまたはバス・エラー例外処理が通常どおり開始されます。

MC68030のリード・モディファイ・ライト操作も、ハンドラ・ルーチンを終了するRTE命令によって終了させることができます。SSWのDFビットをセットしたRTE命令によって実行される再実行操作は、命令全体を再実行します。エラーの原因が修正された場合は、ハンドラは命令をエミ

ュレートする必要はありませんが、DFビットをセットしたままにして、RTE命令を実行することができます。

システム・プログラマおよびシステム設計者は、MC68030のメモリ管理ユニットがR/W 信号の 状態に関係なく、RMC信号がアサートされているすべてのバス・サイクルを保護チェックの対象と なるライト操作として扱うことを銘記しておいてください。そうしなかった場合、ライト操作の一 部が行なわれ、残りがバス・エラーによってアボートされ、CAS 命令およびCAS2命令でシステム・ ポインタを部分的に破壊してしまう可能性があります。

8.3 コプロセッサの検討事項

例外ハンドラ・プログラムを書くときには、コプロセッサ命令実行中に発生するおそれのある例外(たとえば、バス・エラー、割込み、およびコプロセッサ関連例外)に対するハンドラ・ルーチンの始めと終わりにコプロセッサのコンテクストをセーブおよびリストアするか否かを慎重に検討しなければなりません。コプロセッサおよび例外ハンドラ・ルーチンの特質によって、cpSAVE およびcpRESTORE命令によって、1つまたはそれ以上のコプロセッサの状態をセーブするかどうかが決まります。コプロセッサが複数のコプロセッサ命令を同時に実行することを許している場合は、ハンドラ・ルーチン中にコプロセッサがアクセスされるか否かに関係なく、コプロセッサが生成したすべての例外に対して、その状態をセーブし、リストアしなければならない場合があります。MC68882浮動小数点コプロセッサがこの種のコプロセッサ例です。他方、MC68881浮動小数点コプロセッサは、例外ハンドラ自身がコプロセッサを使用する場合にのみ、例外ハンドラ・ルーチン内でFSAVEまたはFRESTORE命令を必要とします。

8.4 例外スタック・フレーム・フォーマット

MC68030は例外処理のために6種類のスタック・フレームを提供します。すなわち、通常の4ワードおよび6ワードのスタック・フレーム、4ワードのスローアウェイ型スタック・フレーム、コプロセッサの「命令途中での例外(mid-instruction exception)」スタック・フレーム、そしてショートおよびロング・バス・フォールト用スタック・フレームを発生します。

MC68030がスタック・フレームのリード/ライトを行なうときは、可能なかぎりロング・ワード・オペランド転送を使用します。したがって、32 ビット・ポートにメモリがあり、スタック・ポインタがロング・ワードの境界に揃っている場合、例外処理の性能が大幅に向上します。また、プロセッサは必ずしもスタック・フレーム・データを順次読み書きするとはかぎりません。

システム・ソフトウェアは、特定の例外が特定のスタック・フレームを生成するように限定すべきではありません。将来のデバイスとの互換性を維持するため、ソフトウェアはどのタイプの例外についても、あらゆる種類のスタック・フレームが扱えるようになっていなければなりません。

表8-7に M68000 ファミリに対して定義されているスタック・フレームを要約します。

表8-7 例外スタック・フレーム(その1)

スタック・フレーム	例外のタイプ(スタックされた PC が指すもの)
15 0 SP → ステータス・レジスタ - 502	 ●割込み [次の命令] ●フォ-マット・エラー [RTEまたはcpRESTORE命令] ● TRAP # N [次の命令] ● 不当命令 [不当命令] ● A 系列命令 [A 系列命令] ● F 系列命令 [F 系列命令] ● 特権違反 [特権違反の原因となっている命令の第1ワード] ●コプロセッサ命令実行前 [命令実行前での例外処理要求(Take Pre-Instruction)プリミティブを返した命令のオペ・ワード]
SP → ステータス・レジスタ -502	●割込み例外の処理中にマスタ状態から割込み状態への遷移が発生したときに、割込みスタックで生成される。 [次の命令――マスタ・スタックと同じ]
SP	● CHK ● CHK2 ● cpTRAPcc ● TRAPcc ● TRAPV ● Trace ● ゼロ除算 ● MMU コンフィギュレーション ● コプロセッサ命令実行後 [これらすべての例外の次の命令] 命令アドレスは例外を引き起こした命令のアドレス
SP → ステータス・レジスタ - S02	●コプロセッサ命令途中 ●メイン──検出プロトコル違反 ●コプロセッサ命令実行中の割込み検出(ヌル割込み許可状態での再来要求(null come again with interrupts allowed) プリミティブ) [これらのすべての例外に対して命令ストリームからフェッチする次のワード] 命令アドレスは例外を引き起こした命令のアドレス。

表8-7 例外スタック・フレーム(その2)



第 9 章

メモリ管理ユニット

MC68030 はデマンド・ページ方式の仮想記憶環境をサポートする、メモリ管理ユニット(MMU)を内蔵しています。プログラムで必要なメモリ領域を前もって指定せず、論理アドレスにアクセスすることによって領域を要求するということから、このメモリ管理を"デマンド"方式といいます。物理メモリはページ化されます。これは、物理メモリがページ・フレームと呼ばれる同一サイズのブロックに分割されることを意味します。論理アドレス空間もそれと同じサイズのページに分割されます。オペレーティング・システムは、プログラムを満たすのに必要なページをページ・フレームに割り当てます。

MMUの主な機能は、メモリに記憶した変換テーブルを使用して、論理アドレスを物理アドレスに変換することです。MMUにはアドレス変換キャッシュ(ATC)があり、この中には最後に使用された論理アドレスから物理アドレスへの変換値が記憶されています。MMUはCPUコアから論理アドレスを受け取ると、ATCをサーチしてそれに対応する物理アドレスをさがします。この変換値がATCにない場合、プロセッサはメモリ内の変換テーブルをサーチしてこの変換値をさがします。このサーチに必要なアドレス計算とバス・サイクルは、MC68030にあるマイクロコードと専用ロジックで実行されます。さらに、MMUには2つのトランスペアレント変換レジスタ(TT0およびTT1)があり、これらはアドレス変換なしでアクセスできるメモリ・ブロックを識別します。MMUの特長は次のとおりです。

- 32 ビットの論理アドレスを32 ビットの物理アドレスに変換
- ●物理アドレス空間への2クロック・サイクル・アクセスをサポート
- ●データおよび命令キャッシュへのアクセスと並行してアドレス変換を実行
- ●フル・アソシエイティブ22エントリのATCを内蔵
- ●マイクロコードによる変換テーブル・サーチの制御
- ●8種類のページ・サイズ: 256、512、1K、2K、4K、8K、16K および 32K バイト
- ●ユーザおよびスーパバイザ変換テーブル・ツリーを別々にサポート
- ●2つの独立したブロックをトランスペアレント(変換なし)に定義可能
- ●複数レベルの変換テーブル
- 0-15の上位論理アドレス・ビットを無視するためのイニシャル・シフト機能
- ●テーブルの一部を未定義とするためのリミット機能
- ●書込み保護およびスーパバイザ保護
- ●ページ・ディスクリプタ内でヒストリ・ビットを自動的に保持
- ●キャッシュ・インヒビット出力(CIOUT)信号をページ単位にアサート
- MMU変換ディセーブル入力信号(MMUDIS)
- MC68851 で定義される命令セットのサブセット

ATC内に変換値がある場合、MMUはアドレス変換時間を他の処理動作と完全にオーバラップさせます。ATCのアクセスは、オンチップ命令やデータ・キャッシュと並行して動作します。

図9-1はMC68030のブロック図で、MMUと実行ユニットおよびバス・コントローラとの関係を示しています。命令またはオペランド・アクセスについては、MC68030はキャッシュをサーチすると同時にATC内の物理アドレスをサーチします。変換値が利用できる場合(ATCビット)、MMUはバス・コントローラに物理アドレスを与え、バス・サイクルの継続が可能です。命令またはリードされるオペランド・データがオンチップ・キャッシュにあるときは、アドレス・ストローブがアサートされる前に、バス・コントローラがバス・サイクルをアボートします。同様に、ATCで有効な変換値が利用できない場合、または無効なアクセスが行なわれた場合、MMUはアドレス・ストローブがアサートされる前に、バス・サイクルをアボートします。

MMUディセーブル入力信号(MMUDIS)は、エミュレーション、診断、またはその他の目的でアドレス変換をダイナミックにディセーブルするためのものです。


MMUのプログラミング・モデル(図9-2)は、2つのルート・ポインタ・レジスタ、1つの制御レジスタ、2つのトランスペアレント変換レジスタ、および1つのステータス・レジスタで構成されています。これらのレジスタは、スーパバイザ・プログラムからしかアクセスできません。CPUルート・ポインタ・レジスタは、ユーザ・アクセス、またはスーパバイザ・アクセスのための、論理アドレスから物理アドレスへのマッピングを記述するメモリ中のアドレス変換ツリー構造を指しています。スーパバイザ・ルート・ポインタ・レジスタは、オプションによりスーパバイザ・マッピング用のアドレス変換ツリー構造を指します。変換制御レジスタは、変換動作を制御するフィールドで構成されています。各トランスペアレント変換レジスタは、物理アドレスとして(変換なしに)使用される論理アドレス・ブロックを定義することができます。MMUステータス・レジスタには、PTEST命令の一部として処理される変換作業により得られたステータス情報が保持されています。

MMUのアドレス変換キャッシュ(ATC)は、22個の論理アドレスから物理アドレスへの変換値、および関連のページ情報を記憶するフル・アソシエイティブ・キャッシュです。ATCは、プロセッサが内部で与える論理アドレスおよびファンクション・コードをATC内のすべてのタグ・エントリと比較します。アクセス・アドレスとファンクション・コードがATC内のタグと一致(ヒットする)し、かつアクセス違反が検出されなかった場合、ATCは対応する物理アドレスをバス・コントローラに出力し、バス・コントローラは外部バス・サイクルを続行します。ファンクション・コードはそのまま修正なしにバス・コントローラへ送られます。

各ATCエントリには、論理アドレス、物理アドレス、およびステータス・ビット群があります。 ステータス・ビット群の中には、書込み保護ビットとキャッシュ・インヒビット・ビットがあります。

ATC に論理アドレスに対応した変換値がなく(ミスが発生)、外部バス・サイクルが必要な場合、MMUはそのアクセスをアボートし、プロセッサに正しい変換を行なうためにメモリ内の変換テーブルをサーチするバス・サイクルを開始させます。テーブル・サーチがエラーなしで終了した場合、MMUはATCに変換値を記憶しアクセスの物理アドレスを与えるため、バス・コントローラは最初のバス・サイクルを再試行することができます。

MMU変換テーブルには、ルート・ポインタ・ディスクリプタが定義した最初のテーブルをベースとするツリー構造があります。カレント変換テーブルのルート・ポインタ・ディスクリプタは、2つのルート・ポインタ・レジスタの1つに常駐しています。一般的なツリー構造を図9-3に示します。ツリーの上位レベルにあるテーブル・エントリは、別のテーブルを指しています。テーブル・リーフ・エントリはページ・フレーム・アドレスです。変換テーブルに記憶されているアドレスはすべて物理アドレスであり、変換テーブルは物理アドレス空間に存在します。



413




図9-2 MMUのプログラミング・モデル




図9-3 変換テーブル・ツリー

変換制御レジスタ(TC)を適切にコンフィギュレーションすることにより、システム・ソフトウェアは変換テーブル用のパラメータを選択します。ファンクション・コードまたは論理アドレスの一部をテーブルの最初のルックアップ・レベルへのインデックスとして定義することができます。TCレジスタは、ルックアップの各レベルについて、論理アドレスの何ビットをインデックスとして使用するか(1つのレベルで15ビットまで使用可能)をTCレジスタが指定します。

9. 1 変換テーブルの構造

MC68030 はATCとメモリに記憶された変換テーブルを使用して論理アドレスから物理アドレスへの変換を行ないます。プログラム用の変換テーブルは、オペレーティング・システムがメモリにロードします。

MC68030がサポートする一般的な変換テーブル構造は、ツリー構造のテーブルです。ポインタ・テーブルはツリーの分岐を形成します。これらのテーブルには他のテーブルのベース・アドレスがあります。ページ・ディスクリプタは、ポインタ・テーブル内に常駐することができ、その場合はアーリ・ターミネーション・ディスクリプタといいます。ツリーの葉に当たるテーブルをページ・テーブルとよびます。いつの時点で見ても、メモリ内に常駐を要求されるのは、論理アドレス空間全体に対する変換テーブルのほんの一部分です。特に、現在実行中のプロセスが使用している論理アドレスを変換するテーブルの一部分だけが常駐を必要とするのです。プロセスが追加メモリを必要とするときには、変換テーブルの一部分をダイナミックに割り当てることが可能です。

図9-4に示すように、テーブルのルート・ポインタは、ツリーの最上位にあるテーブルのベース・アドレスを含むディスクリプタです。ポインタ・テーブルとページ・テーブルもディスクリプタで構成されます。ポインタ・テーブルのディスクリプタには、通常ツリーの次のレベルにあるテーブルのベース・アドレスがあります。テーブル・ディスクリプタには、通常ツリーの次のレベルにあるテーブルのベース・アドレスがあります。テーブル・ディスクリプタは、次のテーブルへのインデックスのリミット、保護情報、およびそのディスクリプタに関するヒストリ情報をもつこともできます。各テーブルは、論理アドレスから抽出されたフィールドによってインデックスが付けられます。図9-4に示す例は、論理アドレス\$00AのAフィールドがルート・ポインタ値に加算され、変換ツリーのAレベルでのディスクリプタの選択に使用されます。選択されたディスクリプタは適切なページ・テーブルのベースを指し、論理アドレス(\$006)のBフィールドがこのベース・アドレスに加算され、ページ・テーブル内のディスクリプタの選択に使用されます。ページ・テーブルのディスクリプタには、ページの物理ベース・アドレス、保護情報、およびそのページのヒストリ情報があります。連続したページ・プロックを定義するために、ページ・ディスクリプタをポインタ・テーブル内またはルート・ポインタ内に置くことも可能です。2レベルのページ・タスクを示します。32ビットの論理アドレス空間は、それぞれが1024バイトの4096個のセグメントに分割されています。

図9-5にメモリ内の変換ツリーのレイアウト例を示します。

9.1.1 変換制御

変換制御レジスタ(TC)は、メモリ内でのページ・サイズを定義し、スーパバイザ・アクセスに使用されるルート・ポインタ・レジスタを選択し、変換ツリーの最上位レベルにファンクション・コードでインデックスを付けるかどうかを指示し、さらにさまざまな変換ツリーのレベルにインデックスを付けるのに使用する論理アドレスのビット数を指定します。TC レジスタのイニシャル・シフト (IS)フィールドは、論理アドレス空間のサイズを定義し、変換テーブルのルックアップ時に無視する最上位アドレス・ビット数を保持しています。たとえば、IS フィールドが0 にセットされていれば、論理アドレス空間は2 32 バイトです。一方、IS フィールドが15 にセットされていれば、論理アドレス空間には 23 - 215 バイトしか含まれません。

TC レジスタのページ・サイズ(PS)フィールドは、そのシステムに対するページ・サイズを指定します。システムのページ数は、論理アドレス空間をページ・サイズで割った値に等しくなります。変換ツリーで定義可能な最大ページ数は、 $1600 \, {\rm F}(2^{32}/2^6)$ 以上になります。最小値は $4(2^{17}/2^{15})$ です。テーブル・ルックアップにファンクション・コードを使用して、上記のサイズの領域を7つ(FC = 0-6)まで定義することができます。各種サイズの変換テーブルによって、論理アドレス空間の全範囲を定義することができます。MC68030では大規模な変換テーブルを容易に実現できます。




図9-4 変換テーブル・ツリーの例

5レベルのテーブルをもつツリー構造を使用することにより、変換テーブルの設計に融通性を与えることができます。ルート・ポインタのリミット・フィールドは、最初のインデックスの値を制限することができ、それによって実際に必要なディスクリプタ数を制限します。オプションにより、構造の最上位レベルにファンクション・コード・ビットでインデックスを付けることができます。この場合、このレベルのポインタ・テーブルは8個のディスクリプタを保持します。構造の次のレベル(TCレジスタのFCLビットがゼロにセットされているときには、最上位レベル)は、論理アドレスの最上位ビットでインデックスを付けます(ISフィールドで指定されるビット数を無視)。このインデックスに使用する論理アドレス・ビット数は、TCレジスタのTIAフィールドで指定されます。たとえば、TIAフィールドの値が5の場合、このレベルに対するインデックスには5ビットが含まれ、こ




図9-5 メモリ内での変換テーブル・ツリーのレイアウト例

のレベルのポインタ・テーブルには最大32のディスクリプタが含まれます。

同様に、TCレジスタのTIB、TIC、およびTIDフィールドは、下位レベルの変換テーブル・ツリーのインデックスを定義します。これらのフィールドのいずれかがゼロのときには、残りのTIxフィールドは無視されます。最後の非ゼロTIxフィールドは、最下位レベルのツリー構造のインデックスを定義します。このレベルのインデックスで選択されるテーブルはページ・テーブルです。これらのテーブルのすべてのディスクリプタはページ・ディスクリプタです(あるいは、ページ・ディスクリプタを表わします)。図9-6に、TCレジスタのTIxフィールドをファンクション・コードおよび論理アドレスに適用する方法を示します。

たとえば、FCL ビットが1にセットされ、TIA フィールドに5、TIB フィールドに9、そして TIC および TID フィールドに0をもつ TC レジスタは、3 レベルの変換ッリーを定義します。最上位 レベルはファンクション・コードでインデックスが付けられ、次のレベルは5 つの論理アドレス・ビット、そして最下位 レベルは9 つの論理アドレス・ビットでそれぞれインデックスが付けられます。 TIC フィールドに0の代わりに9 がある場合、変換ッリーは4 レベルをもち、最下位の2 レベルはそれぞれ、論理アドレスの9 ビット部分でインデックスが付けられます。

TCレジスタのフィールドは、次の等式を満足しなければなりません。

IS + PS + TIA + TIB¹ + TIC¹ + TID¹ = 32

論理アドレス




図9-6 テーブル・インデックス・フィールドの分割

つまり、論理アドレスのどのビットも、ページ内のバイトをアドレス指定する(アドレス・テーブルのいずれかのレベルのインデックスの一部)か、イニシャル・シフトによって明示的に無視されます。 表9-1に TIx フィールドでインデックスが付けられる各レベルでの、テーブル・インデックスの有効サイズ、および論理アドレス内の各テーブル・インデックスの位置を示します。ディスクリプタの選択にファンクション・コードも使用した場合、論理アドレスにより合計5レベルまで定義可能です。ファンクション・コードのルックアップ・レベルおよびレベルB、C、およびDは禁止することができます。

9.1.2 変換テーブルのディスクリプタ

アドレス変換ツリーはディスクリプタのテーブルで構成されます。これらのディスクリプタは、次の4つの基本タイプのうちの1つです。テーブル・ディスクリプタ、ページ・ディスクリプタ(ノーマル・ターミネーションまたはアーリ・ターミネーション)、無効ディスクリプタ、インダイレクト・ディスクリプタ。これらのディスクリプタにはそれぞれ、ロング・フォーマットおよびショート・フォーマット表現の両方があります。

ルート・ポインタ・ディスクリプタはツリーのルートを定義し、テーブル・ディスクリプタまたはアーリ・ターミネーション・ページ・ディスクリプタを設定することができます。テーブル・ディスクリプタは、変換ツリーで次に低いレベルを定義するメモリ内のディスクリプタ・テーブルを指します。アーリ・ターミネーション・ページ・ディスクリプタはテーブル・サーチを直ちに終了させ、その中には連続論理アドレスに対応するページ・フレームを保持するメモリ内の領域の物理アドレスがあります(「9. 5. 3. 1 アーリ・ターミネーションと連続メモリ」を参照)。

変換ツリーの中間レベルにあるテーブルには、ルート・ポインタ・ディスクリプタに類似したディスクリプタがあります。これらのテーブルには、テーブル・ディスクリプタまたはアーリ・ターミネーション・ページ・ディスクリプタがあり、また無効ディスクリプタをもっていることもあります。

注1 これらのフィールドのいずれかがゼロの場合、それ以降のフィールドは無視されます。 変換ツリーの最下位レベルにあるディスクリプタ・テーブルには、ページ・ディスクリプタ、イ

表 9-1 サイズの制限

フィールド	開始ビット位置	サイズの制限		
A	31-IS	1-15 (TIA はゼロより大であること。TIB = 0 の場合は最小2)		
В	31-IS-TIA	0-15		
С	31-IS-TIA-TIB	0-15 (TIBがゼロの場合は無視)		
D	31-IS-TIA-TIB-TIC	0-15 (TIBまたはTICがゼロの場合は無視)		

ンダイレクト・ディスクリプタ、および無効ディスクリプタしかありません。変換ツリーの最下位 レベルにあるページ・ディスクリプタは、ページの論理アドレスに対応するメモリ内のページ・フ レームの物理アドレスを定義します。インダイレクト・ディスクリプタには実ページ・ディスクリ プタを指すポインタがあり、シングル・ページ・ディスクリプタを2つまたはそれ以上の論理アドレ スでアクセスするときに使用できます。

変換テーブル設計の柔軟性を高めるため、ディスクリプタ(ルート・ポインタ・ディスクリプタを除く)をショート・フォーマットまたはロング・フォーマットにすることができます。ショート・フォーマット・ディスクリプタは1つのロング・ワードで構成され、インデックスの制限機能やスーパバイザ・オンリ保護はありません。ロング・フォーマット・ディスクリプタは2つのロング・ワードで構成され、MC68030のためのすべての定義済みディスクリプタ・フィールドを含んでいます。ポインタ・テーブルおよびページ・テーブルは、それぞれショート・フォーマットまたはロング・フォーマットのディスクリプタをもつことができますが、1つのテーブル内に両方のサイズを含むことはできません。変換ツリーで異なるレベルにあるテーブルには、さまざまなフォーマットのディスクリプタをもつことができます。同一レベルにあるテーブルにもさまざまなフォーマットのディスクリプタをもつことができますが、特定のポインタ・テーブルまたはページ・テーブルにあるディスクリプタをもつことができますが、特定のポインタ・テーブルまたはページ・テーブルにあるディスクリプタはすべて同一のフォーマットでなければなりません。図9-7にいくつかの異なるフォーマットのディスクリプタを使用する変換ツリーを示します。

ディスクリプタには、すべてにディスクリプタ・タイプ(DT)フィールドがあり、ディスクリプタを識別したり、ディスクリプタが指すテーブルでのディスクリプタのサイズを指定します。これは常に、ディスクリプタの最上位(ショート・フォーマットの場合はその)ロング・ワードの最下位2ビットです。

無効ディスクリプタは、変換ツリーのルート・ポインタ以外の任意レベルで使用できます。通常変換のテーブル・サーチで無効ディスクリプタを検出すると、プロセッサはバス・エラー例外を受け取ります。無効ディスクリプタを使用して、外部デバイスに記憶されているがメモリには存在しないツリーのページや分岐を識別したり、未定義の変換テーブルの一部を識別することができます。これらの2つのケースでは、例外ルーチンがディスクからページを復元したり、変換テーブルに追加することができます。

ロング・フォーマット・ディスクリプタおよびショート・フォーマット無効ディスクリプタには すべてに、1つまたは2つの未使用フィールドがあります。オペレーティング・システムは、これら のフィールドを独自の目的に使用します。たとえば、オペレーティング・システムはこれらのフィー ルドをエンコードして無効ディスクリプタのタイプを指定できます。あるいは、主記憶にないペー ジの外部デバイス・アドレスを未使用フィールドに記憶することができます。

9. 2 アドレス変換

MMUの機能は、MMUレジスタおよびメモリ内の変換テーブル・ツリーにシステムが記憶する制御情報に基づいて、論理アドレスを物理アドレスに変換することです。

9. 2. 1 アドレス変換の一般的なフロー

CPU空間アドレス(FCO-FC2 = \$ 7)は特別なアドレスで、論理アドレスが変換なしに物理アドレスとして直接使用されます。これ以外のアクセスでは、次のように変換処理が進められます。

- 1. リード・アクセスで必要な命令ワードまたはオペランドに対するオンチップ・データおよび命令キャッシュをサーチする。
- 2. 論理アドレスおよびファンクション・コードをトランスペアレント変換レジスタのトランスペ




図9-7 各種フォーマットのディスクリプタを使用した変換ツリーの例

アレント変換パラメータと比較し、これらのレジスタのうち一方または両方が一致すれば、この論理アドレスをメモリ・アクセス用の物理アドレスとして使用する。

- 3. 論理アドレスおよびファンクション・コードをATCのエントリのタグ部分と比較し、一致した場合は、これに対応する物理アドレスをメモリ・アクセスに使用する。
- 4. (リードで)オンチップ・キャッシュのヒットが起こらず、しかも TTx レジスタの一致がない かまたは有効な ATC エントリの一致がない場合は、テーブル・サーチ動作を開始して対応する変換ツリーから物理アドレスを獲得し、論理アドレスに対する有効な ATC エントリを生成し、ステップ3を繰り返す。

図9-8 はアドレス変換の一般的なフローチャートです。フローチャートの最上段の分岐は、CPU 空間(FC0-FC2=\$7)へのアクセスに適用されます。その次の分岐はリード・アクセスにのみ適用されます。オンチップ・キャッシュのうちどちらかでもヒットすれば(必要なデータまたは命令がある)、メモリ・アクセスは不要です。3番目の分岐はトランスペアレント変換に適用されます。最後の3つの分岐は、次のようにATC変換に適用されます。要求されたアクセスがATC内でミスすれば、メモリ・サイクルがアボートされ、テーブル・サーチ動作が継続されます。テーブル・サーチの後でATCエントリが生成され、アクセスが再試行されます。ATC内でアクセスがヒットしても、そのATCエントリを生成したテーブル・サーチ中にバス・エラーが発見された場合、そのメモリ・アクセスはアボートされ、バス・エラー例外が発生します。

アクセスの結果ATCがヒットしても、アクセスがライト・アクセスまたはリード・モディファイ・ライト・アクセスで、このページが書込み保護されている場合、このメモリ・サイクルもやはりアボートされ、バス・エラー例外が発生します。ライト・アクセスまたはリード・モディファイ・ライト・アクセスの場合は、ATCエントリの修正ビットがセットされていなければ、メモリ・サイクルはアボートされ、メモリのページ・ディスクリプタおよびATCの両方にある修正ビットをセットするようテーブル・サーチが行なわれ、アクセスが再試行されます。ATCエントリの修正ビットがセットされており、バス・エラー・ビットがセットされてなく、TTxレジスタが一致せず、CPU空間へのアクセスではないと仮定すれば、ATCは次の2つの条件のもとでバス・コントローラに対してアドレス変換を行ないます。1)どちらのオンチップ・キャッシュでもリード・アクセスがヒットしない場合、2)ライト・アクセスまたはリード・モディファイ・ライト・アクセスが書込み保護されていない場合。

前述した一般的なフローチャートについての説明では、メモリ・サイクルをアボートさせる条件をいくつか指定しています。このような場合、ASがアサートされる前にバス・サイクルがアボートされます。

9. 2. 2 RESET が MMU に及ぼす影響

RESET 信号をアサートして MC68030 をリセットすると、TC レジスタおよびTTx レジスタのE ビットがクリアされてアドレス変換をディセーブルします。これにより、論理アドレスが物理アドレスとして、バス・コントローラに渡されます。そのため、オペレーティング・システムは必要に応じて変換テーブルと MMU レジスタをセットアップすることができます。変換テーブルとレジスタの初期設定が終了した後、TC レジスタのE ビットをセットすれば、アドレス変換をイネーブルにすることができます。プロセッサをリセットしてもATCのエントリは無効化されません。リセット操作の後、変換をイネーブルする前に、ATC から存在するすべての有効エントリをフラッシュするために、ATC をフラッシュする MMU 命令(たとえば PMOVE)を実行しなければなりません。

9. 2. 3 MMUDIS がアドレス変換に及ぼす影響

 $\overline{\text{MMUDIS}}$ をアサートすると、MMUはATCのサーチを、そして実行ユニットはテーブル・サーチを実行できなくなります。アドレス変換がディセーブルされているときには、論理アドレスが物理アドレスとして使用されます。アドレス指定されたポート・サイズより大きく、ロング・ワード・アラインメントされたデータ・オペランドに最初のアクセスを行なうと、オペランドのそれ以外の部分に対する以降のバス・サイクルでは、最初のバス・サイクルで使用したのと常に同じ上位アドレス・ビット(適宜 A0 および A1 を変更)を使用します。したがって、この種の操作中に $\overline{\text{MMUDIS}}$ がアサートされた場合、すべての転送が完了するまでは、アドレス変換のディセーブルは有効とはなりません。なお、 $\overline{\text{MMUDIS}}$ をアサートしてもトランスペアレント変換レジスタの動作に影響を与えることはありません。




図9-8 アドレス変換の一般的なフローチャート

9.3 トランスペアレントな変換

MMUにある2つの独立したトランスペアレント変換レジスタ(TT0およびTT1)は、オプションにより直接物理アドレス空間に変換する論理アドレス空間を、2ブロック定義することができます。MMUはこれらのブロックのアドレスに対する書込み保護を、明示的にチェックすることはありませんが、ブロックをリード・サイクルについてのみトランスペアレントであると指定することができます。TTxレジスタが定義したアドレスのブロックには、最低16Mバイトの論理アドレス空間があります。2つのブロックはオーバラップしていてもよく、また分離することもできます。

以下に述べるアドレス比較に関する説明では、TT0とTT1は両方ともイネーブルされているものと想定しています。しかし、それぞれのTTxレジスタは個別にディセーブルすることができます。ディセーブルされたTTxレジスタは完全に無視されます。

MMUが変換すべきアドレスを受け取ると、ファンクション・コードとアドレスの上位8ビットを、TT0およびTT1で定義したアドレスのブロックと比較します。各TTxレジスタのアドレス空間ブロックは、ベース・ファンクション・コード、ファンクション・コード・マスク、論理ベース・アドレス、および論理アドレス・マスクで定義されます。マスク・フィールドのビットがセットされていると、ベース・ファンクション・コードまたは論理ベース・アドレスの対応するビットは、ファンクション・コードおよびアドレス比較では無視されます。アドレス・マスクで上位ビットを連続してセットすれば、トランスペアレントに変換されるブロックのサイズが増加します。

ファンクション・コード・ビットとアドレス・ビット(マスクされたビットを除く)が等しい場合は、現在のバス・サイクルのアドレスと TTx レジスタのアドレスが一致したことになります。各 TTx レジスタはリード・アクセスやライト・アクセスをトランスペアレントとして指定できます。その場合、一致が発生するには、内部のリード/ライト信号が TTx レジスタの R/\overline{W} ビットと一致していなければなりません。アクセスのタイプ(リードまたはライト)の選択もマスクすることができます。リード・モディファイ・ライト操作を行なう命令で使用するアドレスをトランスペアレントに変換するには、リード/ライト・マスク・ビット、RWMをセットしておかなければなりません。そうしないと、リード・モディファイ・ライト操作での個々のサイクルに対するファンクション・コードおよびアドレス・ビットには関係なく、リード・モディファイ・ライト操作のリード部分およびライト部分のどちらも、TTx レジスタでトランスペアレントにマップされません。

各TTxレジスタは、そのブロックの論理アドレスの内容を内部キャッシュまたは外部キャッシュのどちらにも記憶させないように指定できます。あるアドレスがTTxレジスタで指定するアドレスと一致し、そのTTxレジスタのキャッシュ・インヒビット・ビットがセットされているときには、キャッシュ・インヒビット出力信号($\overline{\text{CIOUT}}$)がアサートされます。オンチップ命令およびデータ・キャッシュが $\overline{\text{CIOUT}}$ を使用して、このアドレスに関連するデータのキャッシングを禁止します。外部キャッシュも同じ目的でこの信号を利用できます。

アクセスに関しては、これらのレジスタのどちらかが一致すれば、アクセスはトランスペアレン

トに変換されます。両方のレジスタが一致すれば、CI ビットの OR をとって \overline{CIOUT} 信号を生成します。

ページの物理アドレスが論理アドレスと同じに設定されている場合、変換ツリーの変換テーブルでもトランスペアレント変換を実現できます。

9.4 アドレス変換キャッシュ

アドレス変換キャッシュ(ATC)は、22エントリのフル・アソシエイティブ(連想記憶型)キャッシュです。最も近い時点で使用された論理アドレスを高速にアドレス変換するために、メモリ内の対応するページ・ディスクリプタと同様な形式のアドレス変換情報を用意しています。

MC68030は、ATCの変換時間が他の操作によって常に完全にオーバラップされ、ATCのサーチに性能上のペナルティがないように編成されています。アドレス変換は外部バス・サイクルを開始する前に、オンチップ命令およびデータ・キャッシュへのアクセスと並行して行なわれます。

可能であれば、ATCは新しいアドレス変換値を記憶したときに、すでに有効ではなくなったエントリを交換します。ATC内のすべてのエントリが有効である場合、ATCは擬似的なleast-recently -used(最も古い時点での使用)アルゴリズムを用いて、交換すべき有効エントリを選択します。ATCは有効性ビットおよび内部ヒストリ・ビットを使用してこの交換アルゴリズムを実現します。ATCのヒット率はアプリケーションによって異なりますが、98%から99%以上が期待できます。

各ATCエントリには、論理アドレス、および物理アドレスをもつ対応するページ・ディスクリプタからの情報があります。各エントリの28ビットの論理(またはタグ)部分は、次の3つのフィールドからなります。

27	26	24	23	0
V	FC			論理アドレス

V---有効

このビットはエントリの妥当性を示します。 Vがセットされていれば、このエントリは有効です。 このビットはMC68030がエントリをロードするときにセットされます。 フラッシュ操作によりクリアされます。 次の操作のいずれもエントリの V ビットをクリアします。

- ●CRP、SRP、TC、TT0またはTT1レジスタに値をロードするFDビットがゼロのPMOVE 命令
- PFLUSHA 命令
- ●このエントリを選択する PFLUSH 命令
- ●論理アドレスに対するPLOAD命令、およびこのエントリ用のタグに一致するFC。この 命令は、指定された論理アドレスに対して、(Vビットをセットして)新しいエントリを書 き込みます。
- ATC の置換アルゴリズムによる置換を目的としたエントリの選択。

FC--ファンクション・コード

この3ビット・フィールドには、このエントリの論理アドレスに対応するファンクション・コード・ビット(FCO-FC2)があります。

論理アドレス

この24ビット・フィールドには、このエントリに対する最上位論理アドレス・ビットがあります。ページ・サイズが256バイトのとき、このフィールドの24ビットすべてを使用して、このエントリと入力論理アドレスを比較します。ページ・サイズがこれより大きい

場合、このフィールドの最下位ビットが適当な数だけ無視されます。

エントリの各論理部分には、対応する28ビットの物理(またはデータ)部分があります。物理部分には次のフィールドがあります。

27	26	25	24	23		0
В	CI	WP	М		物理アドレス	

B---バス・エラー

エントリに対応するテーブル・サーチ中に、バス・エラー、無効ディスクリプタ、スーパバイザ違反、またはリミット違反が見つかると、そのエントリに対してこのビットがセットされます。Bがセットされたとき、それ以降この論理アドレスにアクセスするとMC68030 はバス・エラー例外を受け取ります。ATCミスはテーブル・サーチ操作後、直ちにアクセスの再試行を引き起こすため、バス・エラー例外は再試行時に発生します。このエントリに対するPFLUSH命令またはPLOAD命令がこのエントリを無効にするか、またはATCに対する交換アルゴリズムによって交換されるまでは、Bビットはセットされたままです。

CI--キャッシュ・インヒビット

このビットは、このエントリに対応するページ・ディスクリプタのキャッシュ・インヒビット・ビットがセットされるとセットされます。MC68030がCIビットがセットされているエントリの論理アドレスにアクセスしたときに、対応するバス・サイクルでキャッシュ・インヒビット出力信号(CIOUT)をアサートします。この信号はオンチップ・キャッシュでのキャッシングを禁止するもので、外部キャッシュに使用することもできます。

WP---書込み保護

このビットは書込み保護ビットです。このエントリのテーブル・サーチ中に見つかったディスクリプタのWPビットがセットされているときにセットされます。テーブル・ディスクリプタのWPビットをセットすれば、そのディスクリプタでアクセスされるすべてのページに書込み保護がなされます。WPビットがセットされているときは、このエントリに対応する論理アドレスへの、ライト・アクセスまたはリード・モディファイ・ライト・アクセスによって、直ちにバス・エラー例外が発生します。

M---修正済み

このビットは修正済みビットです。エントリに対応する論理アドレスへの有効なライト・アクセスが発生したときにセットされます。Mビットがクリアされているときに、この論理アドレスへライト・アクセスが行なわれると、MC68030 はこのアクセスをアボートし、ページ・ディスクリプタのMビットをセットして、古いATCエントリを無効化し、Mビットをセットした新しいエントリを生成して、テーブル・サーチを開始します。MMUは次に、最初のライト・アクセスの実行を許可します。これによって、あるページに対する以前のリード操作でMビットをクリアして、ATC内にそのページに対するエントリが生成された場合であっても、該当ページに対する最初のライト操作によってATCおよび変換テーブル内のページ・ディスクリプタの両方でMビットが確実にセットされることになります。

物理アドレス

この24 ビット・フィールドには、論理アドレスに対応するページ・ディスクリプタからの物理アドレス・ビット(A8-A31)があります。ページ・サイズが256 バイトを超えるときには、物理アドレス・ビットの全ビットが使用されるわけではありません。論理アドレスのすべてのページ・インデックス・ビットは、変換しないでバス・コントローラに転送さ

れます。

9.5 変換テーブルの詳細

変換テーブルの詳細およびそれらの使用法には、ディスクリプタ、テーブル・サーチ、変換テーブル構造のバリエーション、およびMC68030 MMUで利用できる保護手法の詳細な説明が含まれています。

9. 5. 1 ディスクリプタの詳細

ディスクリプタの詳細説明には、変換ツリーで使用するショート・フォーマットおよびロング・フォーマットのディスクリプタに関する詳細な説明があります。すべてのディスクリプタに適用できるフィールドを最初の項で説明します。

9. 5. 1. 1 ディスクリプタ・フィールドの定義

すべてのディスクリプタ・フィールドは、複数のタイプのディスクリプタで使用されます。この項ではこれらのフィールドを列記し、各フィールドの使用法を説明します。 DT

この2ビット・フィールドにはディスクリプタ・タイプが含まれています。最初の2つのタイプはディスクリプタ自体に適用されます。他の2つのタイプはツリーの次のレベルにあるテーブルのディスクリプタに適用されます。この値の定義は次のとおりです。

\$0 無効

このコードは現在のディスクリプタを無効ディスクリプタとして識別します。無効なディスクリプタが見つかると、テーブル・サーチが終了します。

\$1 ページ・ディスクリプタ

このコードは現在のディスクリプタをページ・ディスクリプタとして識別します。ページ・ディスクリプタがページ・テーブル(変換ツリーの最下位レベルにある)にある場合は、正常なページ・ディスクリプタです。これより上位にあるページ・ディスクリプタは、アーリ・ターミネーション・ページ・ディスクリプタとして定義されます。いずれかのタイプのページ・ディスクリプタが見つかると、テーブル・サーチが終了します。

\$2 有効4バイト

このコードは、次にアクセスされるテーブルにショート・フォーマット・ディスクリプタがあることを指定します。MC68030は次のテーブルのインデックスを4倍して次のディスクリプタにアクセスします(ショート・フォーマット・ディスクリプタはロング・ワードに整列していなければならない)。ページ・テーブル(変換ツリーの最下位レベル)で使用した場合、このコードはショート・フォーマット・ページ・ディスクリプタを指す間接ディスクリプタを識別します。

\$3 有効8バイト

このコードは、次にアクセスされるテーブルにロング・フォーマット・ディスクリプタがあることを指定します。MC68030は次のテーブルのインデックスを8倍して次のディスクリプタにアクセスします(ロング・フォーマット・ディスクリプタはクワッド・ワードに整列していなければならない)。ページ・テーブル(変換ツリーの最下位レベル)で使用した場合、このコードはロング・フォーマット・ページ・ディスクリプタを指す間接ディスクリプタを識別します。

U

このビットは、スーパバイザ違反が検出された後を除いて、ディスクリプタがアクセスされたときにUビットがクリア状態のとき、プロセッサによって自動的にセットされます。ページ・ディ

スクリプタ・テーブルでは、このビットをセットして、ディスクリプタに対応するページがアクセスされたことを示します。ポインタ・テーブルでは、このビットをセットして、MC68030がテーブル・サーチの一部としてこのポインタにアクセスしたことを示します。なお、ツリーの別のレベルでアクセスが拒否されるようなアドレスに対しては、ポインタがフェッチされ、そのUビットがセットされることがあります。MC68030がページのアクセスを許可する前に、Uビットが更新されます。プロセッサがこのビットをクリアすることはありません。

WP

このビットにより書込み保護が行なわれます。テーブル・サーチ中に出会ったすべてのWPビットの状態は論理的に OR され、その結果が論理アドレスに対するテーブル・サーチの終わりで、ATCエントリにコピーされます。PTEST命令のテーブル・サーチ中には、プロセッサはこの結果をMMU ステータス・レジスタ (MMUSR) にコピーします。

WPがセットされると、MC68030は他のプログラムがそのディスクリプタでマップされる論理アドレス空間に書込みを行なうことを禁止します(つまり、この保護は絶対的なものです)。WPビットがクリアされている場合、MC68030はこのディスクリプタを使用して(アクセスが変換ツリーのあるレベルで制限されている場合を除いて)ライト・アクセスを許可します。

CI

このビットがセットされると、オンチップの命令キャッシュおよびデータ・キャッシュによるこのページ内のアイテムのキャッシングを禁止し、MC68030にこのページ内のアイテムをアクセスするバス・サイクルに対して \overline{CIOUT} 信号をアサートさせます。

L/U

このビットはリミット・フィールドのリミットのタイプを指定します。L/Uビットがセットされると、リミット・フィールドには符号なしの下限値が入ります。次のレベルのツリーに対するインデックス値は、リミット・フィールド値以上でなければなりません。このビットがクリアされると、リミットは符号なしの上限値となり、インデックス値はリミット以下でなければなりません。境界外のアクセスを行なうと、そのアドレスに対するATCエントリのBビットがセットされ、テーブル・サーチはアボートされます。

リミット

この15 ビット・フィールドには、アドレスのインデックス部分と比較して境界外のインデックスを検出するためのリミット値が含まれています。リミット・チェックは、変換ツリーで次のレベルにあるテーブルへのインデックスに適用されます。ディスクリプタがアーリ・ターミネーション・ページ・ディスクリプタの場合、このリミット・フィールドは論理アドレスの次のインデックス・フィールドに対するチェックとして使用されます。

M

このビットは修正済みのページを識別します。WPビットがセットされたディスクリプタに出会うか、スーパバイザ違反を検出した後を除いて、MC68030 はMビットがゼロになっているページへの書込み操作を行なう前に、対応するページ・ディスクリプタの Mビットをセットします。R/ \overline{W} または \overline{RMC} 信号が "L" の場合、アクセスは更新を目的とする書込みであるとみなされます。MC68030 がこのビットをクリアすることはありません。

ページ・アドレス

この24ビット・フィールドには、メモリ内のページの物理ベース・アドレスが含まれています。 このアドレスの下位ビットは論理アドレスで与えられます。ページ・サイズが256バイトを超える 場合、このフィールドの最下位ビットのうち1ビット以上が使用されません。未使用ビット数は、 TC レジスタの PS フィールドの値から8を引いた値に等しくなります。 S

このビットはポインタ・テーブルまたはページを、スーパバイザ専用テーブルまたはページとして識別します。Sビットがセットされると、スーパバイザの特権レベルで動作しているプログラムだけが、このディスクリプタでマップされる論理アドレス部分へのアクセスを許可されます。このビットがクリアされていると、変換ツリーの他のレベルによってアクセスが制限されていないかぎり、このディスクリプタを用いたアクセスはスーパバイザ専用に制限されることはありません。テーブル・アドレス

この28ビット・フィールドには、ディスクリプタ・テーブルの物理ベース・アドレスが含まれています。アドレスの下位ビットは論理アドレスによって与えられます。

ディスクリプタ・アドレス

この30ビット・フィールドには、ページ・ディスクリプタの物理アドレスが含まれています。このフィールドはショートおよびロング・フォーマット・インダイレクト・ディスクリプタでのみ使用されます。

未使用

このフィールドのビットは、MC68030は使用せずシステム・ソフトウェアが独自の目的で使用できます。

予約

"1" または"0" で示すディスクリプタ・フィールドは、将来使用するためにモトローラによって予約されています。これらのビットは目的に応じ、一貫して "1" または "0" に書き込んでおかなければなりません。ルート・ポインタでは、これらのビットは変更できません。メモリに常駐しているディスクリプタでは、MC68030はこれらのフィールド値をチェックせず変更もしません。どのような目的であろうと、これらのビットをシステム・ソフトウェアで使用すると、将来の製品でサポートされないことがあります。

9. 5. 1. 2 ルート・ポインタ・ディスクリプタ

ルート・ポインタ・ディスクリプタには、変換ツリーの最上位レベルのポインタ・テーブルのアドレスが含まれています。このタイプのディスクリプタは、PMOVE命令によってCRPおよびSRPレジスタにロードされます。前項のフィールドの説明は、2つのわずかな例外を除いて、CRPおよびSRPの対応するフィールドにも適用されます。\$00(無効)のディスクリプタ・タイプ・コードは許されません。CRPまたはSRPレジスタのDTフィールドにゼロをロードしようとすると、MMUコンフィギュレーション例外になります。また、TCレジスタのFCLフィールドがセットされていると、ルート・ポインタ・レジスタのL/Uおよびリミット・フィールドは使用されません。図9-9にルート・ポインタ・ディスクリプタのフォーマットを示します。

9. 5. 1. 3 ショート・フォーマット・テーブル・ディスクリプタ

「9. 5. 1. 1 ディスクリプタ・フィールドの定義」で述べたフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。図9-10にショート・フォーマット・テーブル・ディスクリプタのフォーマットを示します。

9. 5. 1. 4 ロング・フォーマット・テーブル・ディスクリプタ

「9. 5. 1. 1 ディスクリプタ・フィールドの定義」で述べたフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。アドレスの計算中、MC68030 は未使用フィールドを内部でゼロに置き換えます。図9-11 にロング・フォーマット・テーブル・ディスクリプタのフォーマットを示します。



図9-9 ルート・ポインタ・ディスクリプタのフォーマット




図9-10 ショート・フォーマットのテーブル・ディスクリプタ



図9-11 ロング・フォーマットのテーブル・ディスクリプタ

9. 5. 1. 5 アーリ・ターミネーション・ページ・ディスクリプタ、ショート・フォーマット

ショート・フォーマット・アーリ・ターミネーション・ページ・ディスクリプタには、DTフィールドにページ・ディスクリプタ・コードが含まれていますが、これはポインタ・テーブル内にあります。

つまり、アーリ・ターミネーション・ページ・ディスクリプタがあるテーブルは、アドレス変換ッリーの最下位レベルにはありません。「9.5.1.1 ディスクリプタ・フィールドの定義」で述べるフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。図9-12にシ




図9-12 ショート・フォーマットのページ・ディスクリプタおよびショート・フォーマット のアーリ・ターミネーション・ページ・ディスクリプタ




図9-13 ロング・フォーマット・アーリ・ターミネーション・ページ・ディスクリプタ

ョート・フォーマット・アーリ・ターミネーション・ページ・ディスクリプタのフォーマットを示 します。

9. 5. 1. 6 アーリ・ターミネーション・ページ・ディスクリプタ、ロング・フォーマット

ロング・フォーマット・アーリ・ターミネーション・ページ・ディスクリプタには、DTフィールドにページ・ディスクリプタ・コードが含まれていますが、ショート・フォーマット・アーリ・ターミネーション・ページ・ディスクリプタと同様、ポインタ・テーブル内にあります。「9.5.1.1 ディスクリプタ・フィールドの定義」で述べるフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。

図9-13にロング・フォーマット・アーリ・ターミネーション・ページ・ディスクリプタのフォーマットを示します。ロング・フォーマット・ディスクリプタのリミット・フィールドにより、ディスクリプタが適用されるページ数を制限することができます。

9. 5. 1. 7 ページ・ディスクリプタ、ショート・フォーマット

ショート・フォーマット・ページ・ディスクリプタはページ・テーブル(アドレス・テーブルの最下位レベル)で使用されます。「9.5.1.1 ディスクリプタ・フィールドの定義」で述べたフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。ショート・フォーマット・ページ・ディスクリプタは、図9-12に示すショート・フォーマットのアーリ・ターミネーション・ページ・ディスクリプタのものと同じです。




図9-14 ロング・フォーマット・ページ・ディスクリプタ




図9-15 ショート・フォーマット無効ディスクリプタ




図9-16 ロング・フォーマット無効ディスクリプタ

9. 5. 1. 8 ページ・ディスクリプタ、ロング・フォーマット

ロング・フォーマット・ページ・ディスクリプタもページ・テーブルで使用されます。「9. 5. 1. 1 ディスクリプタ・フィールドの定義」で述べたフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。図9-14にロング・フォーマット・ページ・ディスクリプタのフォーマットを示します。

9. 5. 1. 9 無効ディスクリプタ、ショート・フォーマット

ショート・フォーマット無効ディスクリプタは、ゼロのDTフィールドだけで構成され、無効ディスクリプタとして識別されます。これは、ルート・ポインタ・レベルを除くどのレベルのアドレス変換ツリーでも使用できます。オペレーティング・システムは、未割当てのテーブル部分または外部デバイス上のテーブル部分を識別するために、30 ビットの未使用フィールドを使用できます。たとえば、ディスクに常駐するテーブルまたはページのディスク・アドレスをこのフィールドに格納しておくことができます。図9-15にショート・フォーマット無効ディスクリプタのフォーマットを示します。

9. 5. 1. 10 無効ディスクリプタ、ロング・フォーマット

ロング・フォーマット無効ディスクリプタは、ロング・フォーマット・ディスクリプタをもつポインタおよびページ・テーブルで使用されます。これは、前項のショート・フォーマット無効ディスクリプタと同様に使用されます。最初のロング・ワードには、最下位ビット群にDTフィールドが



図9-17 ショート・フォーマット・インダイレクト・ディスクリプタ

31	2 1 0	31 2	1 0
未使用	DT	ディスクリプタ・アドレス	UN

図9-18 ロング・フォーマット・インダイレクト・ディスクリプタ

あります。2番目のロング・ワードは未使用フィールドで、オペレーティング・システムが使用できます。図9-16にロング・フォーマット無効ディスクリプタのフォーマットを示します。

9. 5. 1. 11 インダイレクト・ディスクリプタ、ショート・フォーマット

ショート・フォーマット・インダイレクト・ディスクリプタには、固有のディスクリプタ・タイプ・コードがありません。このディスクリプタは、ショート・フォーマット・ディスクリプタをもつページ・テーブル(アドレス変換ツリーの最下位レベル)に存在するもので、ページ・ディスクリプタでも無効ディスクリプタでもありません。ディスクリプタ・タイプ・フィールドには、参照されるページ・ディスクリプタのサイズにより、有効4バイト・ディスクリプタまたは有効8バイト・ディスクリプタのコードがあります。「9. 5. 1. 1 ディスクリプタ・フィールドの定義」で述べたフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。図9-17にショート・フォーマット・インダイレクト・ディスクリプタのフォーマットを示します。

9. 5. 1. 12 インダイレクト・ディスクリプタ、ロング・フォーマット

ロング・フォーマットのインダイレクト・ディスクリプタには、前項で説明したショート・フォーマット・インダイレクト・ディスクリプタのすべての属性があります。唯一の違いは、これがロング・フォーマット・ディスクリプタをもつページ・テーブルで使用されるということと、2つの未使用フィールドがあるということです。「9.5.1.1 ディスクリプタ・フィールドの定義」で述べるフィールドの説明が、このディスクリプタの対応するフィールドにも適用されます。図9-18にロング・フォーマット・インダイレクト・ディスクリプタを示します。

9. 5. 2 一般的なテーブル・サーチ

アドレス変換キャッシュ(ATC)に、プロセッサ・アクセスの論理アドレスのためのディスクリプタがなく、しかも変換が必要なときは、MC68030はメモリ内の変換テーブルをサーチし、その論理アドレスに対応するページの物理アドレスとステータス情報を取得します。テーブル・サーチが必要なとき、CPUは命令の実行活動を中断し、テーブル・サーチが正常に終了すると、アドレス・マッピングをATCに格納してアクセスを再試行します。その後アクセスがマッチ(ヒット)し、(例外が見つからなかった場合)変換されたアドレスがバス・コントローラに転送されます。

テーブル・サーチは、表9-2に示すように、TC レジスタのファンクション・コード・ビット FC2 および SRE ビットを使用して変換ツリーを選択することにより開始されます。 SRE ビットがセット されると、スーパバイザのルート・ポインタがイネーブルされ、ファンクション・コード・ビット




図9-19 単純化したテーブル・サーチのフローチャート

FC2がスーパバイザ・レベルのアクセスにセットされます。ルートがSRP レジスタで定義される変換ツリーは、SRE および FC2が両方ともにセットされている場合にのみ選択されます。それ以外の場合は、CRP レジスタでルートが定義される変換テーブルが選択されます。図9-19にテーブル・サーチの手順を簡略化したフローチャートを示します。

テーブル・サーチ手順は、物理アドレスを使用して変換テーブルにアクセスします。リード・モディファイ・ライト(\overline{RMC})信号がサーチの最初のバス・サイクルでアサートされ、最後までアサートされています。これによって、テーブル・サーチ全体が中断されずに終了することを保証しています。

サーチの最初のバス・サイクルでは、最初のテーブルのベース・アドレスとして適当なルート・ポインタのテーブル・アドレス・フィールドを使用します。アドレスの下位ビットは論理アドレスで与えられます。テーブルは、ファンクション・コードまたはTCレジスタのTIAフィールドで定義される論理アドレス・ビット群によってインデックスが付けられます。TCレジスタのFCLフィールドで、ファンクション・コードが使用されているかどうかを判断します。いずれの場合も、ルート・ポインタのディスクリプタ・タイプ・フィールドでインデックスのスケール・ファクタ(つまり乗数)を選択します。

最初のアクセスでディスクリプタを獲得します。ディスクリプタがテーブル・ディスクリプタの場合、MC68030は再びメモリをアクセスします。次のアクセスでは、ディスクリプタのテーブル・アドレスを、次のテーブルのベース・アドレスとして使用します。アドレスの下位ビットは論理アドレスで与えられます。テーブルは、ディスクリプタのディスクリプタ・タイプ・コードで決まるスケール・ファクタを用いて、論理アドレスからのビット群によってインデックスが付けられます。最初のテーブル・アクセスがファンクション・コードを使用している場合、2番目のアクセスではTCレジスタのTIAフィールドで選択されるビットを使用します。そうでない場合は、2番目のアクセスではTIBフィールドで選択されたビットを使用します。

アクセスでページ・ディスクリプタまたは無効ディスクリプタを取得するか、あるいはリミット 違反が発生するまで、TIB、TIC、またはTIDの順に指定される論理アドレス・ビットを用いて、それ以降のアクセスを実行します。この時点で、アドレス・テーブルの全レベルがアクセスされたか 否かにかかわらず、テーブル・サーチは終了します。ページ・ディスクリプタには、ATCエントリ に必要な物理アドレスとその他の情報があります。MC68030 はATCエントリを生成し、最初のバス・アクセスを再試行します。


図9-20にファンクション・コードおよび4つのTIxフィールドをすべて使用したテーブル・サーチを示します。

ロング・フォーマット・ディスクリプタが使用された場合、MC68030 は次のレベルのテーブル・サーチに対するインデックス値に強制的にリミットを設定します。

ルート・ポインタには、ファンクション・コードのルックアップを使用しない(TC レジスタのFCL ビットがゼロ)場合に適用されるリミット・フィールドがあります。次のレベルのテーブルにアクセ

FC2	SRE	変換テーブルのルート・ポインタ
0	0	CRP
0	1	CRP
1	0	CRP
1	1	SRP

表9-2 変換ツリーの選択



FC レベルのテーブル

Aレベル・テーブル (最大8テーブル、16エントリ/テーブル)

Bレベル・テーブル (最大128テーブル、16エントリ/テーブル)

Cレベル・テーブル (最大2Kテーブル、16エントリ/テーブル)

Dレベル・テーブル (最大32Kテーブル、16エントリ/テーブル)

図9-20 5レベルのテーブル・サーチ

スするのに使用するインデックスは、リミット・フィールドの内容と比較されます。リミット・フィールドはディスクリプタが適用されるアドレス空間の一部を効率的に低減し、あわせて変換テーブルのサイズも減少させます。インデックスは、リミット・フィールドで定義される範囲内になければなりません。リミットはL/Uビット値に基づいて、下限または上限のいずれかになります。L/Uビットがセットされるているときには、リミットは下限となりこのリミットより小さいインデックスは境界外になります。

L/Uビットがゼロの場合、リミットは上限となりこのリミットより大きなインデックスは境界外になります。L/Uがセットされリミット・フィールドがゼロの場合、またはL/Uがクリアされリミット・フィールドが\$7FFFの場合、リミット・フィールドは効率的にディセーブルされます。

ノーマル変換またはPLOAD命令のテーブル・サーチ中に、リミット違反が検出されると、ATCにはB(バス・エラー)ビットがセットされたエントリがロードされます。PTEST命令のテーブル・

サーチ中にリミット違反が検出されると、MMUSRでI(無効)ビットとL(リミット)ビットがセットされます。

テーブル・サーチ中に出会った各ディスクリプタのUビットをチェックし、それがまだセットされていなければセットします。同様に、テーブル・サーチがライト・アクセスの場合で、ページ・ディスクリプタのMビットがクリアされている状態のときは、テーブル・サーチでディスクリプタのWPビットがセットされているか、スーパバイザ違反がなければ、プロセッサはMビットをセットします。リード・モディファイ・ライト(\overline{RMC})信号は、テーブル・サーチ操作中ずっとアサートされているため、ヒストリ・ビットを更新するためのリードおよびライト操作は中断されないことが保証されています。

ページ・ディスクリプタが見つかると、正常にテーブル・サーチが終了します。無効ディスクリプタ、リミット違反、あるいはバス・エラーが発生しても、テーブル・サーチは終了し、MC68030はこれらの条件があるためにサイクルの再試行で例外を発生します。例外ルーチンでは、予想される条件と真のエラー条件を区別しなければなりません。このルーチンは、非常駐ページを示す無効ディスクリプタ、またはまだ割り当てられていない変換テーブルの一部を識別する無効ディスクリプタを修正することができます。システムの誤動作に起因するリミット違反やバス・エラーがあると、エラー・メッセージが出力されたり、タスクが終了してしまうことがあります。

9. 5. 3 変換テーブル構造のバリエーション

MMUの変換ツリー構造の多くの特性は、ソフトウェアでコンフィギュレーション可能ですので、システム設計者は特定のシステムに合わせて柔軟に MMU の性能を最適化することができます。以下の項では、前述した一般構造からのツリー構造のバリエーションについて説明します。

9. 5. 3. 1 アーリ・ターミネーションと連続メモリ

MC68030MMUは、1つのディスクリプタで論理アドレス空間の連続範囲(論理ページの整数倍)を同等の連続物理アドレス範囲にマップすることができます。これは、ツリーで通常テーブル・ポインタをもつレベルに位置するディスクリプタのディスクリプタ・タイプ(DT)フィールドに"ページ・ディスクリプタ"コード(\$1)を設定して、そのテーブルのサブツリーを削除することにより行ないます。

サーチでページ・ディスクリプタが見つかると、それが変換ツリーの最下位レベルのページ・ディスクリプタ・テーブルにあるものでなくても、テーブル・サーチは終了します。

ポインタ・ディスクリプタ・テーブルにあるページ・ディスクリプタによってテーブル・サーチが終了すること(つまり、MC68030がゼロのTIxフィールドに出会わなかった)を、アーリ・ターミネーションと呼んでいます。また、終端にあるページ・ディスクリプタをアーリ・ターミネーション・ページ・ディスクリプタとよびます。

アーリ・ターミネーション・ページ・ディスクリプタは、変換テーブルで多数のページ・ディスクリプタの代わりをします。このディスクリプタは、それが置かれていたブランチ、およびそのブランチから出ているすべてのブランチに存在していたはずの全ページに適用されます。アーリ・ターミネーション・ページ・ディスクリプタは、物理メモリ内の連続ページが連続した論理ページに対応付けられているところで使用できます。アーリ・ターミネーション・ページ・ディスクリプタがロング・フォーマットの場合は、論理アドレスの次のインデックス・フィールドにリミット・フィールドが適用されます。これにより連続してマップされるページ数を制限することができます。詳細については、「9. 1. 2 変換テーブルのディスクリプタ」を参照してください。

ページ・ディスクリプタ・エンコーディングが見つかったときに、その論理ページ・アドレスの下位nビットが未使用の場合は、1つのディスクリプタがその論理ページ・アドレス(nの未使用ビッ




図9-21 連続メモリを使用した変換ツリーの例

トをゼロにセットして)から始まる論理アドレス空間の連続領域を、ページ・フレーム・ベース・アドレスから始まる 2^{PS+n} バイトのサイズをもつ物理アドレス空間の連続領域にマップします。

アーリ・ターミネーション・ページ・ディスクリプタが適用される論理アドレスでサーチが行なわれると、MC68030 はATCの中にその論理アドレスに対応するエントリを生成します。ATCエントリの物理アドレスは、ディスクリプタのページ・アドレス・フィールドにオフセットを加えたものになります。このオフセットは、サーチで使用したビットをゼロにセットした論理アドレスです。アーリ・ターミネーション・ページ・ディスクリプタは、変換ツリーの中に連続領域のメンバをなす各ページについて個別にディスクリプタを維持しなくても、連続した論理-物理マッピングを生成することができますが、ATCはマップされている各ページにつき1つのエントリを保持します。こ

れらのエントリは、連続領域でページ境界(ページ・サイズで決定される)を超えるたびに内部で生成されます。図9-21に一部が連続ブロックとして変換される論理アドレス空間をもつ変換テーブルの一例を示します。

なお、DTフィールドには、ルート・ポインタ・レベルを含め変換ツリーのどのレベルにおいても、"ページ・ディスクリプタ"を設定することができます。ルート・ポインタのDTフィールドに"ページ・ディスクリプタ"を設定すると、論理アドレス空間から物理アドレス空間へのダイレクト・マッピングが生成されます。このときの定数オフセットは、ルート・ポインタのテーブル・アドレス・フィールドの値で決まります。

9. 5. 3. 2 インダイレクション

MC68030 はページ・テーブルにあるエントリを、別のエントリを指すポインタに置き換えることができます。このインダイレクション機能により、ページの履歴情報を1組だけ維持する(つまり、"変更された"インディケーションを1つのディスクリプタで維持する)だけで、複数のタスクが1つの物理ページを共有することができます。また、ページ・フレームは各タスクの論理アドレス空間のどのアドレスにでも配置できます。

インダイレクション機能を使用すれば、シングル・エントリ群またはテーブル全体を複数のタスクで共有可能です。図9-22に2つのタスクがインダイレクト・ディスクリプタを用いて1つのページを共有する様子を示します。

MC68030はノーマル・テーブル・サーチを完了すると(論理ページ・アドレスの全インデックス・フィールドが尽きた)、変換テーブルからフェッチした最後のエントリのディスクリプタ・タイプ・フィールドを検査します。そのDTフィールドに "有効ロング"(\$2)または "有効ショート"(\$3)エンコーディングが含まれていれば、ディスクリプタのテーブル・アドレス・フィールドの上位30ビットにあるアドレスが、論理アドレスのマップに用いるページ・ディスクリプタを指すポインタになります。プロセッサはこのアドレスから指定されたフォーマットのページ・ディスクリプタをフェッチし、そのページ・アドレス・フィールドを論理アドレスへの物理マッピングとして使用します。

インダイレクト・ディスクリプタで与えられるアドレスにあるページ・ディスクリプタのDTフィールドが、ロング・エンコーディングやショート・エンコーディングになっていてはなりません("ページ・ディスクリプタ"または"無効"のいずれかであること)。そうでないと、そのディスクリプタは無効となり、MC68030はエラー状態を示す(ビットをセットして)ACTエントリを生成します。

9. 5. 3. 3 タスク間でのテーブルの共有

ページ・テーブルまたはポインタ・テーブルは、複数のタスクのアドレス変換テーブルの共有テーブルを指すポインタを置けば、タスク間でページまたはポインタ・テーブルを共有できます。上位 (非共有)テーブルでは、保護ビットをいくとおりにも設定できるため、いろいろなタスクが異なるパーミッションをもつエリアを使用することがきるのです。図9-23では、2つのタスクがBレベルにあるテーブルで変換されるメモリを共有しています。なお、タスク "A" は共有エリアに書込みを行うことはできません。しかし、タスク "B" は、共有テーブルを指すポインタの WP ビットがクリアされていますので、共有エリアの読出しおよび書込みを行なうことができます。また、この共有エリアは各タスクのさまざまな論理アドレスに現われます。

9. 5. 3. 4 テーブルのページング

アクティブなタスクのアドレス変換ツリー全体が、一度にメイン・メモリ内に存在する必要はありません。つまり、ページのワーキング・セットだけがメイン・メモリにあればよく、ページの常




図9-22 インダイレクト・ディスクリプタを使用した変換ツリーの例




図9-23 共有テーブルを使用した変換ツリーの例




図9-24 非常駐テーブルのある変換ツリーの例

駐セットを記述するテーブルだけがメイン・メモリに入っていることが必要です。テーブルのページングは、不在テーブルを指すテーブル・ディスクリプタのDTフィールドに"無効"コード(\$0)を設定すれば実現できます。タスクが不在テーブルで変換されるはずであったアドレスを使用しようとすると、MC68030は変換ツリーをたどることができず、実行ユニットがテーブル・サーチを開始させたバス・サイクルをリトライするときに、バス・エラー例外を受け取ります。

非常駐テーブルに対応するディスクリプタの"無効"コードを確認するのはシステム・ソフトウェアの責任です。これは、ディスクリプタの"未使用ビット"を使用して、"無効"エンコーディングに関係するステータス情報を格納すれば簡単に行なえます。MC68030が"無効"ディスクリプタ

を見つけても、DTフィールド以外のディスクリプタのどのフィールドの解釈(または変更)も行なわないため、オペレーティング・システムは残りのビットにシステム定義情報を格納することができます。格納される一般的な情報としては、"無効" エンコーディングの理由(テーブルがページアウトされた、領域が割り付けられていないなど)や非常駐テーブルのディスク・アドレスなどがあります。

図9-24に1つのページ・テーブル(テーブルn)だけがメモリにあり、他のページ・テーブルはどれもメモリに存在しないアドレス変換テーブルを示します。

9. 5. 3. 5 テーブルのダイナミック・アロケーション

ページ化テーブルの場合と同様に、アクティブなタスクに対して完全な変換ツリーは不要です。変換ツリーは、特定のエリアに対するアクセス要求に基づいて、オペレーティング・システムがダイナミックに割り付けることができます。

デマンド・ページングの場合と同様に、長期間にわたってタスクが使用するメモリ・エリアを予測するのは、不可能ではないとしても非常に困難です。そのため、オペレーティング・システムはタスクの要求を予測しようとしないで、それまでに使用されていないエリアまたはすでにメモリに存在しないエリアへのアクセス"要求"があるまでは、そのタスクに対し何も行動を起こしません。このようにすれば、タスクに対する変換ツリーを効果的に生成することができます。

たとえば、変換ツリーをもたない未実行のタスクを実行するシステムを準備しているオペレーティング・システムを考えてみましょう。このオペレーティング・システムは、タスクがどのようなメモリ使用要求を行なうのかを推測するのではなく、そのタスクのプログラム・カウンタの初期値に対応する1ページをマップするタスク用変換ツリーを生成し、おそらくそのタスクの初期スタック・ポインタに対応する1ページも生成するはずです。この変換ツリーの他のすべてのブランチは、タスクがこれらのブランチによってマップされているエリアへのアクセスを要求するまでは割り付けられません。この方法によりオペレーティング・システムは、各タスクに対し最小の変換ツリーを構築することによって物理メモリの使用を控え、オペレーティング・システムのオーバヘッドを最小限に抑えることができます。

9. 5. 4 テーブル・サーチ操作の詳細

本章で説明するテーブル・サーチ操作の詳細を、図9-25から図9-29に示します。

9.5.5 保護

M68000ファミリのプロセッサはファンクション・コード信号によりサイクル単位で動作するコンテクストを表示します。これらの信号はユーザ・プログラム空間、ユーザ・データ空間、スーパバイザ・プログラム空間、およびスーパバイザ・データ空間へのアクセスを識別します。変換制御(TC)レジスタのファンクション・コード・ルックアップ(FCL)ビットをセットすることにより、ファンクション・コード信号を保護メカニズムに使用することができます。

MC68030 MMUは使用するスーパバイザ空間およびユーザ空間に対して別々の変換ツリーを用意することができます。TC レジスタのスーパバイザ・ルート・ポインタ・イネーブル・ビット(SRE)がセットされているときは、スーパバイザ・ルート・ポインタがスーパバイザ空間用変換ツリーに対するルート・ポインタ・レジスタとして使用されます。

変換テーブル・ツリーにはマッピングおよび保護情報の両方が含まれています。各テーブルおよびページ・ディスクリプタには、どのレベルでもセットして書込み保護を行なうことが可能な書込み保護(WP)ビットがあります。各ロング・フォーマット・テーブルおよびページ・ディスクリプタにも、スーパバイザ専用(S)ビットがあり、スーパバイザ特権レベルで動作しているプログラムへの




図9-25 MMU テーブル・サーチ操作の詳細フローチャート




図9-26 テーブル・サーチ初期化フローチャート




図9-27 ATCエントリ作成フローチャート

アクセスを制限することができます。

保護メカニズムは次の保護を行なうために、個別にあるいは任意の組合せによって使用することができます。

- ●ユーザ・プログラムからのスーパバイザ・プログラムおよびデータ空間へのアクセス
- ●他のユーザ・プログラムまたはスーパバイザ・プログラムからのユーザ・プログラムおよびデー 夕空間へのアクセス(MOVES命令によるアクセスを除く)
- ●スーパバイザおよびユーザ・プログラム空間へのライト・アクセス(MOVES命令を使用したスーパバイザによるアクセスを除く)




図9-28 リミット・チェック手順のフローチャート

●単一または複数のメモリ・ページへのライト・アクセス

9. 5. 5. 1 ファンクション・コードのルックアップ

許可されないアクセスからスーパバイザおよびユーザ空間を保護する1つの方法は、TC レジスタの FCL ビットをセットすることです。これにより、論理アドレス空間を図9-30に示すように、効果的にスーパバイザ・プログラム空間、スーパバイザ・データ空間、ユーザ・プログラム空間、およびユーザ・データ空間にセグメント化します。各タスクは、ユーザ空間の論理アドレスに対する固有のマッピングを備えたアドレス変換ツリーをもっています。スーパバイザ空間をマッピングするための変換テーブルは、各タスクの変換ツリーにコピーすることができます。。図9-31にファンクション・コードのルックアップを用いた変換ツリーを示し、図9-32に共通のスーパバイザ空間を共有する2つのタスクに対する変換ツリーを示します。

9. 5. 5. 2 スーパバイザ変換ツリー

第2の保護メカニズムはスーパバイザ変換ツリーを使用します。スーパバイザ変換ツリーは、ユーザ・プログラムによるアクセスからスーパバイザ・プログラムおよびデータを保護し、そしてスーパバイザ・プログラムによるアクセスからユーザ・プログラムおよびデータを保護します。アクセスは「アドレス空間の転送(MOVES)」命令でメモリのどの領域にでもアクセスできるスーパバイザ・プログラムに許可されます。

TCレジスタのSREビットがセットされていると、スーパバイザ・レベルのすべてのアクセスに対して、SRPで指し示される変換ツリーを選択します。この変換ツリーは全タスクに共通にすることができます。この手法は、変換ツリーにファンクション・コード・レベルを追加することなく、論理アドレス空間をユーザおよびスーパバイザ領域にセグメント化します。




図9-29 ディスクリプタ・フェッチ操作の詳細フローチャート




図9-30 ファンクション・コード・ルックアップを使用した論理アドレス・マップ

9. 5. 5. 3 スーパバイザ専用

第3のメカニズムは、論理アドレス空間をスーパバイザおよびユーザ・アドレス空間にセグメント化することなく、スーパバイザ・プログラムおよびデータを保護します。ロング・フォーマットのテーブル・ディスクリプタおよびページ・ディスクリプタには、ユーザ・プログラムによるアクセスからメモリの領域を保護するためのSビットが含まれています。ユーザ・アクセスに対するテーブル・サーチで、いずれかのテーブルまたはページ・ディスクリプタのSビットがセットされているのが見つかると、テーブル・サーチを終了して、論理アドレスに対応するATCディスクリプタとBビットをセットして生成します。それ以降ユーザ・アクセスの再試行を行なうと、バス・エラー例外になります。Sビットを使用すれば、ユーザ・プログラムのアクセスから変換ツリーのブランチで定義されたメモリ全域、あるいは単一または複数のページを保護することができます。

9. 5. 5. 4 書込み保護

MC68030はプログラムおよびデータに対してセグメント化されたアドレス空間に個々に書込み保護を与えます。テーブルおよびページ・ディスクリプタはすべて、任意の種類のライト・アクセスからメモリの領域を保護するためのWPビットをもっています。テーブル・サーチで、どれかのテーブルまたはページ・ディスクリプタのWPビットがセットされているのが見つかると、テーブル・サーチを終了し、その論理アドレスに対応するATCディスクリプタをWPビットをセットして生成します。それ以降ライト・アクセスの再試行を行なうと、バス・エラー例外になります。WPビットを使用すれば、ライト・アクセスから変換ツリーのブランチで定義されたメモリ全域、あるいは単一または複数のページを保護することができます。図9-33に、保護を行なうためのスーパバイザ専用および書込み保護ビットを使用するために編成した論理アドレス空間のメモリ・マップを示します。また、図9-34にこの手法のための変換例を示します。

9.6 MC68030 および MC68851 の MMU の相違点

MC68851ページ式メモリ管理ユニットは、MC68020にコプロセッサとしてメモリ管理機能を提




図9-31 ファンクション・コード・ルックアップを用いた変換ツリーの例

供します。MC68030 のオンチップ MMU は、MC68020/MC68851 ペアのもつ多くの特長を備えていますが、MC68851 の次の機能は、MC68030MMU では使用できません。

- ●アクセス・レベル
- ブレークポイント・レジスタ
- ルート・ポインタ・テーブル
- ●タスクの別名付け
- ATCでのロック可能エントリ
- グローバル共有として定義する ATC エントリ また、次の MC68030 の特長は MC68020 / MC68851 ペアとは異なります。
- 22 エントリの ATC
- ●命令セットの削減
- MMU 命令では制御可変アドレッシング・モードのみサポート
- 一般に、MC68030 はMC68020/MC68851 の組合せとプログラムに互換性があります。しかし、




図9-32 2タスクに対する変換ツリー構造の例



スーパバイザおよびユーザ空間

図9-33 共有スーパバイザおよびユーザ・アドレス空間をもつ論理アドレス・マップの例

MC68030のプログラムでは、次の命令はF系列の未実装命令に対する例外ルーチンでは使用しないか、あるいはエミュレートしなければなりません。

PVALID、PFLUSHR、PFLUSHS、PBcc、PDBcc、PScc、PTRAPcc、PSAVE、PRESTORE、およびサポートされないレジスタ(CAL、VAL、SCC、BAD、BACx、DRP、およびAC)に対するPMOVE。さらに、MC68851ではサポートされていてもMC68030ではエミュレートされない実効アドレッシング・モードはシミュレートするか使用しないようにします。

9. 7 レジスタ

ここで述べる MMU のレジスタは、MC68030 に対するスーパバイザ・プログラミング・モデルの一部です。

MC68030のアドレス変換に対する制御およびステータス情報を与える6つのレジスタは、CPU ルート・ポインタ・レジスタ(CRP)、スーパバイザ・ルート・ポインタ・レジスタ(SRP)、変換制御レジスタ(TC)、2つの独立したトランスペアレント変換制御レジスタ(TT0およびTT1)、および MMU ステータス・レジスタ(MMUSR)です。これらのレジスタは、スーパバイザ・レベルで実行するプログラムから直接アクセス可能です。

9.7.1 ルート・ポインタ・レジスタ

スーパバイザ・ルート・ポインタ(SRP)は、スーパバイザ・アクセスにのみ使用し、ソフトウェアでイネーブルまたはディセーブルされます。CPUルート・ポインタ(CRP)はユーザ空間(SRPがイネーブル)、またはユーザおよびスーパバイザ空間の両方(SRPがディセーブル)に対する現在の変換テーブルに対応しています。CRPには64ビット・レジスタで、現在のタスクに対する変換テーブル・ツリーのルートのアドレスおよび関連ステータス情報が含まれています。新しいタスクの実行を開始すると、オペレーティング・システムは、通常CRPに新しいルート・ポインタ・ディスクリプタを書き込みます。新しい変換テーブル・アドレスは、アドレス変換キャッシュ(ATC)の内容がすでに有効ではないことを意味します。したがって、CRPをロードする命令はオプションでATCをフラッシュすることができます。

SRPは64ビット・レジスタであり、オプションでスーパバイザ領域にアクセスするための変換テー




図9-34 SおよびWPビットを使用して保護を設定する変換ツリーの例

ブルのルートのアドレスおよび関連ステータス情報を保持しています。SRP はスーパバイザ特権レベルで動作しているときに、変換制御レジスタ(TC)のスーパバイザ・ルート・ポインタ・イネーブル・ビット(SRE)がセットされた場合にのみ使用されます。SRPをロードする命令は、オプションでATCをフラッシュできます。CRPおよびSRPのフォーマットは図9-35に示すとおりです。次のフィールドが定義されています。

上限/下限(L/U)

このビットがセットされたときは、リミット・フィールド値を、変換テーブル・インデックス の符号なし下限値として使用するよう指定します。このビットがクリアされているときには、リ ミット・フィールドは変換テーブル・インデックスの符号なし上限値です。

リミット

テーブル・サーチの次のレベルで使用するインデックスに対する最大値および最小値を指定します(ファンクション・コード・レベルは制限されない)。制限機能を禁止するには、L/Uビット




図 9-35 ルート・ポインタ・レジスタ(CRP, SRP)のフォーマット

をクリアし、リミット・フィールドを1にセットする(両方のフィールドを含むワードが\$7FFF)か、またはL/Uビットをセットして、リミット・フィールドをクリアします("\$8000"を設定)。ディスクリプタ・タイプ(DT)

ルート・ポインタまたはルート・ポインタで識別される変換テーブルの第1レベルに含まれるディスクリプタのタイプを指定します。値の意味は次のとおりです。

\$ 0 INVALID(無効)

ルート・ポインタ・レベルではこの値は使用できません。ルート・ポインタ・レジスタに無 効ルート・ポインタ・ディスクリプタをロードすると、MMU コンフィギュレーション例外が発 生します。

\$1 ページ・ディスクリプタ

このルート・ポインタの変換テーブルは存在しません。MC68030は、現在のページ内のこのルート・ポインタを使用して、入力した論理アドレスにテーブル・アドレス・フィールドの値を加算(符号なし)して、アクセスに対するATCエントリ(ページ・ディスクリプタ)を内部で計算します。結果的に、一定のオフセット(テーブル・アドレス)をもつ直接マッピングを行ないます。この場合、プロセッサはTCレジスタのFCLビットの状態に関係なくリミット・チェック



図9-36 変換制御レジスタ(TC)のフォーマット

を実行します。

\$2 VALID(有効)4バイト

変換ツリーのルートにある変換テーブルには、ショート・フォーマットのディスクリプタがあります。MC68030は次のディスクリプタをアクセスするために、このレベルのテーブル・サーチに対してテーブル・インデックスを4バイトでスケールしなければなりません。

\$3 VALID(有効)8バイト

変換ツリーのルートにある変換テーブルには、ロング・フォーマットのディスクリプタがあります。MC68030 は次のディスクリプタをアクセスするために、このレベルのテーブル・サーチに対してテーブル・インデックスを8バイトでスケールしなければなりません。

テーブル・アドレス

ルート・ポインタ・レベルにある変換テーブルの物理ベース・アドレス(ビット 4-31)が含まれています。DT フィールドに \$1があるときは、テーブル・アドレス・フィールドの値をオフセットとして使用して、ページ・ディスクリプタの物理アドレスを計算します。テーブル・アドレス・フィールドにはゼロが含まれている場合もあります(ゼロ・オフセットのとき)。

未使用

ルート・ポインタのビット 0-3 は使用されておらず、書込みを行なうと無視されます。他のすべての未使用ビットは常にゼロでなければなりません。

9. 7. 2 変換制御レジスタ

変換制御レジスタ(TC)は32ビット・レジスタで、アドレス変換のための制御フィールドがあります。このレジスタの未実装フィールドはすべてゼロで読み出されます。また、常にゼロで書込みを行なわなければなりません。

このレジスタに書き込むことにより、オプションで全体のATCをフラッシュさせることができます。Eビット(ビット31)をセット(変換イネーブル)して書込みを行なうと、次のようにPS、IS、およびTIxの値について一貫性チェックが行なわれます。TIxフィールドは、ゼロ・フィールドに達するまで加えられ、この和がPS およびIS に加算されます。合計は32 でなければなりません。そうでない場合は、MMUコンフィギュレーション例外(「9.7.5.3 MMUコンフィギュレーション例外」参照)が発生します。MMUコンフィギュレーション例外が発生すると、そのデータでTC レジスタが更新され、Eビットがクリアされます。変換制御レジスタを図9-36 に示します。

これらのフィールドを説明します。

イネーブル(E)

このビットはアドレス変換を次のとおりイネーブルおよびディセーブルします。

0-変換をディセーブル

1-変換をイネーブル

このビットはリセットによりクリアされます。変換がディセーブルされていると、論理アドレスを物理アドレスとして使用します。Eビットの状態に関係なく、MMU命令(PTEST、PLOAD、PMOVE、PFLUSH)を正常に使用できます。また、Eビットがセットされていても、Eビットがセットされた値でTCレジスタを更新することができます。Eビットの状態はトランスペアレント変換レジスタの使用には影響を与えません。

スーパバイザ・ルート・ポインタ・イネーブル(SRE)

このビットはスーパバイザ・ルート・ポインタ・レジスタ(SRP)の使用を制御します。

0-SRPをディセーブル

1-SRPをイネーブル

SRPがディセーブルされたときは、ユーザおよびスーパバイザ・アクセスは、CRPで定義され

る変換テーブルを使用します。SRPがイネーブルされると、ユーザ・アクセスはCRPを使用し、スーパバイザ領域アクセスはSRPを使用します。

ファンクション・コード・ルックアップ(FCL)

このビットは次のとおり、アドレス変換テーブルをサーチするためのファンクション・コード・ルックアップの使用をイネーブルします。

0-ファンクション・コード・ルックアップ・ディセーブル

1-ファンクション・コード・ルックアップ・イネーブル

ファンクション・コード・ルックアップがディセーブルされると、変換テーブル構造内の第1レベルのポインタ・テーブルが、TIAで定義される論理アドレス・フィールドによってインデックスが付けられます。ファンクション・コード・ルックアップがイネーブルされると、変換テーブル構造の第1テーブルがファンクション・コードによってインデックスが付けられます。この場合、CRPまたはSRPのリミット・フィールドは無視されます。

ページ・サイズ(PS)

この4ビット・フィールドでシステム・ページのサイズを指定します。

1000 - 256バイト

1001 - 512バイト

1010 - 1Kバイト

1011 - 2Kバイト

1100 - 4Kバイト

1101 - 8Kバイト

1110 - 16Kバイト

1111 - 32Kバイト

これ以外のすべてのビットの組合せは、将来の使用のためにモトローラにより予約されています。TC レジスタのこのフィールドに、上記以外の値をロードしようとすると、MMU コンフィギュレーション例外が発生します。

イニシャル・シフト(IS)

この4ビット・フィールドは、テーブル・サーチ中に無視される論理アドレスの上位ビットを保持します。このフィールドには整数0-15が許され、論理アドレスの実効サイズをそれぞれ32-17ビットに設定します。アドレスの32ビットすべてが、アドレス変換中に比較されるため、イニシャル・シフトによって無視されるビットがランダム値をもつことはありません。後続のアドレス変換がATCの対応するエントリと一致するようにこれらの値を指定し、また変換テーブル値と一貫性がなければなりません。

テーブル・インデックス(TIA、TIB、TIC、およびTID)

これらの4ビット・フィールドは、変換テーブルで可能な4つのレベルに対するインデックスとして使用する論理アドレスのビット数を指定します(ファンクション・コードでインデックスが付けられたオプション・レベルは含まない)。最高レベルのテーブルに対するインデックスは(ファンクション・コードを使用するときには、それに続いて)TIAで指定され、そして最下位レベルはTIDで指定されます。このフィールドには整数0-15が含まれています。テーブル・サーチ中にTIxフィールド内に"0"を見つけると、ディスクリプタが間接ディスクリプタでなければサーチを終了します。

9. 7. 3 トランスペアレント変換レジスタ

トランスペアレント変換レジスタ(TTOおよびTT1)は32ビット・レジスタで、トランスペアレントに変換される論理アドレス空間のブロックを定義します。トランスペアレントに変換されるブロ

ックの論理アドレスは、修正および保護チェックを行なわず、そのまま物理アドレスとして使用されます。いずれかのTTxレジスタで定義できる最小ブロック・サイズは16Mバイトの論理アドレス空間です。2つのTTxレジスタは、オーバラップするブロックを指定できます。TTxレジスタはTCレジスタのEビットおよび $\overline{\text{MMUDIS}}$ 信号の状態に関係なく動作します。トランスペアレント変換レジスタを図9-37に示します。

トランスペアレント変換レジスタのフィールドは、次のとおりです。

イネーブル(E)

このビットはこのレジスタで定義するトランスペアレント変換ブロックをイネーブルします。

0-トランスペアレント変換をディセーブル

1-トランスペアレント変換をイネーブル

リセットでこのビットはクリアされます。

キャッシュ禁止(CI)

このビットはトランスペアレント・ブロックのキャッシングを禁止します。

0-キャッシングをイネーブル

1-キャッシングをディセーブル

このビットをセットすると、マッチング・アドレスの内容は内部命令キャッシュまたはデータ・キャッシュに記憶されません。また、このビットがセットされていて、かつマッチング・アドレスがアクセスされると、キャッシュ・インヒビット・アウト信号(CIOUT)がアサートされ、外部キャッシュに対してこれらのアクセスに対するキャッシングを禁止するよう通知します。

リード/ライト(R/W)

このビットはトランスペアレントに変換されるアクセスのタイプを定義します(マッチング・アドレスに対して)。

0-ライト・アクセスをトランスペアレント

1-リード・アクセスをトランスペアレント

リード/ライト・マスク(RWM)

このビットはR/Wフィールドをマスクします。

0-R/Wフィールドを使用

1-R/Wフィールドを無視

31							24	23			16		
論理アドレス・ベース								論理アドレス・マスク					
E	0	0	0	0	CI	R/W	RWM	0	FCベース	0	FCマスク		
15							8	7			n		

論理アドレス・ベース――トランスペアレント・ブロックを定義する A31-A24 の値 論理アドレス・マスク――無視されるビット A31-A24

FC ベース ——トランスペアレント・プロックのファンクション・コード値 FC マスク ——無視されるファンクション・コード・ビット

図9-37 トランスペアレント変換レジスタ(TTOおよびTT1)のフォーマット

RWMを1にセットすると、マッチング・アドレスのリードおよびライトの両アクセスがトランスペアレントに変換されます。マッチング・アドレスによるリード・モディファイ・ライト・サイクルのトランスペアレント変換の場合は、RWMを1にセットしなければなりません。RWMビットがゼロの場合、どのリード・モディファイ・ライト・サイクルのリードもライトも、TTxレジスタでトランスペアレントに変換されません。

ファンクション・コード・ベース(FC BASE)

この3ビット・フィールドは、このレジスタでトランスペアレントに変換するアクセスのベース・ファンクション・コードを定義します。FC BASEフィールドに一致するファンクション・コードをもつアドレスは、トランスペアレントに変換されます。

ファンクション・コード・マスク(FC MASK)

この3ビットコードにはFC BASEに対するマスクがあります。このフィールドにビットをセットすると、FC BASEフィールドの対応するビットが無視されます。

論理アドレス・ベース

この8ビット・フィールドは、アドレス・ビット A24-A31 と比較されます。この比較で一致するアドレス(および適当なアドレス)は、トランスペアレントに変換されます。

論理アドレス・マスク

この8 ビット・フィールドには、論理アドレス・ベース・フィールドに対するマスクが含まれています。このフィールドの1 ビットをセットすると、論理アドレス・ベース・フィールドの対応するビットが無視されます。16M バイト以上のメモリ・ブロックは、論理アドレス・マスク・ビットのいくつかを1にセットすることにより、トランスペアレントに変換されます。通常このフィールドの下位ビットをセットして、16M バイトを超える連続ブロックを定義します。

9. 7. 4 MMU ステータス・レジスタ

MMUステータス・レジスタ (MMUSR) は 16 ビット・レジスタで、PTEST 命令の実行により返されたステータス情報を保持します。PTEST 命令は、ATC(レベル0のPTEST)または変換テーブル (レベル1-7のPTEST)のいずれかをサーチして、指定された論理アドレスの変換に関するステータス情報を決定します。MMUSR を図9-38に示します。

MMUSRのビットは表9-3に示すように、2種類のPTEST命令に対して異なる意味をもちます。

9.7.5 レジスタ・プログラミングの考慮事項

リセット操作が行なわれ、アドレス変換キャッシュ(ATC)のエントリが有効でなくなった場合、ソフトウェアで明示的にフラッシュ(無効にする)操作を指定しなければなりません。RESETをアサー



図9-38 MMUステータス・レジスタ(MMUSR)のフォーマット

表9-3 MMUSRの各ビットの定義

MMUSRビット	PTEST, レベルO	PTEST, レベル1~7
バス・エラー(B)	このビットは指定された論理アドレスに 対応する ATC エントリで、バス・エ ラー・ビットがセットされている場合に セットされる。	このビットはPTEST命令のテーブル・サーチ中にバス・エ ラーが発生した場合にセットされる。
リミット(L)	このビットはクリアされる。	このビットはテーブル・サーチ中にインデックスがリミットを超えた場合にセットされる。
スーパバイザ違反(S)	このビットはクリアされる。	このビットは、サーチ中に出会ったロング(S)フォーマット・テーブル・ディスクリプタまたはロング・フォーマット・ページ・ディスクリプタのSビットがセットされており、かつ PTEST 命令で指定されたファンクション・コードのFC2ビットが1と等しくない場合にセットされる。Iビットがセットされている場合、Sビットは未定義。
ライト・プロテクト(W)	このビットはATCエントリのWPビットがセットされている場合にセットされる。Iビットがセットされている場合は未定義。	このビットはテーブル・サーチ中に出会ったディスクリプ タまたはページ・ディスクリプタのWPビットがセットさ れている場合にセットされる。Iビットがセットされてい る場合、Wビットは未定義。
無効(I)	このビットは無効な変換を示す。Iビットは、指定された論理アドレスに対する 変換がATCにない場合、または対応するATCエントリのBビットがセットされている場合にセットされる。	このビットは無効な変換を示す。I ビットはサーチ中に出会ったテーブルまたはページ・ディスクリプタのDT フィールドが無効になっている場合、またはテーブル・サーチ中に MMUSR の B または L ビットがセットされている場合にセットされる。
修正(M)	このビットは指定されたアドレスに対応 するATCエントリの修正ビットがセッ トされている場合にセットされる。Iビ ットがセットされている場合は未定義。	このビットは指定されたアドレスのページ・ディスクリプタの修正ビットがセットされている場合にセットされる。 Iビットがセットされている場合は未定義。
透過(T)	このビットは透過変換レジスタ(TTOまたはTT1)のいずれか(または両方)で一致があった場合にセットされる。Iビットがセットされている場合は未定義。	このビットはゼロにセットされる。
レベル数(N)	この3ビット・フィールドはゼロにクリ アされる。	この3ビット・フィールドにはサーチ中にアクセスされる 実際のテーブル番号が入っている。

トすると、TCおよびTTx レジスタのEビットがクリアされ変換がディセーブルされますが、ATC はフラッシュされません。ATCのフラッシュは、新しい値をSRP、CRP、TTO、TT1、またはTC レジスタにロードするPMOVE命令のFDビットの制御のもとでオプションとして行なわれます。

MMUのプログラマは、レジスタをロードすればどのような影響があるか、知っていなければなりません。以下の項では、これらの影響について述べます。MMUSR値は、バス・エラー・ハンドラの適当なルーチンに分岐するためのケース・ストラクチャの使用に適しています。

別の項でこの手法を実現するフローチャートの例を示します。また、9.7.5.3項では、MMU例外を引き起こす条件を説明します。

9. 7. 5. 1 レジスタの二次的効果

PMOVE 命令を使用して任意のMMU レジスタ(CRP、SRP、TC、MMUSR、TT0、およびTT1)をロードまたは読み出します。ルート・ポインタ、変換制御レジスタ、またはトランスペアレント・レジスタに新しい値をロードすると、アドレス変換の一部または全部が変化しますので、これらの

レジスタに書込みを行なうときには、ATCの内容をフラッシュしたほうがよいでしょう。CRP、SRP、TC、TT0、およびTT1に書込みを行なうPMOVE命令のオペコードには、これらの命令を実行するときにオプションでATCをフラッシュするフラッシュ・ディセーブル(FD)ビットが含まれています。FDビットが1の場合、命令を実行したときにATCはフラッシュされません。FDビットが0の場合、PMOVE命令の実行中にATCがフラッシュされます。

9. 7. 5. 2 MMUステータス・レジスタのデコーディング

MMUステータス・レジスタ (MMUSR)の7つのステータス・ビットは、それに対してオペレーティング・システムが応答する条件を示します。一般的なバス・エラー・ハンドラ・ルーチンでは、図 9-39 および図9-40 に示すフローを使用して、MMUフォールト (故障)の原因を確認します。 PTEST 命令が MMUSR のビットを適宜セットすると、プログラムはその条件に対する適当なコード・セグメントに分岐することができます。 図9-39 に ATC (レベル0) に対する PTEST 命令のためのフローを示し、図9-40 にアドレス変換ツリー(レベル1-7) にアクセスする PTEST 命令のフローを示します。

9. 7. 5. 3 MMUコンフィギュレーション例外

MC68030の例外ベクタ・テーブルは、MMU コンフィギュレーション・エラー例外にベクタを割り当てます。コンフィギュレーション例外は、TC、SRP、またはCRP レジスタに無効データをロードしたときに発生します。

EビットをセットしてTC レジスタにある値をロードすると、MMU はすべての4ビット・フィールドにある値の一貫性チェックを実行します。最初の0に出会うまでTIxフィールドの値が加算されます。PS およびISフィールドの値は、TIxフィールドの合計に加算されます。この合計が32でなければ、PMOVE命令がMMU コンフィギュレーション例外を発生します。この命令は、予約されている値(\$0-\$7)がTC レジスタのPSフィールドに入れられたときにも、コンフィギュレーション例外を発生します。

CRPまたはSRPをロードするPMOVE命令は、DTフィールドの値がゼロ(無効)の場合も、MMU コンフィギュレーション例外を発生します。この場合、例外が発生する前に、レジスタに新しい値 がロードされます。

9.8 MMU 命令

MC68030の命令セットには、MMU操作を実行する4つの特権命令が含まれています。これらの命令の詳細については、「第3章 命令セット」を参照してください。

PMOVE命令は、CPUレジスタまたはメモリと6つのMMUレジスタの任意の1つとの間でデータ 転送を行ないます。オペレーティング・システムはPMOVE命令を使用し、これらのレジスタを操作したり内容を読み出すことにより、MMU操作の制御と監視を行ないます。オプションにより、PMOVE命令はTC、SRP、CRP、TTO、またはTT1レジスタに何らかの値をロードしたときにATC をフラッシュします。

PFLUSH 命令は ATC の中のアドレス変換ディスクリプタをフラッシュ(無効にする)します。 PFLUSH 命令の 1 バージョンである PFLUSHA は、すべてエントリをフラッシュします。 PFLUSH 命令は指定されたファンクション・コードをもつすべてのエントリ、または指定されたファンクション・コードおよび論理アドレスをもつエントリをフラッシュします。

PLOAD命令は指定されたファンクション・コードおよび論理アドレスに対応するテーブル・サーチを実行し、そのアドレスの変換情報をATCにロードします。オペレーティング・システムはこの




図9-39 PTEST Level 0によるMMUステータスの取得

命令を使用してATCを初期化し、プログラム実行中のテーブル・サーチを最小にすることができます。指定されたアドレスを変換するATCにある既存のエントリは、フラッシュされます。リードまたはライト属性のいずれかに対して、プリロードを実行することができます。ライト属性を選択した場合(PLOADW)、MC68030はテーブル・サーチを実行し、変換テーブルにあるすべてのヒストリ情報(使用および修正ビット)を、あたかもそのアドレスに対するライト操作が行なわれたかのように、アップデートすることができます。同様に、リード属性を選択した場合(PLOADR)、あたかもリード操作が行なわれたかのように、変換テーブルのヒストリ情報をアップデートします。PLOAD命令は MMUSR を変更しません。

PTEST 命令はATCをサーチするか、指定されたファンクション・コードおよび論理アドレスのテーブル・サーチを実行し、MMUSRの適当なビットをセットして、サーチ中に出会った状態を示します。最後にフェッチしたディスクリプタの物理アドレスを、アドレス・レジスタに返すことができます。オペレーティング・システムの例外ルーチンは、この命令を使用してMMUフォールトを識別することができます。PTEST 命令はATCを変更しません。

この命令は主にバス・エラー処理ルーチンで使用します。たとえば、バス・エラーが発生した場合、ハンドラは次の命令を実行することができます。

PTESTW # 1,([A7,offset]), # 7,A0

この命令は、MC68030 にユーザ・データ空間 (#1)のアドレスに対する変換テーブルをサーチし、保護情報をチェックすることを要求します。この論理アドレスは例外スタック・フレーム([A7、offset])から得られます。 MC68030 はテーブルの最下部 (#7—6 レベルを超えることはありません)までサーチし、最後に使用されたテーブル・エントリの物理アドレスをレジスタ A0 に返すよう




図9-40 PTEST Level 7によるMMUステータスの取得

指示されます。この命令を実行した後、ハンドラは MMUSR を調べてフォールトの原因を見つけ、 A0 を使用して最後のディスクリプタにアクセスすることができます。 なお、PTESTR および PTESTW 命令は、TTx レジスタが論理アドレスに一致するか、そのレジスタのR/W ビットがマスクされていなければ、PTESTO を除いて同じ結果になります。

MMU 命令は対応する MC68851 の命令と同じオペコードとコプロセッサid を使用します。 MC68030 がサポートしない CP-ID = 0 をもつすべての Fライン命令 (MC68851 の命令を含む) は、スーパバイザ・モードで実行しようとすると、Fライン未実装命令例外を発生します。 CPID = 0 の未実装 Fライン命令をユーザ・モードで実行しようとすると、MC68030 は特権違反例外を発生します。 ゼロ以外のコプロセッサid をもつ Fライン命令は、コプロセッサ命令と同じように MC68030で実行されます。

9.9 オペレーティング・システムでのページ・テーブルの定義と使用法

オペレーティング・システムで MMU をどのように使用するかを決めるには、多くの要素を考慮しなければなりません。MC68030 はさまざまなシステム・インプリメンテーションに対してオペレーティング・システムを最適化できるようにするために必要な柔軟性を備えています。次項で説明するオペレーティング・システム例は、オペレーティング・システムの設計への1つのアプローチであり、多くのトレード・オフについて検討しています。

9.9.1 ルート・ポインタ・レジスタ

オペレーティング・システムは、CPUルート・ポインタ(CRP)レジスタだけ、あるいはCRPレジスタとスーパバイザ・ルート・ポインタ(SRP)レジスタの両方を使用して、最上位アドレス変換テーブルを指すことができます。この選択は、システムのメモリ・レイアウトの複雑さによります。CRPだけを使用するときには、CRPはすべてのスーパバイザおよびユーザ・リファレンスをマップする変換テーブルを指し示す必要があります。しかしながら、CRPレジスタしか使用しないときでも、スーパバイザ・テーブルとユーザ変換テーブルを分離することができます。最上位レベルの変換テーブルへのインデックスがファンクション・コード値のとき(TCレジスタのFCLがセット)には、スーパバイザおよびユーザ・テーブルはすべての下位レベルで分離されます。アドレス・テーブルを適切に正しく構成することにより、どちらの方法も同じ機能性を実現できますが、それぞれに利点があります。

変換テーブルがCRPおよびファンクション・コード・ルックアップを使用するときには、スーパバイザおよびユーザ・アクセスは分離され、各タスクは別々のスーパバイザおよびユーザ・マッピングをもつことができます。

また、各タスクのスーパバイザ空間に対応するファンクション・コード・テーブルのエントリは、 すべて同じテーブルを指し示すことができ、すべてのスーパバイザ参照に対して共通のマッピング を与えます。

スーパバイザ・アドレス空間のマッピングがすべてのタスクで同じとき、CRPとともにSRPを使用することにより、マッピングを定義するためのより簡単で効率のよい方法を提供することができます。この手法はファンクション・コードの使用を抑止し(プログラムおよびデータ空間が明白なマッピングを要求しないかぎり)、変換テーブルのルート・ポインタ・レベルでのスーパバイザおよびユーザ・アクセスを分離します。単一の変換テーブルは、各タスクに対する変換テーブルに多数のスーパバイザ・ポインタをもつことなく、すべてのスーパバイザ・アクセスをマップするため、テーブル・サーチのためのバス動作が低減されます。

9.9.2 タスク・メモリ・マップの定義

MC68030は、スーパバイザがユーザ・アドレス空間をアクセスするための手段をいくつか提供します。スーパバイザは、仮想空間がどのように分割されているかに関係なく、MOVES(空間の転送)命令を使用して、どのユーザ・アドレスにでもアクセスすることができます。システムによっては、各タスクに対して完全な4ギガバイトの仮想記憶マップを備えているものもあります。実際、仮想マシン環境で他のオペレーティング・システムを動作させるオペレーティング・システムは、従属オペレーティング・システムの完全なアドレッシング範囲を正確にエミュレートする完全なマップを備えなければなりません。

MC68030の大きなアドレス空間を用いて、個々のユーザ・タスクあるいはすべてのユーザ・タスクがオペレーティング・システムとアドレス空間を共有することができます。この機能を実行する1つの方法は、次項のオペレーティング・システム例にインプリメントされています。アドレス空間を共有すると、オペレーティング・システムでユーザ・データに直接アクセスすることができます。このマッピング方式のもう1つの利点は、タスクが容易にコードを共有できることです。ファイルI/Oハンドラなどの共通ルーチンおよび算術変換パッケージをリエントラント形式で書き、システムのすべてのユーザ・タスクからのアクセスを読出し専用アクセスに制限することができます。

共用仮想アドレス空間システムの最も簡単な例は、各ユーザおよびスーパバイザ・プロセスに、1つの4ギガバイトの仮想アドレス空間内で、固有の仮想アドレス範囲が与えられているシステムです。言い換えれば、このシステムは1つのリニア仮想アドレス空間だけをもち、すべてのプロセスは

空間内のどこかで動作します。全体のシステムに対して変換テーブル・ツリーが1つだけ必要ですが、各タスクは必要に応じて個々のテーブルをもつことができます。共通ツリー・アプローチにより、オペレーティング・システムはルート・ポインタを修正することなく、どのタスクのどのアイテムでもアクセスできます。そうでない場合は、現在アクティブになっているタスクだけがすぐにアクセス可能で、通常はこれで十分です。タスクを切り換えるには、オペレーティング・システムは、ファンクション・コードでインデックスが付けられた最上位レベルの変換テーブルにあるユーザ・プログラムおよびユーザ・データ・ポインタだけをアップデートしさえすればよいのです。この方式はテーブル管理が容易であり、アイテムにシステムのすべてのタスクに対する同じ仮想空間を与えることにより、たやすく共通アイテムを共有することができる利点があります。この方式はメモリ管理機構に、それ以上の複雑さを求めないリアルタイム・システムに最適です。

オペレーティング・システムをさらに複雑にし、ユーザおよびスーパバイザ仮想メモリ・マップを共有するために、次の論理ステップは、スーパバイザ・アドレスを分離したままにするが、各ユーザ・タスクに残りの仮想空間をおのおのに割り当てることができます。たとえば、各ユーザ・タスクは0から512メガバイトの仮想記憶空間をもつことができ、オペレーティング・システムのプログラムおよびデータは512メガバイトから最大4ギガバイトのサイズの残りの空間を占有するようなことがあるわけです。各ユーザ・タスクは独自の変換テーブル群をもっています。スーパバイザ・ルート・ポインタは、ユーザ・テーブルがスーパバイザ空間もマップするか否かにより、使用する場合もあり使用しないこともあります。

前述の方法のように、ユーザはオペレーティング・システムが許可するか、共通ルーチンを共有 しようとしないかぎり、オペレーティング・システム部分にアクセスすることはできません。この 方式の利点は、各ユーザ・タスクに対してより大きな仮想アドレス空間を提供し、そして仮想メモ リの断片化の問題を回避することにあります。この方式の欠点は、若干複雑なテーブル管理を必要 とし、またオペレーティング・システムのアクセスが現在のユーザ・タスクに限定されることです。

MC68030MMUを使用する上で必ず守らなければならないルールがいくつかあります。一般に、前述した方式を用いてオペレーティング・システムのアクセスを1つのユーザ・タスクに限定することは、それに該当します。ただし、4ギガバイトの仮想アドレス空間全体を用い、アドレス空間をクロス・マッピングすることにより、スーパバイザは独自のスーパバイザ・マップの特定部分として、各ユーザ・タスク空間にアクセスすることができます。各ユーザ・タスクが16メガバイトの仮想アドレス空間に制限され、スーパバイザが16メガバイトのアドレス空間しか必要としない場合は、256のそのようなアドレス空間を同時にマップ可能です。スーパバイザ変換テーブルには、これらの各空間を含めることができ、スーパバイザは、特定のタスクに対する正しい定数を保持するレジスタを用いたインデックス・アドレッシングを使用して各タスクにアクセスすることができます。この定数はスーパバイザーユーザ仮想アドレス変換を与えます。システム・プログラマは、MMUの柔軟性を引き出すきわめて高度な機能をいくつかインプリメントすることができます。

最も複雑なシステムおよび仮想マシン能力をインプリメントするシステムは、スーパバイザおよびすべてのユーザ・タスクの仮想アドレス空間を完全に分離するか、あるいは可能であれば個別のスーパバイザ・タスクの仮想アドレス空間をも完全に分離することができます。各ユーザまたはスーパバイザ・タスクは、ゼロからスタートし4ギガバイトまで広がる、独自の仮想メモリ空間をもっています。ファンクション・コードを使用して各タスクに対し、プログラムに4ギガバイトのアドレス空間を与え、データに別の空間を用意することができます。各種空間の間には共通するものがないため、SRPおよびCRPの両方を使用することになるはずです。オペレーティング・システムは、MOVES命令を使用してユーザ空間とのやりとりを行ないます。この方法の利点は仮想空間を最大限に活用し、アドレスを完全に論理的に分離できることです。仮想マシンをインプリメントするには、仮想空間を最大限に活用することが必要です。欠点としては、テーブル管理が複雑になり、他

のアドレス空間へのアクセスが制限されることです。

9. 9. 3 テーブルの定義に対する MMU 機能のインパクト

通常、タスクに対するメモリのマップ方法を決定した後、テーブルの定義にインパクトを与える MMUの機能を考慮することになります。システムによっては、これらの機能がマッピングの決定に 影響を与えるため、マッピングを決めるときに考慮しなければなりません。

9. 9. 3. 1 テーブル・レベル数

MMUはアドレス変換テーブルでゼロから5レベル(インダイレクションを使用して6レベル)をサポートします。ゼロ・レベルは、ルート・ポインタにおけるアーリ・ターミネーションの場合です。これはシステムに対する物理アドレス範囲にリミット・チェックを与えます。主に物理アドレスに対してリミット・チェックが必要なシステムで用います。

大きなページ・サイズをサポートするシステム、または限定された仮想メモリ空間しか必要としないシステムは、単一レベルのテーブルを使用することができます。32Kバイトのページをもつ単一レベルの変換ツリーは、基本的に仮想ページ・フォールトやページングI/Oのオーバヘッドを最小限にする必要のある、数値計算を主体としたシステム(すなわち、データの移動ではなく演算操作を実行するシステム)に対して最善の選択です。このタイプのシステムは、わずか2Kバイトのページ・テーブル空間で16メガバイトのアドレス空間をマップすることができます。マップを多用したアドレス空間により、テーブル・サーチ時間が低減されます。

もう1つの極端な例としては、2メガバイトの仮想アドレス空間しか必要としないシングル・ユーザのビジネス・システムがあげられます。多くのウィンチェスタ型ハード・ディスク・ファイル・システムのブロック・サイズ・フォーマットが512バイトになっているため、このシステムには512バイトのページ・サイズが最適と考えられます。2メガバイト空間を完全にマップするページ・テーブルは、わずか16Kバイトのメモリしか必要とせず、ATCエントリは一度に11Kバイトの仮想空間を直接マップします。このシステムのページ・テーブル、および前項で説明したシステムはサイズが小さいため、オペレーティング・システムのデータ領域の中に固定的に割り当てることができます。これらは実質的に管理またはスワッピング・オーバヘッドは生じません。

2レベルのアドレス変換テーブルは、前項で述べたページ・テーブルに類似した下位ページ・レベルと上位レベルでの追加ディレクションを提供します。たとえば、32Kバイトのページと512エントリのページ・テーブルを使用するシステムでは、上位レベルの変換テーブルには256エントリのショート・フォーマット・ディスクリプタがあり、テーブルに1Kバイトを必要とします。上位テーブルの各エントリは、仮想アドレス空間の16メガバイト領域をマップします。大規模な"数値主体型"システムに対する2レベル・テーブルの主な利点は、オペレーティング・システムの設計者がページ・サイズとテーブル・サイズ間にトレードオフをもたせることができることです。システム設計者は、使用可能な1/0デバイスにブロック・サイズをフィットさせるために、小さなページ・サイズを選択しながら、テーブルを管理することができます。ただし、設計者はページ・サイズを小さくしたために生じる性能上のペナルティに留意する必要があります。ページ・サイズが小さいシステムでは、ページ・フォールトの頻度が高いため、テーブル・サーチおよび1/0のページングに時間がかかります。1MC68030 は柔軟性が高いため、設計者にはテーブル構造の設計およびページ・サイズを最適化するための十分な選択が与えられています。

3レベルの変換テーブルは、オペレーティング・システムが共有メモリ空間や共有ページ・テーブルを頻繁に使用するときに有用です。高度なシステムは、しばしば変換テーブルまたはプログラム、およびページ・テーブル・レベルで定義されたデータ領域を共有します。テーブル・エントリが、別のタスクでも使用する変換テーブルを指し示すことができるときには、メモリ領域の共有が効率的

になります。スーパバイザによるユーザ・アドレス空間への直接アクセスはメモリ共有の一例です。 人工知能型のシステムには、このように広範な広がりをもつアドレス間に、ごくわずかなメモリだけを割り当てた超大規模の仮想アドレス空間を必要とするものもあります。このメモリの断片化は、システムがデータ・リストに対して実行する複雑な再帰的な動作によるものです。これらの動作はシステムに、メモリ・マップ内で複雑なポインタおよびリンク・リストを絶えず割り当てたり、解放したりすることを要求します。この断片化は、メモリを最も効率よく利用するために、小さなページ・サイズを提案します。しかし、大規模な仮想メモリ・マップ内の小さなページ群は、比較的大きな変換テーブルを必要とします。たとえば、256バイトのページをもつ4ギガバイトの仮想アドレス空間をマップするには、ページ・テーブルだけで64メガバイトを必要とします。3ないし4レベルのテーブル構成では、実際の変換テーブル・エントリ数を大幅に低減することができます。設計者は無効ディスクリプタを使用して、未使用アドレスのブロックを表わし、有効ディスクリプタのリミット・フィールドを使用してポインタとページ・テーブルのサイズを最小限にすることができます。さらに、アドレス・テーブル自体のページングにより必要なメモリを低減します。

9. 9. 3. 2 イニシャル・シフト・カウント

変換制御レジスタ(TC)のイニシャル・シフト・フィールド(IS)は、変換テーブルのサイズを減らすことができます。必要な仮想アドレス空間が32ビット以下でアドレス指定できるときには、ISフィールドは、最上位論理アドレス・ビットの適当数を廃棄することによって、仮想アドレス空間のサイズを低減します。この手法は非常に大きな違法(つまり、領域外)アドレスを検出するシステムの能力を抑止します。全32ビット・アドレスを使用し、無効ディスクリプタおよび制限付きポインタ、そしてページ・テーブル・サイズによりテーブル・サイズを減らすと、この問題を防止することができます。

9. 9. 3. 3 リミット・フィールド

ファンクション・コードでインデックスを付けたテーブルを除き、各ポインタおよびページ・テーブルは定義されたサイズをもつことができます。リミットを定義するとオペレーティング・システムの柔軟性が向上し、変換テーブルのメモリを節減します。テーブル・ディスクリプタのリミット・フィールドは、指し示すテーブルのサイズを制限します。このリミットは上限または下限のいずれかで、テーブルの範囲内で下位または上位アドレスのどちらかを使用します。タスクが可能な最大数の仮想ページを必要とすることはほとんどないため、この程度のテーブル・サイズの低減は実用的です。

たとえば、オペレーティング・システムが4Kバイトのページを使用し、それぞれが平均で80Kほどのサイズの小さなタスクを多数動作させるときには、各タスクは20エントリのページ・テーブルを1個必要とします。システムは各テーブルのサイズを80バイト、つまり10のタスクに対して800バイトに制限することができます。制限しなかった場合、これら10のタスクを動作させるオペレーティング・システムは、ページ・テーブルだけでも40Kバイトの空間(1ページに1テーブル)を必要とすることになります。

変換テーブルに求められるメモリの節減は、きわめて大きなメモリ・マップを必要とする傾向にある人工知能システムに対しては特に重要です。リミット・フィールドを使用することにより、各テーブルはその中にあるアクティブ・エントリ数と同じ大きさになります。この制限はテーブルが大きくなるに従って変更できます。上位レベルのテーブルでは、各テーブルは追加エントリが必要なときにしか大きくなりません。3ないし4レベルのテーブルを使用すると、これらのテーブルの管理が容易になります。

9. 9. 3. 4 アーリ・ターミネーション・ページ・ディスクリプタ

ポインタ・テーブルにあるページ・ディスクリプタは、ページ全体のブロックをマッピングするアーリ・ターミネーション・ページ・ディスクリプタです。つまり、仮想アドレスの連続範囲を物理アドレスの連続範囲にマップします。たとえば、オペレーティング・システムは、特別なスーパバイザ I/O 周辺デバイスに 32K バイトの領域を確保することができるわけです。この領域を単一のアーリ・ターミネーション・ディスクリプタでマップして、変換テーブル・サイズおよびテーブル・サーチ・オーバヘッドを節減することができます。ディスクリプタは、ブロック・サイズが特定のディスクリプタが表わす仮想アドレス空間よりも小さいときには、リミット・フィールドを使用して連続ブロックのサイズを低減することができます。MC68030 は、ページがアクセスされるときに、アーリ・ターミネーション・ディスクリプタで表わされる仮想アドレス範囲に対して、複数のATCエントリ(各ページに1つ)を生成します。

オペレーティング・システムは、アーリ・ターミネーション・ページ・ディスクリプタを使用して、各タスク(プログラムおよびデータ)に対する連続メモリ・ブロックをマップすることができます。このタスクは、ディスクリプタの物理アドレス部分を変更することにより、リロケートできます。この方式はシステムのタスクがグループとしてスワップ可能な1つまたはいくつかのシーケンシャル・メモリ・ブロックで構成されているときに有用です。オペレーティング・システムのメモリ・マップは、これらのブロック内のアドレス空間全体を、すべてのタスクに利用可能な均一仮想空間として扱うことができます。このシステムは1つの変換テーブルしか必要とせず、リミット・フィールドとアーリ・ターミネーション・ページ・ディスクリプタを使用して、完全なメモリ・セグメントをマップします。

9. 9. 3. 5 間接ディスクリプタ

間接ディスクリプタはページ・テーブルにあるテーブル・ディスクリプタです。間接ディスクリプタは、変換ツリーにある別のページ・ディスクリプタを指し示します。ページに対応する間接ディスクリプタを使用して、そのページをいくつかのタスクに共通なものにすることができます。共通ページのヒストリ情報は1つのディスクリプタでのみ維持されます。このページにアクセスすると、使用(U)ビットがセットされ、そのページにライト操作を行なうと、ページのM(修正)ビットがセットされます。オペレーティング・システムが利用可能なページをさがしてサーチを行なうときは、共通ページに対するディスクリプタをもつページ・テーブルをチェックするだけで、そのステータスを確認します。

他のページ共有方法では、システムはすべてのタスクに対するページ・テーブルをチェックして、 共用ページのステータスを決定しなければなりません。

9. 9. 3. 6 未使用ディスクリプタ・ビットの使用

一般に、多数のタイプのディスクリプタの未使用フィールドのビットは、オペレーティング・システムが独自の目的に使用することができます。特に、無効ディスクリプタは、そのフォーマットで利用できる32ビット(ショート)または64ビット(ロング)のうちの2ビットだけを使用します。オペレーティング・システムは、通常これらのフィールドを、仮想アドレス空間が割り当てられているかどうか、そしてイメージがページング・デバイスに存在するかどうかを示すソフトウェア・フラグとして使用します。これらのフィールドには、イメージの物理アドレスが含まれている場合もよくあります。

また、オペレーティング・システムは、メモリ内のページに関する情報を未使用フィールド中で 維持することがよくあります。この情報はエージング・カウンタまたはページの使用頻度を表示す るものです。この情報はページを再割当てした場合に、オペレーティング・システムが、システム性能に最も影響の少ないページを識別するのを手助けします。このシステムは最初に、仮想ページに割り当てられていない物理ページ・フレームを使用しなければなりません。次に、最後にアクセスされてから最長経過時間をもつページを使用します。M(修正)ビットがセットされていないページを最初に取り出します。それは、そのページをページング・デバイスにコピーする必要がないためです(既存のイメージは有効になったままです)。

ページ・ディスクリプタの未使用フィールドの中で、エージング・カウンタをセット・アップすることができます。システムはページに対するU(使用)ビットを周期的にチェックして、そのページが前回のチェック以来使用されてないときに、カウントをインクリメントします。このシステムは、エージング・カウンタのカウント値から最も以前に使用されたページを識別することができます。あるページのカウンタがオーバフローすると、システムは最も以前に使用されたページのキューにあるページをリストし、それから再割当てする次のページを選択することができます。

オペレーティング・システムの設計者に対して、取り出すページを選択するためのさまざまな方式が提供されています。あるオペレーティング・システムは、最も優先順位の低いタスクからページ・テーブルを操作し、スチールする古いページをさがします。別のシステムは、すべてのページ・フレームの使用に応じたシステム規模のリストを維持し、それらを使用して最も古いページからリストの操作を始め、スチールするページをさがします。高度なシステムは各個別タスクに対するアクティブ・ページのワーキング・セット・モデルを保持します。システムはこの情報から、1回のI/O操作で完全なページ・ブロックをスワップ・インおよびスワップ・アウトすることができます。選択した方法は、使用頻度の高いシステムにおいて、ページ・フォールト・オーバヘッドを制限する上で重要な影響をもつことができます。

9. 10 オペレーティング・システムへのページングの インプリメンテーション例

この章では、MMUの機能のいくつかを示すオペレーティング・システムの設計例を述べます。この説明は設計のバリエーションを提供する別の方法を提案します。実際のコードを引き出すためにインプリメント可能なメモリ管理アルゴリズムを示しています。また、バス・エラー・ハンドラ・ルーチンも示しています。アルゴリズムのインプリメントにより、オペレーティング・システムのメモリ管理サービスに対する基本コードを開発しています。

9. 10. 1 システムの説明

例としてとりあげたシステムは、大規模な仮想メモリ・タスク空間をマップする能力をもっており、これは数値主体型の処理タスクの実行に必要です。これらのタスクの大部分は、16メガバイト以上のメモリを必要としませんが、システムはより多くのメモリを必要とする一時的なタスクに対して大きな仮想メモリ空間(496メガバイトまで)を供給することができます。このシステムはトラッシングおよび変換テーブル・サーチを少なくするために、8Kバイトという比較的大きなページ・サイズを使用します。大きなページ・サイズの場合、少ないディスクリプタで仮想メモリの広い領域をマップすることができます。また、どの時点でもMC68030にとっては、ATCミスの発生が少なく、そしてテーブル・サーチの実行も少なくてすみます。

ページ・サイズが大きくなると、大きなデータ・ブロックを転送するためのページングI/O操作を必要とし、場合によってはページのごく一部しか実際に使用しないこともあります。しかし、予備ソフトウェア・モデル・シミュレーションは、8Kバイトのページがこの種の処理に対して最適な性能を与えることを示しています。

このシステムに対する平均タスクは、192Kバイトのメモリ、つまり24個の8Kバイト・ページを必要とするコンパイラ、またはテキスト・エディタです。ショート・ページ・ディスクリプタを使用すれば、このページ・テーブルは96バイトを占有します。


ページ・テーブルは任意の16バイト境界に常駐することができます。MMUのリミット・フィールドは余分な空間を必要とせずに、所要領域を供給することができます。そのためアドレス・テーブル領域を小さくして、完全に物理メモリに常駐させることができます。オペレーティング・システムはテーブル領域をページ化する必要はありません。

多数のコンピュータ・システムのページング・ハードウェアは、下位レベルのテーブルをページ境界に常駐することを必要とし、効果的に1つまたは複数のページ全体を活用します。これは、10個のタスク(1テーブル当たり、1個の8Kバイト・ページ)に対するページ・テーブルに80Kバイトを必要とします。そして、上位レベルのテーブルに必要なメモリが、1タスク当たり最小8Kバイトで追加されると、合計は160Kバイト以上になります。10 MC68030のテーブル・ベース・アドレスはゼロ・モジュロ16アドレスです。その結果、アドレス・テーブル空間のメモリを大幅に節減することができます。100 個のタスクのためのページ・テーブルに対して100 MC68030は100 は100 がイトを必要とします。上位レベルのテーブルについて、19スク当たり100 Kバイトを与える代わりに、10 MC68030ではテーブルは100 がイトを必要とします。小さいテーブルを割り当てるときに発生するおそれのある断片化によって、所要メモリ量が増大する可能性がありますが、それでも100 Kバイト以下に抑えることができます。

例にとりあげたシステムの変換テーブル・ツリーは、2つのレベルからなります。上位レベルは32 エントリを含む固定テーブルで、各エントリは下位レベルのページ・テーブルを指し示すロング・フォーマットのテーブル・ディスクリプタです。各ページ・テーブルは16メガバイトまでの仮想アドレス空間をマップします。上位レベル・テーブルは小さい(256バイト)ため、タスクの主制御ブロックに容易に適合します。このシステムが新しいタスクをデスパッチすると、そのタスクに対する上位レベル・テーブルへのポインタをCRPレジスタにロードします。各下位レベルのテーブルは、0から2048のショート・フォーマット・ページ・ディスクリプタで構成されます。ページ・テーブルに対するテーブル・ディスクリプタのリミット・エントリが、テーブルのサイズを決定します。平均192Kバイトのタスクに対しては、上位レベルのテーブルは通常1つの有効エントリをもち、そしてこのエントリは96バイトの平均サイズをもつ下位レベルのテーブルを指し示します。16メガバイト以上を必要とするタスクは、上位レベルのテーブルに2つ以上の有効エントリを必要とします。

64Kバイトのブートおよび診断ROM、64KのI/O領域、および1メガバイトのRAMを備えた標準的なコンピュータ・システムでは、物理マッピングは次のとおり現われます。

LOW MEMORY




オペレーティング・システムは仮想メモリのページを保持するために、物理メモリ(ページ・フレーム)に対するメモリの割当てを制御しなければなりません。すべての利用可能な物理メモリがページ・フレームに分割され、それぞれが仮想メモリのページを保持することができます。4メガバイトの実メモリをもつシステムは、512の8Kバイト・フレームに分割され、理論上一度に512ページのアクティブな仮想メモリを保持することができます。通常、オペレーティング・システムのコンポーネント(例外ハンドラ、カーネル、プライベート・メモリ・プール)は、恒久的にメモリの一部に常駐します。残りのページ・フレームしか仮想メモリ・ページに使用できません。

オペレーティング・システムはすべての未割当てのページ・フレームのリンク・リストを維持します。これを行なうための簡単な方法の1つは、各未割当てのフレームに次のフレームへのポインタをもたせることです。オペレーティング・システムはフレームが要求されると、リストの最初のページ・フレームを取り出します。GetFrameとよぶオペレーティング・システム・プリミティブはこの機能を実行し、使用可能なフレームの物理アドレスを返します。全フレームが割り当てられると、GetFrameは別のタスクからフレームをスチールします。GetFrameは最初に未修正のフレームをさがしてスチールします。未修正のフレームは、仮想ページ・イメージを格納する外部記憶デバイスに、そのページをコピーバックするのを待たずにスチールされます(このデバイスをページング・デバイスまたはバッキング・ストアとよびます)。未修正のページ・フレームがない場合、GetFrameはシステムが修正済みのページをページング・デバイスにコピーする間待ち、それからページ・フレームをスチールして、呼出し側に物理アドレスを返します。

次に、オペレーティング・システムは、スーパバイザ・ワーク・メモリを割り当てたり、解放するための物理メモリ管理ルーチンを必要とします。このルーチンは少なくともアドレス変換テーブルに必要な、モジュロ16の境界にメモリ部分を割り当てなければなりません。通常、このタイプのルーチンは特定のサイズのメモリ部分を割り当てます。GetRealは割当てルーチンで、ReturnRealはリターン・ルーチンです。これらのルーチンは物理アドレスを使用します。

用意された物理メモリ割当てにより、オペレーティング・システムはすべてのタスクに対する仮想メモリを管理できなければなりません。これを行なうために、システムは仮想メモリ・マップを知らなければなりません。つまり、仮想メモリ空間の合計量、割当て量、およびタスクに割当て可能な領域について知らなければなりません。仮想メモリ・マップは次のような構造になっています。

LOW MEMORY



この仮想メモリに対する仮想アドレスは次のように細分されます。

x ――無視(3 ビット)

u ――上位レベル・インデックス(5 ビット)、32 のロング・テーブル・エントリをマップ 1 ――下位レベル・インデックス(11 ビット)、2048 のショート・ページ・エントリをマップ 変換テーブル構造は次のもので構成されます。

CRP →タスク制御ブロックの上位レベル・テーブルで、32のロング・ポインタを含む。

- [0] →すべてのタスクに共通な下位レベル・テーブルで、すべてのオペレーティング・システム領域(仮想空間の最初の4メガバイト)をマップする。この共通テーブルは512のショート・ページ・エントリ(2Kバイト)を含む。
- [1] →ユーザ・プログラム/データ/スタック領域の最初の16メガバイトに対する下位レベル・ テーブル。
- [31] →ユーザ・プログラム/データ/スタック領域の最後の16メガバイト(合計496)に対する下位レベル・テーブル。

ユーザ・プログラムは、仮想アドレスを16メガバイトから開始して512メガバイト限界まで上位方向にのみアクセス可能です。ユーザ・タスクのコード、データ、およびスタックは仮想メモリのこの領域に割り当てられます。スーパバイザ・プログラムは仮想マップ全体にアクセスできます。これらは、直接I/Oポートにアクセスするアドレスおよび未変換アドレスの物理メモリ全体にアクセス可能です。アドレス・テーブルは、仮想アドレスが1~3メガバイトの間のスーパバイザ用物理アドレスと等しくなるようにセットアップされます。物理アドレス空間を仮想空間にたたみ込むと、物理アドレスを使用する操作が大幅に簡略化されます。このたたみ込みは必ずしも仮想アドレスが物理アドレスと同じであることを意味しません。たとえば、物理アドレス・ゼロにあるブート/診断ROMには3メガバイトの仮想アドレスを割り当てることができます。しかし、バスの物理サイドにある外部バス・マスタや外部回路(ブレークポイント・レジスタなど)は物理アドレスをもっていなければなりません。これはオペレーティング・システム・コードがアドレス変換を実行するためにオーバヘッドを必要とします。

この仮想メモリ・マップはユーザ・アドレスとは異なるスーパバイザ・アドレスを備えています。すべてのスーパバイザ・ルーチンは、特定の命令やアドレッシング・モードに制約されることなく、任意のユーザ領域にでも直接アクセス可能です。ユーザ・マップとスーパバイザ・マップが別々になっているため、スーパバイザ・マップ用とユーザ・マップ用に1つずつ計2つのルート・ポインタを使用することになります。しかし、スーパバイザはユーザ・データ・アイテムに正しくアクセスするために、ユーザ変換テーブルにアクセスできなければなりません。別々のルート・ポインタにより、スーパバイザ・テーブル構造をユーザのテーブル構造に結合しなければなりません。これを行なうには、スーパバイザ・アドレス・テーブルに対するテーブル・ルックアップの追加レベル(ファンクション・コード・レベル)が必要です。

この例では、代わりに簡単な方式を採用しています。CPUルート・ポインタだけを使用し、各タスクに対して、上位レベル・テーブルの最初のエントリ(スーパバイザ部分に対する、仮想アドレス空間の最初の16メガバイト)は同じ下位レベル・テーブルを指します。この共通の下位レベル・テーブルはスーパバイザ保護をもち、仮想オペレーティング・システム全体、物理I/O、および物理メモリ領域をマップします。この方式はタスクの切換え時にユーザ/スーパバイザ境界をまたいで正しいアクセスを行なうために、余分なルックアップ・レベルやポインタ操作の必要をなくしています。

新しいタスクのアドレス・テーブルを生成するときに、すべてのオペレーティング・システムが行なわなければならないのは、最初の上位レベルのテーブル・エントリが、スーパバイザの共通ページ・テーブルを指すようにすることです。

オペレーティング・システムは、ユーザ・タスクに割り当てられている仮想メモリ領域に対する説明上の問題を解決するために、既存の変換テーブルを使用してこれらの領域を識別します。有効なディスクリプタが任意の仮想アドレス・ページを指すときは、8Kバイト・ページのメモリが割り当てられています。この方式は8Kバイトのページ・サイズの倍数のメモリ領域を与えます。8Kの細分性のために、この方式は絶えず仮想メモリ空間の要求と返却を行なうタスクにとっては不十分です。そのため、別の手法を使用することになります(おそらく、仮想空間の可用性を示す補助テーブル)。このシステムのタスクがメモリ空間の追加を要求することはほとんどありません。出される要求はすべて大きな領域に対するものです。この方式はこれで十分です。UNIX(r)の環境で動作するアプリケーション・プログラムおよびユーティリティもメモリに対して同様な要求をもっています。

オペレーティング・システム・プリミティブ GetVirtual は、タスクに仮想メモリ空間を割り当てます。入力パラメータはバイト単位のブロック・サイズであり、新しいブロックに対して仮想アドレスを返します。GetVirtual は最初に、要求されたサイズが大きすぎないかどうかチェックします。次に、変換テーブルを操作して要求されたブロックを保持できるだけの大きさの未割当て仮想メモリ領域をさがします。十分な空間が見つからなかった場合、GetVirtual はページ・テーブル・サイズをその最大値まで増やします。それでも空間を与えられなければ、GetVirtual はエラー表示を返します。このルーチンがブロックに対して十分な仮想空間を見つけたときは、そのブロックのページ・ディスクリプタを未使用の状態(無効であるが、割当て済み)にセットします。これらのページを最初に使用すると、ページ・フォールトが発生します。オペレーティング・システムは、そのページにページ・フレームを割り当て、ディスクリプタを有効なページ・ディスクリプタと置き換えます。ステータス(無効ディスクリプタのソフトウェア・フラグで示す)は、オペレーティング・システムに対し、ページング・デバイスはこのページに対するページ・イメージをもたないことを知らせます。したがって、このページング・デバイスからのリード操作は不要です。

無効ディスクリプタのステータスが、ページ・イメージを読み込まなければならないことを示しているときには、プリミティブ SwapInPage がそのイメージを読み込みます。このルーチンの入力パラメータは無効ディスクリプタで、その中にはページ・イメージのディスク・アドレスが含まれています。リターンする前に、SwapInPage は無効ディスクリプタを、ページ・アドレスをもつ有効ページ・ディスクリプタに置き換えます。これでこのページが使用可能になります。

これらのルーチンは、オペレーティング・システムのメモリ管理サービスに必要な多数の機能を 提供しますが、完全なメモリ管理システムを実現するには、さらに各ルーチンを補足する機能が必 要です。通常、この補足機能は同じステップを逆順で実行します。GetVirtualに対応するプリミティブはReturnVirtualであり、SwapInPageに対応するのはSwapOutPageということになります。 これらのプリミティブは、同様のステップ逆順で実行できるようになっています。

9. 10. 2 割当てルーチン

この項ではセントラル・ルーチン Vallocate を説明します。これはメモリを得るためのユーザ・プログラム・コールです。この項(および次項)では、コードに束縛されない高水準言語のシンタックスを使用します。コードは読みやすくするために、自由度が高くなっています。たとえば、コードはステータスの戻り値に対して記述文字列を割り当てます。これらの文字列は通常2進値を表わします。また、コードは空の大かっこを使用して、テーブルを操作するループ内の明白な添字を表わします。そのようなループでは、2行目の添字が明白になっています。

for Upper_Table_Index = 1 to 31 do

if Upper_Table [Upper_Table_Index]. Status = invalid then ...

ここで示すコードでは、2行目は次のようになります。

if Upper_Table []. Status = invalid then ...

このコードはシステムのどこかで定義されることを想定したフラグ操作を使用し、ビット操作よりも複雑な操作が可能です。たとえば、無効バージンのページ・テーブル・ステータスは、ページ・ディスクリプタおよび割当て済みの未使用ページ(ページング・デバイスがページ・イメージをもたない)を示すディスクリプタ内のソフトウェア・フラグ・ビットの代わりに、無効ディスクリプタを使用して実現することができます。

Vallocate は入力パラメータとして、バイト単位で表わす所要メモリ・サイズだけを取り、ステータス情報と領域の開始を示す仮想アドレス(メモリが割り当てられている場合)を返します。このルーチンを簡略化するために、Vallocate は常にシステム・ページ・サイズの倍数を返し、16メガバイトの境界をまたがるブロックを割り当てることはありません。Vallocate はページを細分するための制御構造をインプリメントすることにより、ページの一部を割り当てることができますが、制御構造が割り当てられたページ内にあった場合は、ユーザがそれを破壊してしまうことがあります。それぞれが16メガバイトのアドレス空間をもつ下位レベル・テーブルを操作する際に、ルーチンに連続空きブロックを管理するためのコードが含まれていた場合、そのブロックは16メガバイトの境界をまたぐことができます。いったん、全領域の配置が決まると、Vallocate は連続ブロックを割り当て、最下位ブロックのアドレスを返します。

32個の上位レベル・テーブル・エントリは、ロング・ポインタ・タイプであり、それぞれ16メガバイトの仮想アドレス空間を表わします。各エントリは無効(下位ページ・テーブルをもたない)、または割当て済み(下位ページ・テーブルおよびテーブル・サイズを定義するリミット・フィールドをもつ)のいずれかです。便宜上、最初のエントリがスーパバイザ・アドレス空間をマップし、スーパバイザ保護をもちます。このルーチンが最初のエントリを修正することはありません。最初のエントリを除く31個のエントリは、ユーザ・アドレス空間として割り当てることができます。

これによく似たもので、以前に割り当てたメモリ・ブロックをリニアに拡張するルーチンを書くことができます。そのよい例がスタックです。オペレーティング・システムは、メモリの最上部(32番目の上位レベル・テーブル・エントリ)を、最上位アドレスから下位方向に成長するスタックとして割り当てることができます。タスクがいくつかの大きなスタックを必要とする場合は、下位方向への成長を示すようにソフトウェア・フラグをセットして、各スタックに16メガバイトのブロックを使用することができます。

Vallocateのロジックは次のとおりです。

- 1. リクエストを有効化し、要求されたページ数を計算する。
- 2. 各上位テーブル・エントリの下位ページ・テーブル(存在する場合)を操作して、十分な未割当 てページのグループをさがす。
- 3. 空間が見つからなければ、下位テーブルがその最大サイズ以下かどうか、そしてブロックの末端を拡張してそれを割り当てることが可能かどうかを調べる。
- 4. それでも空間が見つからなければ、次の空上位テーブル・エントリを使用して、その新しい下位レベルのページ・テーブルを初期化し、そこにブロックを割り当てる。
- 5. 割り当てたページ・エントリをセットして、バージン・ステータス(割当て済み、無効、およびスワップ・アウトされてない)を示す。
- 6. ステータスを返す。ステータスがOKであれば、さらに仮想アドレスも返す。

The code for Vallocate is:

Vallocate (SizeInBytes, VirtualAddressReturned, S	status);	
/* The following are global to all routines		*/
/* Symbolicly define the upper level pointer table		*/
Declare Upper_Table[32] Record of		
Status=(unallocated, allocated),	/* lower table here or not	*/
Limit_Field=(0 to 4k),	/* limit for lower page table	*/
Pointer;	/*address of lower page table if allocated	/
/* Symbolicly define the lower level page table		*/
Declare Lower_Table[0 to Limit_Field] Based Record	of	
Status=(invalid unallocated,	/*not allocated to User	*/
invalid_paged_out,	/*allocated but paged out	*/
invalid_virgin,	/*allocated but not yet used	*/
valid_in_memory),	/*allocated and in memory	*/
Pointer;	/*physical address or disk address of page	*/
Declare Upper_Table_Index, Lower_Level_Index;	/*table indexes	*/
Declare NumPages;	/* number of pages required to hold request	*/
Status = "Out of virtual Memory";	/* default result status to this error	*/
if SizeInBytes > 16 megabytes then exit Vallocate;		
NumPages = (SizeInBytes+PageSize-1)/PageSize;	/* Pages needed	*/
/* Scan User eligible page tables		*/
for Upper_Table_Index = 1 to 31 do If Upper_Table[].Status = allocated then call S If Status = "OK" then Exit Vallocate; end;	SearchPageTable;	
/* Block not found so find upper level entry unallocate /* the null table to hold the block.	ed and call SearchPageTable that will 'expand'	*/
for Upper_Table_Index = 1 to 31 If Upper_Table[].Status = unallocated then cal	l SearchPageTable;	
/* No more virtual space, exit leaving Status = "out of	virtual memory"	*/
exit Vallocate;		
Procedure SearchPageTable;		
		*/
/* Scan table pointed to by upper level index to see if /* be expanded. If successful then set flags in the pa /* virtual address	it can hold the block. If not, see if it can be age entries, set status to "OK" and User's	*/ */
Declare Maxfound;	/* Count of consecutive free blocks found	*/
Maxfound = 0; For Lower_Level_Index = 0 to Upper_Table[].	Limit_Field	

If Lower_Table[].Status = invalid_unallocated then do Maxfound = Maxfound+1; if Maxfound >= NumPages then do	,
/* Found! Now flag the page entries, update the MC68030 and /* return the User's virtual address while (Maxfound > 0) do	*/
Status = "OK"; VirtualAddressReturned = Upper_Level_Index*16Meg + Lower_Level_Index*8k; PLOAD (VirtualAddressReturned); exit SearchPageTables; end; end;	
/* allocated page hit so start counting from zero again else Maxfound = 0;	*/
/* If we get here there was not room. See if we can expand the page table to hold the new blo /* If so grow it and set the new page entries as virgin	ock */ */
If Upper_Table[].Limit + NumPages < 4k then do	
/* We can grow the page table! First get area for new table Call GetReal(4*NewLimit, NewPageTable);	*/
<pre>/* Now copy the first part of the old table into the new for Lower_Table_Index = 0 to Upper_Table[].Limit</pre>	*/
/* Return the old table and install the new table pointer Call ReturnReal(4*Upper_Table[].Limit, Upper_Table[].Pointer);	*/
Upper_Table[].Pointer = NewPageTable;	
<pre>/* Set returned virtual address and load it replacing the old VirtualAddressReturned = Upper_Level_Index*16Meg + Lower_Level_Index*8k; PLOAD (VirtualAddressReturned) /* refresh MC68030</pre>	*/
<pre>/* Set all the new entries at the end to virgin status While (Lower_Table_Index < NewLimit) do Lower_Table_Index = Lower_Table_Index + 1; Lower_Table[].Status = invalid_virgin; end;</pre>	*/
<pre>/* Set OK status and return with it Status = "OK"; exit SearchPageTables; end;</pre>	*/
<pre>/* cannot expand the table. return with status unchanged (failed) end SearchPageTables;</pre>	*/

9. 10. 3 バス・エラー・ハンドラ・ルーチン

バス・エラー例外を処理するルーチンは、このオペレーティング・システム例で提供されるメモリ管理サービスの最も重要な部分です。このルーチンはページ・フォールトの妥当性を確認し、必要な処理を実行しなければなりません。また、実行タスクをアボートした条件を識別しなければなりません。PTEST命令は、エラーを発生したアクセスのアドレスとタイプを使用してテーブル・サーチを実行し、サーチ中のステータス情報を蓄積して、バス・エラーの原因を調査することができます。

PTEST 命令がエラーを検出しなかった場合、そのバス・エラーはおそらく誤動作(たとえば、過渡的なメモリ障害)によるものと考えられます。オペレーティング・システムは適宜それに反応しなければなりません。

PTEST命令で実行されるテーブル・サーチは、バス・エラー・ターミネーションで終了することがあります。アドレス変換テーブルが正しく構築されていないか、メイン・メモリに故障が発生した(過渡的あるいは恒久的な故障)かのいずれかです。

スーパバイザ保護違反または書込み保護違反は、通常例外を生成するタスクがタスクのアドレス 空間以外の仮想アドレス空間領域をアクセスしようとしていることを示します。オペレーティング・ システムは、普通タスクを終了(アボート)させてそのようなエラーから回復します。

PTEST命令が無効ステータスを返したときには、バス・エラーはページ・フォールトであり、オペレーティング・システムは特定のタイプのページ・フォールトを識別しなければなりません。PTEST命令が返したリミット違反ビットがセットされているときは、例外を発生したタスクが未割当てのページをアクセスしようとしていたはずです。このような場合、このシステム例はタスクをアボートします。別のシステムでは、さらに多くの仮想メモリが必要なことを意味します。特に参照がタスク領域にある場合はなおさらです。

リミット違反が発生しないときには、ディスクリプタは無効です。通常、ディスクリプタは関連の情報を提供するソフトウェア・フラグをもっています。オペレーティング・システム例は、無効ディスクリプタが上位レベルまたは下位レベル・テーブルにあるかどうか調べます。ディスクリプタが上位レベル・テーブルにあれば、タスクは未割当ての仮想メモリをアクセスしようとしていたことになり、システムはそのタスクをアボートします。ディスクリプタが下位レベル・テーブルにあれば、システムはソフトウェア・フラグをチェックして無効ディスクリプタを識別します。

ソフトウェア・フラグが、ディスクリプタが未割当てページに対応していることを示しているときは、システムはタスクをアボートします。ディスクリプタがバージン・ページ(割り当てられてはいるが、まだアクセスされてない)を参照し、そのページに対する要求がリード要求の場合は、リード操作で未知のデータを読み出すため、実際にそのページは無効です。しかし、オペレーティング・システム例は要求の種類を考慮せずに、そのページに物理ページ・フレームを割り当て、ページ・テーブルにページ・ディスクリプタを書き込みます。システムによっては、バージン・ページをゼロにクリアするものもあります。

ソフトウェア・フラグが、そのページが割り当てられていて、ページング・デバイスにイメージがコピーされていることを示していれば、オペレーティング・システムはページ・フレームを割り当て、ページ・イメージをフレームの中に読み込み、そしてページ・ディスクリプタをページ・テーブルに書き込みます。もう1つ考えられる無効ディスクリプタのタイプは、仮想マシンで仮想I/Oデバイス領域を参照するものなど、特別な処理を要求するものです。

仮想ページのページ・フレームは簡単な操作で得ることができます。ただし、アイドル・ページ・フレームがないときには、システムがそれをスチールしなければなりません。スチールされたフレームのページがメモリ内で変更されている場合、システムはページ・イメージをページング・デバイ

スにセーブしなければなりません。

システムはフレームを失うタスクの変換テーブルを変更して、そのページが割り当てられ、スワップ・アウトされたことを示さなければなりません。一般に、変換テーブル・エントリはページング・デバイス上のページ・イメージのアドレスを示します。

システムがスチールするページ・フレームを選択するために使用する方法は、システムごとに大きく異なります。単純なシステムは、単に最も優先順位の低いタスクからページをスチールするだけです。さらに進んだシステムは、最も長くアクセスされなかったページ・フレームを選択します。このプロセスをエージングとよび、いくつかの方法で実行されます。1つの方法は、ページ・ディスクリプタのビットをエージング・カウンタとして使用します。オペレーティング・システムは定期的にU(使用済み)ビットを調べて、使用されていないページに対するカウントをインクリメントします。このシステムはオーバフローしたエージング・カウンタをもつページのリストを維持します。このリストのページはスチーリングに利用できます。

システムによっては、別にメモリからページ・イメージを読み出してから修正されていないページのリストを保持しています。これらのページを含むページ・フレームは、ページング・デバイス上の既存のページ・イメージが有効になったままであるため、スワップ・アウトせずにスチールできます。

ページ・スチール・ソフトウェアは、システムの多くのダイナミックスを包含することができます。それらはタスク優先順位、I/O動作、ワーキング・セットの決定、実行タスク数、スラッシング・レベル、およびその他の要素を考慮に入れることができます。

ここでとりあげたバス・エラー例外ルーチン例には、BasErrorHandler という名前が付いています。このルーチンは、いくつかのオペレーティング・システム依存アイテムを活用しているため、Vallocate よりも一般的です。可変ポインタ VictimTask はページ・フレームを失ったタスクから取り出したテーブルを指すことを仮定しています。この仮定は、制御ブロック・レイアウト、オペレーティング・システム例でサーチを行なって他のタスクを見つけ出す方法が定義されてないため必要です。このコードはファンクション・コード値およびリード/ライト・ステータスを省略することによってさらに簡略化でき、プログラムの基本的なロジックに影響を与えません。

/* Paging Bus Error Handler for example O.S.		*/
Procedure BusErrorHandler (BusErrAddress);		
/* Global Variables to all code		*/
Declare TableEntry;	/*Pointer returned by PTEST instruction /* pointing to the lowest level entry in the /* translation tables.	*/ */ */
/* Use MC68030 PTEST instruction to get fault status case PTEST (BusErrAddress,TableEntry) of	and table entry	*/
/* Bus Error - translation table is invalid or mem B: AbortTask("Invalid table or memory hardwa		*/
/* Supervisor Violation - task tried accessing re S: AbortTask("Attempted access of Supervisor		*/
/* Write Protected - tried writing into read-only i W: AbortTask("Attempted write into read-only		*/
/* Limit Violation - tried accessing unmapped vi /* O.S. when accessing within a 16 megabyte s /* currently allocated for the lower page table a L: AbortTask("Invalid address");	egment in User memory past what is	*/ */ */
/* Invalid - pointer indicates invalid. Must deter	mine status.	*/
/* If upper level entry then that 16 Me /* and has no page tables. If TableEntry is upper level then Abor	g chunk of the virtual space is unallocated	*/
/* We are at a page table entry. Look	at software flags.	*/
/* If this page unallocated to the User If EntryStatus=invalid_unallocated th AbortTask("Invalid	en	*/
<pre>/* If this page is virgin then assign to it if EntryStatus = invalid_virgin then do GetFrame(TableEntry); PLOAD (BusErrAddress); exit BusErrorHandler; end do;</pre>		*/ */ */
<pre>/* If this page is swapped out then rea if EntryStatus = invalid_swapped_ou /* first get a frame to hold the DiskAddress = TableEntry.F</pre>	t then do e new page */	*/
GetFrame(TableEntry);	/* address returned in entry	*/
/* Now read in the virtual pacall SwapPageIn(TableEntrelontrelond) (BusErrAddress); exit BusErrorHandler; end do:		*/

end begin;

	/* No MC68030 /* ATC entry	status bits on. Mus	t be memory malfunction	or RMW cycle with no	*/
	Otherwise:	/* ATC		aded and MC68030 cannot	*/
			h tables to load it. Explici nue normally	tly load it and allow the task to	*/
		Begin			
			PLOAD (BusErrAddres exit BueErrorHandler; end Begin	s); /* update ATC /* done so re-execute instruction	*/ n */
		Else: AbortTask("Memory Malfunction");		
	end case;				
Proc	edure GetFrame	(FrameTableEntry);		
	/* from the free f /* recorded as h	rame list. If none th aving aged by not b	ere it scans a queue poin eing accessed frequently	passed table entry. It obtains one ting to pages that have been . It first tries to find a read-only	*/
	/* to disk and alt	ering the translation	eturns the first (oldest) en tables of the owning tast to by terminating or deallo	try after swapping the page out k. If nothing in the queue it waits cating memory	*/ */ */
Resta					
		Queue NOT null the ue first entry and re			
	if Aged_Frame_	Queue NOT null the	en begin		
		try to find a read-on			*/
			page then use and dequatry (which is the oldest);	ueue it	
	Find ov	wning task and the f	rames current page entry	<i>(</i> ;	
		idate owning task's SH (User_Space,Vic	page timTask.VirtualAddress)	;	*/
	/* durir	g the I/O or copies	out. SwapPageOut eithe the page returning imme PageOut(VictimTask.Tab	er gives control to other tasks diately.	*/
	/* Disk	address now in Vict	im's page entry	icemuy),	*/
	Victim	Task.TableEntry.Sta physical frame value	age status and return the ttus = invalid_swapped_c ;;		*/
	/* At this point w /* a frame by ter call wait (Free_F go to Restart:	minating or freeing i	er stealing method but we memory.	e just wait until another task frees	*/

end GetFrame;

Procedure SwapPageIn (SwapInTableEntry,DiskAddress); /* This procedure takes the disk address and reads the page from the paging external media /* into the physical address residing in the table entry pointer. end SwapPageIn;	*/
Procedure SwapPageOut(SwapoutTableEntry); /* This procedure performs output on the external paging device and then replaces the /* physical page frame address in the page entry pointer field with the disk address of the /* block holding the image of the page. end SwapPageOut;	*/ */
Procedure AbortTask(TermInationMsg); /* This procedure terminates the current task and issues a diagnostic message. end AbortTask;	*

end BusErrorHandler;

第 10 章

コプロセッサ インタフェースの説明

汎用マイクロプロセッサ M68000ファミリは、広範なコンピュータ・アプリケーションを満足させる性能レベルを備えています。しかし、特定のアプリケーションに対しては、特殊目的のハードウェアを使用するほうが性能が向上する場合がよくあります。コプロセッサの概念によって、メイン・プロセッサのアーキテクチャにあまり影響を与えることなく、特定のアプリケーションに対して汎用プロセッサの機能を強化し、性能を向上させることができます。コプロセッサは、通常は汎用プロセッサによってソフトウェアで実現しなければならない特殊機能を効率よく扱うことができます。したがって、汎用メイン・プロセッサと適当なコプロセッサを組み合わせることによって、システムの処理能力を特定のアプリケーションに適応させることができます。

MC68030 は本章で説明する M68000 のコプロセッサ・インタフェースをサポートします。本章は MC68030 にインタフェースするコプロセッサを組み込んだシステムの設計者を対象としています。

1個または複数個のモトローラのコプロセッサ(たとえば、MC68881またはMC68882浮動小数点コプロセッサ)を使用するシステムの設計者は、M68000のコプロセッサ・インタフェースについての詳細知識がなくてもかまいません。モトローラのコプロセッサは、本章で説明するインタフェースに準拠しています。通常これらは、インタフェースのサブセットをインプリメントしますが、このサブセットについてはそれぞれのコプロセッサのユーザーズ・マニュアルに記述されています。これらのコプロセッサは、各コプロセッサのユーザーズ・マニュアルに記述されているモトローラ定義の命令を実行します。

10.1 はじめに

プログラミング・モデルを見て、標準の周辺デバイスと M68000 のコプロセッサの違いを明確に知っておくことが必要です。メイン・プロセッサのプログラミング・モデルは、プログラマが利用できる命令セット、レジスタ・セット、およびメモリ・マップで構成されています。 M68000 のコプロセッサは、M68000 コプロセッサ・インタフェースとして定義されているプロトコルに従ってメイン・プロセッサと通信を行なう1 デバイスまたはデバイス群です。コプロセッサのプログラミング・モデルは、周辺デバイスのそれとは異なっています。コプロセッサはメイン・プロセッサのアーキテクチャでは直接サポートされていない命令、レジスタ、およびデータ・タイプをプログラミング・モデルに追加します。コプロセッサの機能を利用するために、専用のコプロセッサ命令が用意されます。コプロセッサがサービスを提供するのに必要なメイン・プロセッサとコプロセッサとの間の対話動作は、プログラマには見えません。つまり、プログラマはメイン・プロセッサとコプロセッサ間の通信プロトコルを知っている必要はありません。なぜなら、このプロトコルはハードウェアに実装されているからです。したがって、コプロセッサはメイン・プロセッサの外部に別のハード

ウェアがあるように感じさせないで、ユーザに機能を提供することができます。

これとは対照的に、標準の周辺デバイスは一般にメイン・プロセッサのメモリ空間にマップされたインタフェース・レジスタを通してアクセスされます。プログラマは、プロセッサの標準の命令を使用して、周辺デバイスのインタフェース・レジスタにアクセスすることによって、周辺デバイスの機能を利用します。

周辺デバイスは、多くのアプリケーションにおいて概念的にはコプロセッサと等価な機能を提供することができますが、プログラマは周辺デバイスを使用するのに必要なメイン・プロセッサと周辺デバイス間の通信プロトコルをインプリメントしなければなりません。

M68000 コプロセッサ・インタフェースに対して定義されている通信プロトコルについては、「10.2 コプロセッサ命令のタイプ」で説明します。M68000 コプロセッサ・インタフェースをインプリメントするのに必要なアルゴリズムは、MC68030のマイクロコードで提供されており、MC68030のプログラミング・モデルでは、完全に隠されています。たとえば、浮動小数点演算はMC68030のハードウェアにはインプリメントされていませんが、MC68030 と MC68881 または MC68882 浮動小数点演算コプロセッサの両方を使用するシステムでは、プログラマは実際の計算が MC68881 または MC68882のハードウェアで実行されているということを意識することなく、コプロセッサに対して定義されているどの命令でも使用することができます。

10.1.1 インタフェース機能

M68000コプロセッサ・インタフェースには、応用性にすぐれた多数の機能が組み込まれています。物理的なコプロセッサ・インタフェースは、メイン・プロセッサの外部バスを使用しており、特殊目的の信号がないためインタフェースが簡素化されています。MC68030では、コプロセッサは非同期または同期バス転送プロトコルを使用することができます。メイン・プロセッサとコプロセッサ間の情報の転送には、標準バス・サイクルを使用するため、コプロセッサはコプロセッサ設計者が利用可能なあらゆる技術を駆使してインプリメントすることができます。コプロセッサは、VSLIデバイスとして、または別のシステム・ボードとして、あるいは別のコンピュータ・システムとしてインプリメントすることもできるのです。

メイン・プロセッサと M68000 のコプロセッサは、非同期バスを通して通信できるため、同じクロック周波数で動作している必要はありません。システム設計者は、特定のシステムで最適な性能が得られるように、メイン・プロセッサおよびコプロセッサの速度を選択することができます。コプロセッサが同期バス・インタフェースを使用している場合は、すべてのコプロセッサ信号およびデータは、メイン・プロセッサのクロックと同期していなければなりません。MC68881 および MC68882 浮動小数点コプロセッサは非同期バス・ハンドシェイク・プロトコルを使用します。

また、M68000コプロセッサ・インタフェースは、コプロセッサの設計を容易にします。コプロセッサの設計者は、コプロセッサ・インタフェースに適合させるだけでよく、メイン・プロセッサのアーキテクチャに関する幅広い知識は不要です。また、メイン・プロセッサはその中にコプロセッサの機能に対する特定の備えがなくても、コプロセッサと連係して動作することができます。そのため、コプロセッサを自由にインプリメントすることができます。

10.1.2 並行動作のサポート

M68000マイクロプロセッサ・ファミリのプログラミング・モデルは、シーケンシャルの非並行動作(non-concurrent)命令をベースにしています。これは、あるシーケンスの命令は実行される順に発生しなければならないことを意味します。一様なプログラマーズ・モデルを維持するために、コプロセッサ拡張機能もユーザ・レベルでシーケンシャルの非並行命令実行モデルを維持しなければなりません。すなわち、プログラマはある命令によって影響を受けるレジスタおよびメモリのイメー

ジは、これらのレジスタまたはメモリ・ロケーションにアクセスする、シーケンス内の次の命令が 実行されるときまでに、終了しているとみなすことができます。

M68000 コプロセッサ・インタフェースは、メイン・プロセッサと関連するコプロセッサ間の非並行動作に必要なすべての動作を完全にサポートします。M68000 コプロセッサ・インタフェースによって、コプロセッサの並行動作が可能ですが、コプロセッサの設計者には、シーケンシャルの非並行動作の命令実行に基づくプログラミング・モデルを維持しながら、この並行性を実現する責任があります。

たとえば、コプロセッサが命令 "B" が命令 "A" によって変更または使用される資源を、使用または変更しないと判断した場合、命令 "B" は並行して実行できます(実行用ハードウェアも利用可能な場合)。したがって、必要な命令の相互依存性およびプログラムのシーケンスが常に守られます。 MC68882 コプロセッサは並行して命令を実行しますが、MC68881 コプロセッサは並行実行は行ないません。しかし、MC68030 は、MC68881 で行なわれるコプロセッサ命令の実行と並行して命令を実行することができます。

10. 1. 3 コプロセッサ命令のフォーマット

コプロセッサの命令セットは、そのコプロセッサの設計によって定義されます。コプロセッサ命令がメイン・プロセッサの命令ストリーム中に現われると、MC68030のハードウェアがそのコプロセッサとの通信を開始し、コプロセッサとの間でその命令の実行に必要な対話を調整します。プログラマはコプロセッサが定義する命令セットおよびレジスタ・セットについてだけ知っていれば、そのコプロセッサの機能を利用することができます。

M68000のコプロセッサの命令セットは、M68000の命令セットのF系列のオペレーション・ワードのサブセットを使用しています。このオペレーション・ワードは、M68000ファミリの命令の第1ワードです。F系列のオペレーション・ワードは、ビット15~12がすべて([15:12] = [1111] 図 10-1 参照)になっており、残りのビットはコプロセッサおよび命令によって異なります。F系列のオペレーション・ワードの後にはいくらでも拡張ワードを続けることができ、それによってそのコプロセッサ命令の実行に必要な追加情報を提供します。

図10-1に示すように、F系列のオペレーション・ワードのビット9~11 は、コプロセッサの識別コード(Cp-ID)をエンコードします。MC68030はコプロセッサ識別フィールドを使用して、命令が適用されるコプロセッサを示します。Cp-IDが0のF系列のオペレーション・ワードは、MC68030のコプロセッサ命令ではありません。Cp-ID(ビット9~11)とタイプ・フィールド(ビット6~8)に0が含まれている場合、この命令はMC68030のオンチップ・メモリ管理ユニットにアクセスします。Cp-IDが0でタイプ・フィールドが非ゼロの命令は、未実装命令であり、これがあるとMC68030は例外処理を開始します。MC68030はCp-IDが0の場合には、コプロセッサ・インタフェース・バス・サイクルを発生しません(MOVES命令による場合を除く)。

 $001\sim101$ の Cp-ID コードは、現在および将来のモトローラのコプロセッサのために予約されており、 $110\sim111$ の Cp-ID コードはユーザ定義コプロセッサのために予約されています。 現在定義されているモトローラの Cp-ID コードは、001が MC68881 または MC68882 浮動小数点コプロセッサに対応しています。 したがって、モトローラのアセンブラは、MC68881 または MC68882 のコプロセッサ命令のオペレーション・コードを発生するとき、何も指定されていなかった場合は Cp-ID コー

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1		Cp-ID			タイプ				タイプ	依存		

図 10-1 F系列コプロセッサ命令のオペレーション・ワード

ド001を使用します。

コプロセッサ命令のオペレーション・ワードのビット0~8のエンコーディングは、実装されている特定の命令ごとに異なります(「10.2 コプロセッサ命令のタイプ」を参照)。

10.1.4 コプロセッサ・システム・インタフェース

コプロセッサ命令を実行するのに必要なメイン・プロセッサとコプロセッサ間の通信プロトコルは、コプロセッサ内に常駐するコプロセッサ・インタフェース・レジスタとよぶ一群のインタフェース・レジスタを使用します。MC68030のハードウェアは、これらのレジスタの1つにアクセスしてコプロセッサ命令を開始します。コプロセッサは、M68000コプロセッサ・インタフェースのために定義された一組の応答プリミティブ・コードおよびフォーマット・コードを使用し、これらのレジスタを通して、メイン・プロセッサに対するステータスおよびサービス要求の通信を行ないます。コプロセッサ・インタフェース・レジスタは、メイン・プロセッサとコプロセッサ間でオペランドを受渡しするのにも使用します。コプロセッサ・インタフェースのレジスタ・セット、応答プリミティブ、およびフォーマット・コードについては、「10.3 コプロセッサ・インタフェース・レジスタ・セット」および「10.4 コプロセッサ応答プリミティブ」を参照してください。

10. 1. 4. 1 コプロセッサの分類


M68000 コプロセッサは、バス・インタフェース機能の違いによって2つのカテゴリに分類されます。最初のカテゴリは非DMA(non-DMA)コプロセッサであり、常にバス・スレーブとして動作するコプロセッサで構成されています。第2のカテゴリはDMAコプロセッサであり、コプロセッサ・インタフェースを通してメイン・プロセッサと通信しながらバス・スレーブとして動作する一方、バス・マスタとして動作し、システム・バスを直接制御することもできます。

コプロセッサの動作に、利用可能なバス帯域幅の大部分が必要ない場合、あるいは直接メイン・プロセッサによって満足させることができない特別な要件が必要な場合、そのプロセッサは非DMAコプロセッサとしてインプリメントするのが効果的です。非DMAコプロセッサは、常にバス・スレーブとして動作するため、コプロセッサが必要とする外部バス関連の機能は、すべてメイン・プロセッサが実行します。メイン・プロセッサは、まず該当するコプロセッサ・インタフェース・レジスタ(CIR)からオペランドを読み出し、ついでファンクション・コード・ラインで適切なアドレス空間を指定し、そのオペランドを指定された実効アドレスに書き込むことによって、コプロセッサからオペランドを転送します。同様に、メイン・プロセッサはオペランドを指定された実効アドレスから読み出し、ついでコプロセッサ・インタフェースを使用してそのオペランドを該当するCIRに書き込むことによって、コプロセッサにオペランドを転送します。バス・スレーブとして動作しているコプロセッサのバス・インタフェース回路は、バス・マスタとして動作しているデバイスの場合より複雑ではありません。

メモリとコプロセッサ間のオペランド転送の効率を改善するために、比較的高い割合でバス帯域幅を使用する必要のあるコプロセッサや特別のバス要件をもつコプロセッサは、DMAコプロセッサとしてインプリメントできます。DMAコプロセッサはバス・マスタとして動作可能です。つまり、このコプロセッサはバスを要求し獲得してからそれを使用してDMA転送を行なうのに必要な、制御、アドレス、およびデータ信号をすべて提供します。しかし、DMAコプロセッサもM68000コプロセッサ・インタフェース・プロトコルを使用して、メイン・プロセッサの情報やサービスが必要になると、やはりバス・スレーブとして動作しなければなりません。

10. 1. 4. 2 プロセッサーコプロセッサ間インタフェース

図10-2は非同期の非DMA M68000コプロセッサ・インタフェースで使用する信号のブロック・



*チップ・セレクト・ロジックはコプロセッサ内部に統合することができます。 上記で規定されていないアドレス・ラインはコプロセッサ・アクセス中は"0"になります。

図10-2 非同期の非 DMA タイプ M68000 コプロセッサ・インタフェースで使用する信号

レベルでのダイヤグラムです。同期インタフェースはよく似ています。アドレス・バスの信号 A13 - A15 \pm D Cp-ID を、他のアドレス信号とともに使用してコプロセッサを選択することができるため、システム設計者は同じタイプのコプロセッサをいくつも使用して、それぞれに固有の Cp-ID を割り当てることができます。

MC68030 は標準の非同期バス・サイクルを使用して、コプロセッサ・インタフェース・レジスタ・セット内のレジスタにアクセスします。したがって、コプロセッサが自分のインタフェース・レジスタのために組み込むバス・インタフェースは、MC68030 のアドレス、データ、および制御信号のタイミングを満足していなければなりません。MC68030 のリードおよびライトのバス・サイクルに関するタイミング情報は、図 13-5から図 13-8に示してあります。MC68030 はコプロセッサ(CPU空間)バス・サイクル中は、バースト操作を要求せず、またコプロセッサ(CPU空間)バス・サイクル中は、データ・リードまたはライトを内部でキャッシュしません。MC68030 のバス操作の詳細については、「第7章 バス操作」を参照してください。

コプロセッサ命令の実行時に、MC68030 はCPU空間バス・サイクルを実行し、コプロセッサのインタフェース・レジスタ・セットにアクセスします。MC68030 は、3つのファンクション・コード出力を "H"(FC2: FC0 = 111)にドライブして、CPU空間バス・サイクルを示します。コプロセッサ・インタフェース・レジスタ・セットは、周辺デバイスのインタフェース・レジスタ・セットが通常データ空間にマップされるのと同様に、CPU空間にマップされます。コプロセッサへのアクセス中に、MC68030のファンクション・コード・ラインおよびアドレス・バスにエンコードされている情報を使用して、アクセス中のコプロセッサへのチップ・セレクト信号を発生します。他のアドレス・ラインは、インタフェース・セット内のレジスタを選択します。コプロセッサへのアクセス中に、MC68030のファンクション・コードおよびアドレス・バスにエンコードされる情報を図 10-3に示します。



図 10-3 MC68030 の CPU 空間のアドレス・エンコーディング

アドレス信号 A16-A19 は、CPU空間バス・サイクル中の CPU空間サイクルのタイプを指定します。 MC68030 に対して現在定義されている CPU 空間サイクルのタイプは、割込みアクノリッジ、ブレークポイント・アクノリッジ、およびコプロセッサ・アクセス・サイクルです。 CPU空間タイプ \$ 2(A19: A16 = 0010) はコプロセッサ・アクセス・サイクルを示します。

MC68030のアドレス・バスの信号 A13-A15 は、アクセスされているコプロセッサのコプロセッサ識別コード(Cp-ID)を指定します。このコードはコプロセッサ命令のオペレーション・ワード(図 10-1 参照)のビット 9-11 から抽出され、各コプロセッサのアクセス中にアドレス・バス上に出力されます。

したがって、MC68030のファンクション・コード信号およびアドレス・バスのビット A13-A19 をデコードすることによって、任意のコプロセッサの固有のチップ・セレクト信号を発生することができます。ファンクション・コード信号および A16-A19 は、コプロセッサへのアクセスを示し、A13-A15 は7つのコプロセッサ(001から111)のどれにアクセスしているかを示します。MC68030のアドレス・バスのビット A20-A31 および A5-A12 は、コプロセッサへのアクセス中は常に0です。MC68010 は MOVES 命令を使用して CPU 空間でのコプロセッサ・アクセス・サイクルをエミュレートすることができます。

10. 1. 4. 3 コプロセッサ・インタフェース・レジスタ(CIR)の選択

図 10-4に、コプロセッサ・アクセス中にメイン・プロセッサの CPU アドレス空間の固有領域をアドレス指定する、MC68030 のアドレス・バス上の値を示します。 MC68030 アドレス・バスの信号 A0-A4 は、アクセスされているコプロセッサ・インタフェース・レジスタ (CIR)を選択します。 M68000 コプロセッサ・インタフェースのレジスタ・マップを図 10-5 に示します。 個々のレジスタの詳細については、「10.3 コプロセッサ・インタフェース・レジスタ・セット」を参照してください。

10.2 コプロセッサ命令のタイプ

M68000 コプロセッサ・インタフェースは4つのカテゴリのコプロセッサ命令、すなわち、汎用、 条件付き、コンテキスト・セーブおよびコンテキスト・リストアをサポートしています。

カテゴリ名は、そのカテゴリのコプロセッサ命令が供給する操作のタイプを示します。また、この命令のカテゴリは、コプロセッサ命令を起動し、命令を完全に実行させるのに必要なメイン・プロセッサとコプロセッサ間の通信プロトコルを開始するために、MC68030がアクセスするコプロセッサ・インタフェース・レジスタも決定します。汎用命令および条件付き命令のカテゴリに入る命令を実行している間、コプロセッサは M68000 コプロセッサ・インタフェースのために定義されているコプロセッサ応答プリミティブ・コードを使用して、メイン・プロセッサからのサービスを要求したり、メイン・プロセッサに対してステータスを提示したりすることができます。コンテキスト・セーブおよびコンテキスト・リストアのカテゴリの命令を実行している間、コプロセッサは

CPU空間のアドレス




図10-4 MC68030のCPU空間のコプロセッサ・アドレス・マップ

31		15	0
00	応答*	制御*	
04	セーブ	リストア*	
08	オペランド・ワード	コマンド*	
oc	(予約)	条件*	
10	オペラ	ンド*	
14	レジスタ・セレクト	(予約)	
18	命令ア	ドレス	
10	オペランド	・アドレス	

図10-5 コプロセッサ・インタフェース・レジスタ・セットのマップ

M68000 コプロセッサ・インタフェース用に定義されているコプロセッサ・フォーマット・コードを使用して、自分のステータスをメイン・プロセッサに提示します。

10. 2. 1 コプロセッサの汎用命令

汎用コプロセッサ命令カテゴリには、個々のコプロセッサに対して定義されているデータ処理命 令および他の汎用命令があります。

10. 2. 1. 1 フォーマット

図10-6に汎用タイプの命令のフォーマットを示します。

説明の都合上、ここではすべての汎用命令にcpGENというニーモニックを使用しています。特定の汎用命令のニーモニックは、通常それが実行する操作のタイプおよび適用されるコプロセッサを示唆するようになっています。コプロセッサ命令を表わすのに使用する実際のニーモニックおよびシンタックスは、そのコプロセッサ命令のオブジェクト・コードを生成するアセンブラまたはコンパイラのシンタックスによって決まります。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	(Cp-ID		0	0	0			実効ア	ドレス		
						コプロ	コセッサ	37	ンド						
			オフ	プション	の実効	アドレ	スまたし	はコプロ	コセッち	广定袭抗	は張ワー	- ド			

図10-6 コプロセッサ汎用命令フォーマット(cpGEN)

汎用タイプのコプロセッサ命令は、必ず最低2ワードで構成されています。この命令の第1ワード はF系列のオペレーション・コード(ビット [15:12] = 1111)です。

F系列のオペレーション・コードのCp-IDフィールドは、コプロセッサへのアクセス中に、シス テム内のどのコプロセッサがそのコプロセッサ命令を実行するかを示します。Cp-IDは、コプロセ ッサ・インタフェース・レジスタ(「10. 1. 4. 2 プロセッサ-コプロセッサ間インタフェース」参照) へのアクセス中に、アドレス・ラインA13-A15に出力されます。

ビット[8:6] = 000 でその命令が汎用命令カテゴリのものであることを示します。F系列のオペ レーション・コードのビット0-5を使用して、標準のM68000の実効アドレス指示フィールド(「2.5 実効アドレス・エンコーディングの概要」参照)をエンコードすることができます。cpGEN命令の実 行中、コプロセッサはコプロセッサ応答プリミティブを使用して、MC68030にその命令に必要な実 効アドレス計算を実行するよう要求することができます。MC68030はF系列オペレーション・コー ドの実効アドレス指示フィールドを使用して、実効アドレッシング・モードを決めます。コプロセ ッサが実効アドレス計算を要求しなかった場合は、ビット0-5にはどんな値があってもかまいませ ん("don't care")。

汎用タイプの命令の第2ワードは、コプロセッサのコマンド・ワードです。メイン・プロセッサは このコマンド・ワードをコマンド用CIRに書き込んで、コプロセッサによる命令の実行を開始します。 汎用のコプロセッサ命令の中には、コプロセッサ・コマンド・ワードの次にオプションでいくつ かの拡張ワードを含むものがあります。これらのワードは、コプロセッサ命令の実行に必要な追加 情報を提供します。たとえば、コプロセッサがコプロセッサ命令の実行中に、MC68030に対して実 効アドレスの計算を要求した場合、その計算に必要な情報は実効アドレス拡張ワードとして命令の フォーマットの中に含まれていなければなりません。

10. 2. 1. 2 プロトコル

cpGEN命令は、図10-7に示すプロトコルに従って実行されます。メイン・プロセッサは、命令 のコマンド・ワードをコマンド用CIRに書き込むことによって、コプロセッサとの通信を開始します。 次に、コプロセッサはそのコマンド・ワードをデコードして、cpGEN命令の処理を開始します。コ プロセッサ・コマンド・ワードの解釈は、そのコプロセッサの設計によって規定されており、 MC68030 はデコードは行ないません。

コプロセッサは命令を実行している間、応答用CIRに適当なコプロセッサ応答プリミティブ・コー ドを置くことによって、メイン・プロセッサに対してサービスを要求し、ステータスを提示するこ とができます。メイン・プロセッサはコマンド用 CIR に書き込んだのち、応答用 CIR を読み出して それに適宜応答します。コプロセッサは、命令の実行を終了するか、あるいは命令を実行するため にメイン・プロセッサからサービスを受ける必要がなくなると、その旨を応答してプロセッサを解 放します。そうすると、メイン・プロセッサは命令ストリームの次の命令の実行に移ります。しか し、トレース例外が保留されていた場合、MC68030はコプロセッサがcpGEN命令に関連するすべ ての処理の終了を示すまで、コプロセッサとの通信を終了しません(「10.5.2.5 トレース例外」参照)。

図10-7に示すコプロセッサ・インタフェース・プロトコルによって、コプロセッサは汎用カテゴ

メイン・プロセッサ

1) 応答プリミティブが要求するサービスを実行する。

 (コプロセッサ応答プリミティブが "Come Again" (再帰要求)を示していれば)M3へ戻る(注1参照)。 コプロセッサ

- M1 F系列のオペレーション・ワードを認識する。
- - C2 (メイン・プロセッサのサービスが要求される間)、次のス
- テップ 1) および 2) を実行する。 M3 応答用CIRからコプロセッサ応答プリミティブ・コードを↔ 1) 応答用CIR に適当な応答プリミティブ・コードを置
 - デプリミティブ・コードを↔ 1) 応答用 CIR に適当な応答ブリミティブ・コードを置くことによって、サービスを要求する。
 - 2) メイン・プロセッサからサービスを受ける。
 - C3 応答用 CIR で "No Come Again" (再帰不要)を示す。
 - C4 コマンドの実行を終了する。
 - C5 応答用 CIR で "処理終了"を示す。

M4 次の命令の実行に移る(注2参照)。

読み出す。

- 注: 1. "Come Again"は、コプロセッサがメイン・プロセッサのサービスをさらに要求していることを示します。
 - 2. 次の命令は、この時点で走査用 PC が指すオペレーション・ワードになります。 MC68030 の走査用 PC については、「10.4.1 走査用 PC | を参照してください。

図10-7 汎用のカテゴリの命令に対するコプロセッサ・インタフェース・プロトコル

リの命令の動作を定義することができます。つまり、メイン・プロセッサは命令のコマンド・ワードをコマンド用 CIR に書き込むことによって命令の実行を開始し、応答用 CIR を読み出して次の行動を決定するのです。コプロセッサ命令の実行は、コプロセッサの内部動作およびメイン・プロセッサからのサービスを要求する応答プリミティブを使用して定義されます。この命令プロトコルによって、汎用命令カテゴリの中で広範囲な操作を実行することができます。

10. 2. 2 条件付きコプロセッサ命令

条件付き命令カテゴリは、コプロセッサ動作に基づいてプログラムの制御を行ないます。コプロセッサは条件を評価し、メイン・プロセッサに真/偽の回答を返します。メイン・プロセッサは、この真/偽の応答に基づいて命令の実行を終了します。

条件付きカテゴリの命令を組み込むことにより、メイン・プロセッサおよびコプロセッサのハードウェアを効果的に使用することができます。命令に対して指定されている条件は、コプロセッサ動作に関連しているため、コプロセッサによって評価されます。しかし、条件評価に続く命令終了は直接メイン・プロセッサの動作に関連しています。フローの変更、バイトの設定、あるいはTRAP操作は、メイン・プロセッサのアーキテクチャの中にその命令セットに対する操作が組み込まれているため、メイン・プロセッサが実行します。

図10-8に条件付きカテゴリのコプロセッサ命令のためのプロトコルを示します。メイン・プロセッサは、条件用 CIR に条件選択コードを書き込むことによって、このカテゴリの命令の実行を開始します。コプロセッサは条件選択コードをデコードして、評価すべき条件を知ります。コプロセッサは応答プリミティブを使用して、メイン・プロセッサにその条件に必要なサービスを提供するよう要求することができます。条件評価が終了すると、コプロセッサは応答用 CIR にヌル(Null) プリミティブ(「10.4.4 ヌル・プリミティブ」参照)を置いて、メイン・プロセッサに真/偽の回答を返します。メイン・プロセッサは、コプロセッサからの条件評価の結果を受け取ると、そのコプロセッサ命令の実行を終了します。

メイン・プロセッサ

コプロセッサ

- M1 F系列のオペレーション・ワードを認識する。
- M2 コプロセッサの条件選択コードを条件用CIRに書き込む。 $\longrightarrow C1$ 条件選択コードをデコードして、条件の評価を開始する。
 - C2 (メイン・プロセッサのサービスを必要とする間)、次のス
- M3 応答用CIRからコプロセッサ応答プリミティブ・コード↔ を読み出す。
 - 1) 応答プリミティブが要求するサービスを実行する。
 - 2) コプロセッサ応答プリミティブが "Come Again" (再帰要求)を示していれば M3 へ戻る(注1参照)。
- テップ1) および2) を実行する。
 - 1) 応答用 CIR に適当な応答プリミティブ・コードを置 くことによってサービスを要求する。
 - 2) メイン・プロセッサからサービスを受ける。
- C3 条件評価を終了する。
- C4 応答用 CIR に真/偽の条件結果とともに "No Come Again" (再帰不要)ステータスを返す。

- M4 次の命令の実行に移る(注2参照)。
- 注:1. ヌル・プリミティブを除き、"Come Again"のプリミティブ属性が可能なすべてのコプロセッサ応答プリミティブは、条件付 きのカテゴリの命令の実行中に使用したときは、必ず"Come Again"を示さなければなりません。これらのプリミティブの 1つで "Come Again" 属性が示されなかった場合、メイン・プロセッサはプロトコル違反の例外処理(「10. 5. 2. 1 プロトコ ル違反」参照)を開始します。
 - 図10-8 条件付きカテゴリの命令に対するコプロセッサ・インタフェース・プロトコル

10. 2. 2. 1 コプロセッサ条件分岐命令

条件付き命令カテゴリには、2種類のM68000ファミリ分岐命令のフォーマットがあります。これ らの命令は、コプロセッサの動作に関連する条件に基づいて分岐します。これらの命令は、M68000 ファミリの命令セットの条件分岐命令と同様に実行されます。

10. 2. 2. 1. 1 フォーマット 図10-9に、ワード長のディスプレースメントを提供するコプロセ ッサ条件分岐命令のフォーマットを示します。また、図10-10にロング・ワード・ディスプレース メントを含む命令のフォーマットを示します。コプロセッサ条件分岐命令の第1ワードは、F系列の オペレーション・ワードです。ビット[15:12] = 1111 およびビット[11:9]には、その条件を評価 するコプロセッサの識別コードが含まれています。ビット[8:6]の値は、分岐命令のワードまたは ロング・ワード・ディスプレースメント・フォーマットを識別し、それぞれcpBcc.WまたはcpBcc. Lニーモニックで指定されます。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1		Cp-ID		0	1	0		条	件選択	コード		
	1 1 1 1 Cp-ID 0 1 0 条件選択コード オプションのコプロセッサ定義拡張ワード														
		-				ディス	プレー	スメン	F						

図 10-9 コプロセッサ条件付き命令での分岐(cpBcc. W)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
1	1	1	1		Cp-ID		0 1 1 条件選択コード										
				オ	プション	のコフ	プロセッ	サ定義	拡張ワ	ード							
					ディ	スプレ	ノースメ	ントー	一上位								
					ディ	スプレ	ノースメ	ントー	一下位								

図 10-10 コプロセッサ条件付き命令での分岐(cpBcc. L)

F系列のオペレーション・ワードのビット[0-5]は、コプロセッサ条件選択フィールドです。 MC68030がオペレーション・ワード全体を条件用 CIR に書き込むと、コプロセッサが分岐命令の実行を開始します。コプロセッサはビット[0-5]を使用して、評価すべき条件を知ります。

コプロセッサが条件を評価するための追加情報を必要とする場合、分岐命令フォーマットの拡張ワードの中にこの情報を含めておくことができます。F系列のオペレーション・ワードに続く拡張ワード数は、そのコプロセッサの設計によって決められます。cpBcc命令フォーマットの最後のワードには、分岐の条件が満足されたときの分岐先のアドレスを計算するためにメイン・プロセッサが使用するディスプレーメントが含まれています。

10. 2. 2. 1. 2 プロトコル 図10-8にcpBcc.LおよびcpBcc.W命令のプロトコルを示します。メイン・プロセッサは、F系列のオペレーション・ワードを条件用 CIR に書き込んで、コプロセッサに条件選択コードを転送することによって、その命令を開始します。メイン・プロセッサは、応答用 CIR を読み出して次に行なう行動を決定します。コプロセッサは応答プリミティブを返して、条件の評価に必要なサービスを要求することができます。コプロセッサが「偽」の条件評価の回答を返した場合、メイン・プロセッサは命令ストリームの次の命令を実行します。コプロセッサが「真」の条件評価の回答を返した場合、プロセッサはMC68030の走査PC(「10. 4. 1 走査用PC」参照)にディスプレースメントを加算し、メイン・プロセッサが実行する次の命令のアドレスを求めます。走査 PC はアドレスが計算されるとき、命令ストリームのディスプレースメントの第1ワードのロケーションを指していなければなりません。ディスプレースメントは2の補数の整数であり、16 ビット・ワードまたは32 ビット・ロング・ワードのいずれかです。プロセッサは、16 ビットのディスプレースメントをロング・ワード値に符号拡張してからデスティネーション・アドレスの計算を行ないます。

10. 2. 2. 2 コプロセッサ条件でのセット

"コプロセッサ条件でのセット"命令は、コプロセッサが評価した条件に基づいてフラグ(データ可変バイト)のセットまたはリセットを行ないます。この命令の動作は、M68000ファミリの命令セットのScc命令の動作に類似しています。Scc命令およびcpScc命令は直接的にプログラムのフローを変更することはありませんが、プログラムのフローに影響を与えるフラグをセットするのによく使用します。

10. 2. 2. 2. 1 フォーマット 図 10-11 に cpScc のニーモニックで表わされる "コプロセッサ条件でのセット" 命令のフォーマットを示します。

cpScc命令の第1ワードは、F系列のオペレーション・ワードです。このワードはビット[9-11] に Cp-IDフィールドを含みビット[8:6]が001となっており、cpScc命令を示しています。F系列のオペレーション・ワードの下位6ビットは、M68000ファミリの実効アドレッシング・モード(Γ 2.5 実効アドレス・エンコーディングの概要」参照)をエンコードするために使用します。

cpScc命令の第2ワードは、ビット[0-5]にコプロセッサの条件選択コードを含んでいます。このワードのビット[6-15]は、モトローラによって予約されていますので、将来のM68000製品との互換性を確保するために0にしておいてください。このワードを条件用 CIR に書き込んでcpScc命令を開始します。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
1	1	1	1		Cp - II)	0	0	1	1 実効アドレス								
											弇	华選択	マコード					
				才	プショ	ンのコ	プロセ	ッサ定義	最拡張ワ	- K								
				オプシ	/ョンの	実効ア	ドレス	拡張ワ	ード(0	- 5 ワ -	- ド)							

図 10-11 コプロセッサ条件でのセット(cpScc)

コプロセッサが条件を評価するために追加情報を必要とする場合、命令に拡張ワードを含めて、その情報を供給することができます。これらの拡張ワードはコプロセッサの条件選択フィールドを含むワードに続き、その数はコプロセッサの設計によって決まります。

cpScc命令フォーマットの最後の部分は、 $0\sim5$ 個の実効アドレス拡張ワードを含んでいます。これらのワードには、F系列オペレーション・ワードのビット[0-5]で指定される実効アドレスの計算に必要な追加情報があります。

10. 2. 2. 2. 2 プロトコル 図10-8にcpScc命令のプロトコルを示します。MC68030は、F系列オペレーション・ワードの次のワードを条件用 CIR に書き込むことによって、コプロセッサに条件選択コードを転送します。次にメイン・プロセッサは、応答用 CIR を読み出して次に行なうべき動作を決定します。コプロセッサは応答プリミティブを返して、その条件を評価するのに必要なサービスを要求することができます。cpScc命令の動作は、コプロセッサからメイン・プロセッサに返される条件評価の回答によって異なります。コプロセッサが「偽」の評価結果を返した場合、メイン・プロセッサはF系列のオペレーション・ワードのビット [0-5] で指定される実効アドレスを計算し、そのアドレスにあるバイトをFALSE(全ビットがクリア)に設定します。コプロセッサが「真」の評価結果を返した場合、メイン・プロセッサは実効アドレスにあるバイトをTRUE(全ビットが1にセット)に設定します。

10. 2. 2. 3 コプロセッサ条件テスト・デクリメント分岐

"コプロセッサ条件テスト・デクリメント分岐"命令の操作は、MC68000ファミリの命令セットのDBcc命令に類似しています。この操作はコプロセッサによる条件評価結果、およびメイン・プロセッサ内のループ・カウンタに基づいて実行され、多くの高級言語で使用されているDO-UNTIL 構造を実現するのに好都合です。

10. 2. 2. 3. 1 フォーマット 図 10-12 に DBcc のニーモニックで表わされる "コプロセッサ条件 テスト・デクリメント分岐"命令のフォーマットを示します。

cpDBcc 命令の第1ワードはF系列のオペレーション・ワードです。このワードはビット [9-11] にCp-IDフィールドを含み、ビット [8:3] は001001 となっていて cpDBcc 命令を示します。この操作ワードのビット [0:2] は、命令実行中にループ・カウンタとして使用するメイン・プロセッサのデータ・レジスタを指定します。

cpDBcc命令の第2ワードには、ビット [0-5] にコプロセッサ条件選択コードが含まれています。ビット [6-15] は将来のM68000製品との互換性を維持するために0になっていなければなりません。このワードは条件用CIRに書き込まれると、コプロセッサはcpDBcc命令の実行を開始します。コプロセッサが条件を評価するために追加情報を必要とする場合、cpDBcc命令はその情報を拡張ワードに含めることができます。これらの拡張ワードは、cpDBcc命令フォーマットでコプロセッサの条件選択フィールドを含むワードに続いています。

命令の最後のワードには、cpDBcc命令に対するディスプレースメントがあります。このディスプレースメントは、デスティネーション・アドレスの計算に使用するときは、ロング・ワードに符号拡張される2の補数形式の16ビット値です。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	U
1	1	1	1		Cp - ID		0	0	1	0	0	1	実	カアド	レス
				(子	·約)			5	条件選拔	7-1-					
				オ	プショ	ンのコ	プロセ	ッサ定	逸拡張 ,	フード					
						デ	ィスプレ	ノースメ	ント						

図10-12 "コプロセッサ条件のテスト、デクリメントおよび分岐"命令のフォーマット(cpDBcc)

10. 2. 2. 3. 2 プロトコル 図10-8にcpDBcc命令のプロトコルを示します。MC68030はオペレーション・ワードの次のワードを条件用 CIR に書き込むことによって、コプロセッサに条件選択コードを転送します。ついでメイン・プロセッサは、応答用 CIR を読み出して次に行なうべき動作を決定します。コプロセッサは応答プリミティブを使用して、その条件を評価するのに必要なサービスを要求します。コプロセッサが「真」の評価結果を返した場合、メイン・プロセッサは命令ストリーム内の次の命令を実行します。コプロセッサが「偽」の評価結果を返した場合、メイン・プロセッサはF系列のオペレーション・ワードのビット [0-2] で指定されるレジスタの下位ワードをデクリメントします。デクリメントした後のレジスタの内容がマイナス1(-1)であった場合、メイン・プロセッサは命令ストリーム内の次の命令を実行します。デクリメント後のレジスタの内容がマイナス1(-1)以外の場合、メイン・プロセッサはデスティネーション・アドレスに分岐して命令の実行を継続します。

MC68030 は走査 PC (Γ 10. 4. 1 走査用 PC 」参照)にディスプレースメントを加算し、次の命令のアドレスを求めます。走査 PC はデスティネーション・アドレスが計算されるときには、命令ストリームの 16 ビット・ディスプレースメントを指していなければなりません。

10. 2. 2. 4 コプロセッサ条件でのトラップ

"コプロセッサ条件でのトラップ"命令によって、プログラマはコプロセッサ動作に関連する条件に基づいて例外処理を開始させることができます。

10. 2. 2. 4. 1 フォーマット 図10-13にcpTRAPccのニーモニックで表わされる "コプロセッサ条件でのトラップ"命令のフォーマットを示します。

F系列オペレーション・ワードはビット [9-11] にCP-IDフィールド、ビット [8:3] に001111 をもち、cpTRAPcc命令を示します。cpTRAPccF系列オペレーション・ワードは、命令フォーマットに含まれているオプションのオペランド・ワード数を指定します。この命令のフォーマットに含めることができるオペランド数は、0、1、または2個です。

cpTRAPcc命令フォーマットの第2ワードには、ビット [0-5] にコプロセッサ条件選択コードがあります。ビット [6-15] は将来の M68000 製品との互換性を維持するために0 になっていなければなりません。コプロセッサの条件用 CIR にこのワードを書き込むと、コプロセッサは cpTRAPcc命令の実行を開始します。

コプロセッサが条件を評価するために追加情報を必要とする場合、命令はその情報を拡張ワードに含めることができます。これらの拡張ワードは、cpTRAPcc命令フォーマットでコプロセッサの条件選択フィールドを含むワードに続いています。

cpTRAPccのF系列オペレーション・ワードのオペランド・ワードがコプロセッサ定義の拡張ワードに続きます。これらのオペランド・ワードは、MC68030によって明示的に使用されませんが、cpTRAPcc 例外処理ルーチンが参照する情報の保持に使用することができます。F系列操作ワードのビット [0-2] の有効なエンコーディングおよび対応するオペランド・ワードを表 10-1 に示します。これらのビットの他のエンコーディングは、cpTRAPcc 命令では無効です。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1		Cp - ID		0	0	1	1	1	1	11	レーション・	₹- ド
				(予	約)						5	条件選 抄	1-55	÷	
				オ	プショ	ンのコ	プロセ	ッサ定	逸拡張 ,	フード					
						7	ナプショ	ンのワ	- F						
					ま	たはロ	ング・	ワード	・オペ	ランド					

図 10-13 コプロセッサ条件でのトラップ(cpTRAPcc)

10. 2. 2. 4. 2 プロトコル 図10-8に cpTRAPcc 命令のプロトコルを示します。 MC68030 はオペレーション・ワードの次のワードを条件用 CIR に書き込むことによって、コプロセッサに条件選択コードを転送します。メイン・プロセッサは、応答用 CIR を読み出して次に行なうべき動作を決定します。コプロセッサは応答プリミティブを使用して、その条件を評価

表 10-1 cpTRAPcc のオペレーション モードのエンコーディング

Opモード	命令フォーマットの オプションのワード数
010	1
011	2
100	0

するのに必要なサービスを要求することができます。コプロセッサが「真」の評価結果を返した場合、メイン・プロセッサはcpTRAPcc例外(「10. 5. 2. 4 cpTRAPcc命令トラップ」参照)に対する例外処理を開始します。コプロセッサが「偽」の評価結果を返した場合、メイン・プロセッサは命令ストリームの次の命令を実行します。

10. 2. 3 コプロセッサのコンテキスト・セーブおよびコンテキスト・リストア

M68000 コプロセッサ・インタフェースのコプロセッサのコンテキスト・セーブおよびコンテキスト・リストア命令カテゴリは、マルチタスキングのプログラム環境をサポートします。マルチタスキング環境では、コプロセッサのコンテキストをそのコプロセッサ動作と非同期に変更する必要があります。つまり、コプロセッサはコンテキスト変更操作を開始するために、汎用または条件付きカテゴリの命令を実行している間、任意の時点で割込みを受ける可能性があります。

汎用および条件付き命令カテゴリとは対照的に、コンテキスト・セーブおよびコンテキスト・リストア命令カテゴリは、応答プリミティブを使用しません。これらの命令の実行中は、M68000 コプロセッサ・インタフェースで定義される1組のフォーマット・コードで、メイン・プロセッサにステータス情報を知らせます。これらのコプロセッサ・フォーマット・コードについては、「10. 2. 3. 2 コプロセッサ・フォーマット・ワード」で詳しく説明しています。

10. 2. 3. 1 コプロセッサの内部状態フレーム

コンテキスト・セーブ(cpSAVE)命令およびコンテキスト・リストア(cpRESTORE)命令は、メモリとコプロセッサ間でコプロセッサ内部状態フレームを転送します。このコプロセッサの内部状態フレームは、コプロセッサの動作状態を表わしています。cpSAVE命令およびcpRESTORE命令を使用して、コプロセッサの動作を中断し、現在実行中の動作に関連するコンテキストをセーブして、新しいコンテキストでコプロセッサの動作を開始することができます。

cpSAVE命令はコプロセッサの内部状態フレームを、ロング・ワードのエントリのシーケンスとしてメモリに格納します。図10-14にコプロセッサ状態フレームのフォーマットを示します。

cpSAVE命令の実行中に、MC68030は命令のオペレーション・ワードにある情報から状態フレームの実効アドレスを計算し、その実効アドレスにフォーマット・ワードを格納します。プロセッサはコプロセッサの状態フレームを構成するロング・ワードを、実効アドレスとフォーマット・ワードの長さフィールド×4の和で指定されるアドレスから、メモリ・アドレスの降順に書き込みます。cpRESTORE命令の実行中、MC68030は状態フレーム内のフォーマット・ワードとロング・ワードを命令のオペレーション・ワードで指定されている実効アドレスから昇順に読み出します。

プロセッサはコプロセッサのフォーマット・ワードを、メモリ内の状態フレームの最下位アドレスに格納します。このワードは、cpSAVE命令およびcpRESTORE命令の両方で最初のワードとして転送されます。フォーマット・ワードの次のワードは、コプロセッサの状態フレームに関連する情報を含んでいませんが、状態フレームの中の情報のサイズを4バイトの倍数で保持する役割を果たします。フォーマット・ワードに続くエントリ(上位のアドレスにある)の数が決められます。

セーブの順序	リストア の順序	31	23		15		0
0	0	フォー	ーマット	長さ		(未使用、予約)	
n	1			コプロセッ	サの内部情報		
n-1	2						
n-2	3						
•	•			•	•		
•	•				•		
•	•				•		1
1	n						

図10-14 メモリ内でのコプロセッサ状態フレームのフォーマット

コプロセッサ状態フレーム内の情報は、そのコプロセッサの動作のコンテキストを記述しています。この中にはプログラムからは見えない状態情報があり、またオプションによってプログラムで調べることができる状態情報も入っています。プログラムで見えない状態情報は、内部レジスタ値またはステータス情報で、プログラムではアクセスできないがコプロセッサが中断時点から動作を再開するために必要な情報です。プログラムで見える情報には、コプロセッサのプログラミング・モデルにあり、コプロセッサ命令セットを使用して直接にアクセス可能なすべてのレジスタの内容が含まれます。cpSAVE命令でセーブされる情報の中には、プログラムで見えない情報が入っていなければなりません。プログラムで見えるコプロセッサの状態をセーブするためのcpGEN命令が用意されている場合、cpSAVE命令およびcpRESTORE命令は、セーブまたはリストアの操作での割込み待ち時間を最小にするために、プログラムで見えない情報だけを転送しなければなりません。

10. 2. 3. 2 コプロセッサ・フォーマット・ワード

コプロセッサはcpSAVE命令およびcpRESTORE命令の実行中に、コプロセッサ・フォーマット・ワードを使用してメイン・プロセッサにステータス情報を送信します。M68000コプロセッサ・インタフェースに対して定義されているフォーマット・ワードを表10-2に示します。

コプロセッサ・フォーマット・ワードの上位バイトには、メイン・プロセッサにコプロセッサ・ステータス情報を送信するのに使用するコードが含まれています。MC68030は、エンプティ/リセット(empty/reset)、ノット・レディ(not ready)、無効(invalid)、および有効(valid)の4種類のフォーマット・ワードを認識します。MC68030は予約されているフォーマット・コード(\$03-\$0F)を無効フォーマット・ワードとして解釈します。コプロセッサ・フォーマット・ワードの下位バイトは、コプロセッサ状態フレームのサイズをバイトで(\$062500)指定します。こ

表 10-2 コプロセッサ・フォーマット・ワードのエンコーディング

フォーマット・コード	長さ	意味
00	XX	エンプティ/リセット
01	XX	ノット・レディ、再帰要求
02	XX	無効フォーマット
03-oF	XX	未定義、予約
10-FF	長さ	有効フォーマット、コプロセッサ定義

の値は有効なフォーマット・コードの場合のみ重要です(Γ 10. 2. 3. 2. 4 有効フォーマット・ワード」参照)。

10. 2. 3. 2. 1 エンプティ/リセット・フォーマット・ワード コプロセッサは cpSAVE 命令の実行中にエンプティ/リセット・フォーマット・コードを返し、コプロセッサがユーザ固有の情報を含んでいないことを示します。すなわち、前にエンプティ/リセット・フォーマット・コードを伴う cpRESTORE を実行してから、あるいはハードウェア・リセットを行なってから、コプロセッサ命令が実行されていないことを示しています。 cpSAVE 命令の開始時にメイン・プロセッサがセーブ用 CIR からエンプティ/リセット・フォーマット・ワードを読み出した場合、メイン・プロセッサは cpSAVE 命令の中で指定されている実効アドレスにフォーマット・ワードを格納し、次の命令の実行に移ります。

メイン・プロセッサは、cpRESTORE命令の実行中にメモリからエンプティ/リセット・フォーマット・ワードを読み出すと、そのフォーマット・ワードをリストア用CIRに書き込みます。次に、メイン・プロセッサはリストア用CIRを読み出し、コプロセッサがエンプティ/リセット・フォーマット・ワードを返した場合は、次の命令の実行に移ります。メイン・プロセッサはエンプティ/リセット・フォーマット・コードをリストア用CIRに書き込むことによって、コプロセッサを初期化することができます。コプロセッサはエンプティ/リセット・フォーマット・コードを受け取ると、現在実行中の動作を終了し、メイン・プロセッサが次のコプロセッサ命令を開始するのを待ちます。特に、エンプティ/リセット・フォーマット・ワードのcpRESTORE命令の場合、コプロセッサは以前にcpSAVE命令が実行されていれば、他のコプロセッサ命令を実行する前にこのフォーマット・ワードを返します。したがって、エンプティ/リセット状態フレームは、このフォーマット・ワードとそれに続くメモリ内の予約ワードだけで構成されます(図10-14参照)。

10. 2. 3. 2. 2 ノット・レディ・フォーマット・ワード メイン・プロセッサがセーブ用 CIR を読み出して cpSAVE 命令を開始すると、コプロセッサはノット・レディ・フォーマット・ワードを返すことによって、セーブ操作を遅らせることができます。すると、メイン・プロセッサは保留されている割込みをサービスしてから、再びセーブ用 CIR を読み出します。

このノット・レディ・フォーマット・ワードは、コプロセッサが自分の内部状態をセーブできる 状態になるまでセーブ操作を延期します。cpSAVE命令は、汎用または条件付きコプロセッサ命令 の実行を中断します。コプロセッサは、cpRESTORE命令で適切な状態がリストアされると、中断 した命令を再開することができます。コプロセッサ命令の実行を終了するために、それ以上メイン・ プロセッサのサービスを受ける必要がなくなった場合、その命令を終了させてセーブされる状態の サイズを小さくするほうが効率的なことがあります。コプロセッサの設計者は、メイン・プロセッ サがcpSAVE命令を実行したときは、命令を終了させるのと、いったん中断して後で再開するのと どちらが効率的であるか考慮しなければなりません。

メイン・プロセッサがフォーマット・ワードをリストア用 CIR に書き込むことによって cpRESTORE 命令を開始したときは、コプロセッサは一般に現在実行中の命令を終了し、メイン・プロセッサが供給する状態フレームをリストアする必要があります。したがって、cpRESTORE 命令の実行中は普通コプロセッサはノット・レディ・フォーマット・ワードを返しません。何らかの理由でコプロセッサがcpRESTORE 操作を遅らせる場合、コプロセッサはメイン・プロセッサがリストア用 CIR を読み出したときに、ノット・レディ・フォーマット・ワードを返すことができます。 cpRESTORE 命令の実行中に、メイン・プロセッサがリストア用 CIR からノット・レディ・フォーマット・ワードを読み出した場合、メイン・プロセッサは保留されている割込みをサービスせずに、再びリストア用 CIR を読み出します。

10. 2. 3. 2. 3 無効フォーマット・ワード cpRESTORE命令を開始するために、リストア用 CIR に置かれたフォーマット・ワードが有効コプロセッサ状態フレームを記述していなかったときは、コ

プロセッサはリストア用 CIR に無効フォーマット・ワードを返します。メイン・プロセッサが cpRESTORE 命令の実行中にこのフォーマット・ワードを読み出すと、制御用 CIR にアボート・マスクを書き込み、フォーマット・エラーの例外処理を開始します。アボート・マスクの最下位 2 ビットは 01 で、最上位 14 ビットは 定義されていません。

コプロセッサはメイン・プロセッサがcpSAVE 命令を開始したとき、通常セーブ用 CIR に無効フォーマット・ワードを置きません。しかし、以前に開始したcpSAVE 命令またはcpRESTORE 命令の実行中は、次のcpSAVE 命令を開始できない場合があります。この場合、コプロセッサは別のcpSAVE 命令またはcpRESTORE 命令の実行中に、cpSAVE 命令を開始するためにメイン・プロセッサがセーブ用 CIR を読み出したときに、無効フォーマット・ワードを返すことができます。メイン・プロセッサがセーブ用 CIR から無効フォーマット・ワードを読み出した場合、アボート・マスクを制御用 CIR に書き込み、フォーマット・エラー例外処理(「10.5.1.5 フォーマット・エラー」参照)を開始します。

10. 2. 3. 2. 4 有効フォーマット・ワード メイン・プロセッサがcpSAVE命令の実行中に、セーブ用 CIR から有効フォーマット・ワードを読み出すと、長さフィールドを使用してセーブするコプロセッサ状態フレームのサイズを決めます。cpRESTORE命令の実行中、メイン・プロセッサは命令の実効アドレスから読み出した有効フォーマット・ワードの長さフィールドを使用して、リストアするコプロセッサ状態フレームのサイズを決めます。

有効フォーマット・ワードの長さフィールドは、コプロセッサ状態フレームのサイズを表わしており、4バイトの倍数でなければなりません。cpSAVE命令またはcpRESTORE命令の実行中に、メイン・プロセッサが4バイトの倍数でないサイズの有効フォーマットの長さフィールドを検出した場合、メイン・プロセッサはアボート・マスク(「10. 2. 3. 2. 3 無効フォーマット・ワード」参照)を制御用 CIR に書き込み、フォーマット・エラー例外処理を開始します。

10. 2. 3. 3 コプロセッサ・コンテキスト・セーブ命令

M68000 コプロセッサ・コンテキスト・セーブ命令カテゴリには、1つの命令が定義されています。cpSAVE のニーモニックで表わされるコプロセッサ・コンテキスト・セーブ命令によって、汎用または条件付き命令カテゴリのコプロセッサ命令の実行に関係なく、コプロセッサのコンテキストをダイナミックにセーブすることができます。cpSAVE 命令の実行中に、コプロセッサはコプロセッサ・フォーマット・コードを使用してメイン・プロセッサにステータス情報を知らせることができます。

10. 2. 3. 3. 1 フォーマット 図 10-15 に cpSAVE 命令のフォーマットを示します。この命令の第1ワードは F 系列のオペレーション・ワードで、その中のビット [9-11] にコプロセッサの識別コードがあり、ビット [0-5] に M68000 の実効アドレス・コードが含まれています。 cpSAVE 命令にエンコードされている実効アドレスは、そのコプロセッサの現在のコンテキストに関連する状態フレームがセーブされるメモリのアドレスを決定するのに使用します。

cpSAVE命令に対しては制御/可変およびプリデクリメントのアドレッシング・モードが使用できます。他のアドレッシング・モードが指定されていると、MC68030はF系列エミュレータ例外処理(「10.5.2.2 F系列エミュレータ例外」参照)を開始します。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1		Cp - II)	1	0	0			実効ア	ドレス		
				美	対アド	レス拡	張ワー	F (0 - !	5ワート	*)					

図10-15 コプロセッサのコンテキスト・セーブ命令のフォーマット(cpSAVE)

cpSAVE 命令のオペレーション・ワードの次に、5個までの実効アドレス拡張ワードを含めること ができます。これらのワードには、オペレーション・ワードのビット[0-5]で指定される実効アド レスを計算するために必要な追加情報が含まれています。

10. 2. 3. 3. 2 プロトコル 図10-16にコプロセッサ・コンテキスト・セーブ命令のプロトコル を示します。メイン・プロセッサは、セーブ用CIR を読み出すことによってcpSAVE命令の実行を 開始します。cpSAVE命令はCIRから読出しを行なって開始する唯一のコプロセッサ命令です(他の コプロセッサ命令はすべて、CIR に書込みを行なってコプロセッサ命令の実行を開始します)。 コ プロセッサはセーブ用CIR にコプロセッサ・フォーマット・コードを置くことによって、コンテキ スト・セーブ操作に関連するステータス情報をメイン・プロセッサに知らせます。

メイン・プロセッサがセーブ用CIRを読み出したときに、コプロセッサが現在実行中の操作を中 断する用意ができていなかった場合、「ノット・レディ(Not Ready)」フォーマット・コードを返し ます。メイン・プロセッサは保留中の割込みがあればそれに対するサービスを実行した後、再びセー ブ用 CIR を読み出します。セーブ用 CIR にノット・レディのフォーマット・コードを置いた後、コ プロセッサは現在実行中の命令を中断するか、終了しなければなりません。

コプロセッサは実行中の命令を中断するか終了すると、コプロセッサの内部状態を示すフォーマ ット・コードをセーブ用CIRに置きます。メイン・プロセッサは、セーブ用CIRを読み出すと、そ のフォーマット・ワードをcpSAVE 命令で指定される実効アドレスに転送します。コプロセッサ・ フォーマット・ワードの下位バイトは、フォーマット・ワードと関連のヌル・ワードを除いてコプ ロセッサから指定された実効アドレスに転送する状態情報のバイト数を指定します。状態情報のサ イズが4バイトの倍数でなかった場合、MC68030はフォーマット・エラー例外処理(「10. 5. 1. 5 フォーマット・エラー」参照)を開始します。

コプロセッサとメイン・プロセッサは、オペランド用 CIR を使用してコプロセッサの内部状態の 転送を調整します。MC68030 はコプロセッサ・フォーマット・ワードで指定されている全バイトの 転送が終わるまで、オペランド用CIRを繰り返し読み出し、得た情報をメモリに書き込むことによ って、コプロセッサ・コンテキスト・セーブを終了します。cpSAVE命令の後、コプロセッサはア イドル状態、すなわち、どのコプロセッサ命令も実行しない状態になっていなければなりません。

cpSAVE 命令は特権命令です。メイン・プロセッサが cpSAVE 命令を見つけると、ステータス・

メイン・プロセッサ

コプロセッサ

- M1 F系列のオペレーション・ワードを認識する。
- M2 セーブ用 CIR を読み出して cpSAVE 命令を開始する。
- M3 (フォーマット=ノット・レディ)であれば、下記のステッ ← プ1) および2)を実行する。
 - 1) 保留されている割込みをサービスする。
 - 2) M2へ進む。

- C1 (コンテキスト・セーブ操作の開始の準備ができていない) であれば、下記のステップ1)および2)を実行する。
 - "ノット・レディ"フォーマット・コードをセーブ用 1) CIRに置く
 - 2) 実行中の動作を中断または終了する。

C2 適当なフォーマット・ワードをセーブ用 CIR に置く。

- M3 F系列オペレーション・ワードの中で指定されている実効 アドレスを評価し、その実効アドレスにフォーマット・ ワードを格納する。
- M4 (フォーマット=エンプティ)であれば M5へ移る、そうで C3 オペランド用 CIR を介して、フォーマット・ワードで示さ なければ、フォーマット・ワードで示されるバイト数を、 オペランド用 CIR から実効アドレスへ転送する。
- れるバイト数を転送する。

M5 次の命令の実行に進む。

レジスタのスーパバイザ・ビットをチェックし、それがスーパバイザ状態で動作しているかどうかを判定します。MC68030 がユーザ特権レベルにあるとき(ステータス・レジスタのビット [13] = 0)に cpSAVE 命令を実行しようとした場合、コプロセッサ・インタフェース・レジスタのどれにもアクセスせずに、特権違反の例外処理を開始します(Γ 10. 5. 2. 3 特権違反」参照)。

MC68030 は、cpSAVE命令の実行中にセーブ用 CIR から無効フォーマット・ワードを読み出した (または有効フォーマット・ワードの長さフィールドが4バイトの倍数でなかった)場合、フォーマット・エラーの例外処理を開始します(「10.2.3.2.3 無効フォーマット・ワード」参照)。この場合、MC68030 は制御用 CIR にアボート・マスク(「10.2.3.2.3 無効フォーマット・ワード」参照)を 書き込んで、そのコプロセッサ命令をアボートしてから例外処理に入ります。このケースは図 10-16 の中には含まれていません。というのは、コプロセッサは通常 cpSAVE命令のコンテキストにノット・レディまたは有効フォーマット・コードのいずれかを返すためです。しかし、コプロセッサは cpSAVE または cpRESTORE の命令の実行中に、これらの命令を中断することができないときに、 cpSAVE 命令が開始された場合は、無効フォーマット・ワードを返すことができます。

10. 2. 3. 4 コプロセッサ・コンテキスト・リストア命令

M68000 コプロセッサ・コンテキスト・リストア命令カテゴリには、1つの命令が定義されています。cpRESTOREのニーモニックで表わされるコプロセッサ・コンテキスト・リストア命令は、コプロセッサが現在実行中の動作を終了して、前の状態をリストア(復元)するよう強制します。cpRESTORE命令の実行中、コプロセッサはリストア用CIRにフォーマット・コードを置くことによって、メイン・プロセッサにステータス情報を知らせます。

10. 2. 3. 4. 1 フォーマット 図 10-17 に cpRESTORE 命令のフォーマットを示します。

この命令の第1ワードは、F系列のオペレーション・コードで、その中のビット [9-11] にコプロセッサの識別コード、そしてビット [0-5] にM68000の実効アドレス・コードが含まれています。 cpRESTORE 命令にエンコードされている実効アドレスは、そのコプロセッサのコンテキストが格納されているメモリの開始アドレスです。実効アドレスは、プロセッサのためにリストアされるコンテキストに関連する情報を含むコプロセッサ・フォーマット・ワードです。

cpRESTORE命令の第1ワードの後に、5つまでの実効アドレス拡張ワードを続けることができます。これらのワードには、オペレーション・ワードのビット [0-5] で指定される実効アドレスを計算するのに必要な追加情報が含まれています。

プリデクリメント・アドレッシング・モードを除くすべてのメモリ・アドレッシング・モードが使用できます。無効な実効アドレスがエンコーディングがあると、MC68030 はF系列のエミュレータ例外処理を開始します(Γ 10. 5. 2. 2 F系列エミュレータ例外」参照)。

10. 2. 3. 4. 2 プロトコル 図 10-18 にコプロセッサ・コンテキスト・リストア命令のプロトコルを示します。メイン・プロセッサが cpRESTORE 命令を見つけると、まずその命令の実効アドレスからコプロセッサ・フォーマット・ワードを読み出します。このフォーマット・ワードには、フォーマット・コードと長さフィールドが含まれています。cpRESTORE 命令の実行中、メイン・プロセッサは長さフィールドのコピーを保持して、cpRESTORE 命令の実行中にコプロセッサに転送するバイト数を決定し、コプロセッサのコンテキスト・リストアを開始させるために、そのフォー

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1		Cp-ID		1	0	1			実効ア	ドレス		
					実効プ	アドレン	ス拡張り	リード((0-5ワ	ード)					

図10-17 コプロセッサのコンテキスト・リストア命令のフォーマット(cpRESTORE)

メイン・プロセッサ

コプロセッサ

- M1 F系列のオペレーション・ワードを認識する。
- M2 オペレーション・ワードで指定される実効アドレスからコ プロセッサ・フォーマット・コードを読み出す。
- M3 コプロセッサ・フォーマット・ワードをリストア用 CIR に \longrightarrow C1 実行中の動作を終了し、フォーマット・ワードを評価する。 書き込む
- C2 (無効フォーマット)の場合は、リストア用 CIR に無効フ \longleftrightarrow オーマット・コードを置く。
- M5 (フォーマット=無効フォーマット)であれば、アボート・コード \$ 0001を制御用 CIR に書き込み、フォーマット・エラー例外処理を開始する(注1参照)。
- M6 (フォーマット= エンプティ/リセット) であれば、M7へ C3 (有効フォーマット) の場合は、オペランド用CIRを介して、 ∇ォーマット・ワードで示されるバイト数を受け取る。 そうでなければ、フォーマット・ワードで指定されるバイト数をオペランド用CIRへ転送する(注2参照)。
- M7 次の命令の実行に移る。
- 注:1. [10.5.1.5 フォーマット・エラー」参照。
 - 2. MC68030 は M2 サイクル中に、メモリから読み出しオペランド CIR へ書き込むべきバイト数を決定するために、フォーマット の中で「長さ」フィールドを読み出します。

図 10-18 コプロセッサ・コンテキスト・リストア命令のプロトコル

マット・ワードをリストア用 CIR に書き込みます。

コプロセッサは、リストア用 CIR にフォーマット・ワードを受け取ったら、現在実行中の動作を終了して、そのフォーマット・ワードを評価しなければなりません。フォーマット・ワードがコプロセッサの設計によって決められている有効なコプロセッサ・コンテキストを示している場合、コプロセッサはリストア用 CIR を通してメイン・プロセッサにそのフォーマット・ワードを返し、オペランド用 CIR を通して、フォーマット・ワードで指定されたバイト数を受け取る準備をします。

メイン・プロセッサは、リストア用 CIR にフォーマット・ワードを書き込んだあと、同じレジスタを読み出してcpRESTOREの対話を継続します。コプロセッサが有効なフォーマット・ワードを返した場合、メイン・プロセッサは命令の実効アドレスのフォーマット・ワードで指定されていたバイト数をオペランド用 CIR に転送します。

リストア用 CIR に書き込まれたフォーマット・ワードが有効なコプロセッサ状態フレームを示していなかった場合、コプロセッサは無効フォーマット・ワードをリストア用 CIR に置いて、現在実行中の操作を終了します。メイン・プロセッサは、無効フォーマット・コードを受け取ると、制御用 CIR にアボート・マスク (Γ 10. 2. 3. 2. 3 無効フォーマット・ワード」参照)を書き込み、フォーマット・エラー例外処理(Γ 10. 5. 1. 5 フォーマット・エラー」参照)を開始します。

cpRESTORE 命令は特権命令です。メイン・プロセッサがcpRESTORE 命令をアクセスするときは、ステータス・レジスタのスーパバイザ・ビットをチェックします。MC68030 がユーザ特権レベル(ステータス・レジスタのビット[13]=0のとき)になっているときにcpRESTORE 命令を実行しようとした場合は、コプロセッサ・インタフェース・レジスタのどれにもアクセスせずに、特権違反の例外処理を開始します(「10.5.2.3 特権違反」参照)。

10. 3 コプロセッサ・インタフェース・レジスタ(CIR)セット

M68000 コプロセッサ・インタフェースは、コプロセッサ・インタフェース・レジスタ(CIR)セットを使用してコプロセッサと交信します。このれらのコプロセッサ・インタフェース・レジスタは、コプロセッサのプログラミング・モデルとは直接関連していません。

図10-5にコプロセッサ・インタフェース・レジスタ・セットのメモリ・マップを示します。4つのすべてのカテゴリのコプロセッサ命令をもつインタフェースには、アスタリスク(*)で示すレジスタが含まれていなければなりません。M68000コプロセッサ・インタフェースに対して定義されているコプロセッサ応答プリミティブのすべてを使用するシステムの場合、このレジスタ・モデル全体をインプリメントしなければなりません。

以下、CIRセットの各レジスタを詳細に説明します。

10. 3. 1 応答用 CIR

コプロセッサは16ビットの応答用CIRを使用して、メイン・プロセッサに対してすべてのサービス要求(コプロセッサ応答プリミティブ)を知らせます。メイン・プロセッサ応答用CIRを読み出して、汎用および条件付き命令カテゴリの命令実行中に、コプロセッサ応答プリミティブを受け取ります。応答用CIRに対するCIRセットのベース・アドレスからのオフセットは\$00です。「10.4 コプロセッサ応答プリミティブ|を参照してください。

10. 3. 2 制御用CIR

メイン・プロセッサは2ビットの制御用CIRに書込みを行なって、コプロセッサから要求された例外処理を認識応答するか、コプロセッサ命令の実行をアボートします。制御用CIRに対するCIRセットのベース・アドレスからのオフセットは\$02です。制御用CIRは、そのオフセットにあるワードの下位2ビットを占有します。このワードの上位14ビットは定義されていません。図10-19にこのレジスタのフォーマットを示します。

MC68030 が3 種類の "例外処理要求(Take Exception)" コプロセッサ応答プリミティブの1つを受け取ると、例外アクノリッジ・マスク(102)を制御用 CIR に書き込んで、そのプリミティブに認識応答し、例外アクノリッジ(XA)ビットをセットします。MC68030 は制御用 CIR にアボート・マスク(012)を書き込み、アボート・ビット(AB)をセットして、進行中のコプロセッサ命令をアボートします(両方のマスクの上位14ビットは定義されていません)。MC68030 は次の例外状態の1つを検出すると、コプロセッサ命令をアボートします。

- ●応答プリミティブを読み出した後のF系列エミュレータ例外
- ●スーパバイザ・チェック・プリミティブに対してスーパバイザ・チェックを実行したときの特 権違反例外
- ●無効フォーマット・ワードまたは無効な長さを含む有効フォーマット・ワードを受け取ったと きのフォーマット・エラー例外

10.3.3 セーブ用CIR

コプロセッサはcpSAVE命令の実行中に、16ビットのセーブ用CIRを使用して、ステータス情報

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
					(未)	定義、	予約)							XA	AB	

図 10-19 制御用 CIR のフォーマット

および状態フレーム・フォーマット情報をメイン・プロセッサに知らせます。メイン・プロセッサはセーブ用CIRを読み出して、コプロセッサによるcpSAVE命令の実行を開始します。セーブ用CIR に対する CIR セットのベース・アドレスからのオフセットは\$ 04 です。「10. 2. 3. 2 コプロセッサ・フォーマット・ワード」を参照してください。

10.3.4 リストア用CIR

メイン・プロセッサはコプロセッサ・フォーマット・ワードをこの 16 ビットのリストア用レジスタに書き込むことによって、cpRESTORE 命令を開始します。cpRESTORE 命令の実行中に、コプロセッサはリストア用 CIR を使用してメイン・プロセッサにステータス情報および状態フレーム・フォーマット情報を知らせます。リストア用 CIR に対する CIR セットのベース・アドレスからのオフセットは\$06です。「10. 2. 3. 2 コプロセッサ・フォーマット・ワード」を参照してください。

10.3.5 オペレーション・ワード用CIR

メイン・プロセッサは転送オペレーション・ワード・コプロセッサ応答プリミティブ(「10.4.6 オペレーション・ワード転送プリミティブ」参照)に応答して、16ビット・オペレーション・ワード 用 CIR に進行中の命令のF系列操作ワードを書き込みます。

オペレーション・ワード用 CIR に対する CIR セットのベース・アドレスからのオフセットは\$ 08 です。

10.3.6 コマンド用CIR

メイン・プロセッサは、命令ストリームにある命令のF系列オペレーション・ワードに続く、命令コマンド・ワードをこの16ビット・コマンド・レジスタに書き込むことによって、汎用カテゴリのコプロセッサ命令を開始します。コマンド用CIRに対するCIRセットのベース・アドレスからのオフセットは\$OAです。

10. 3. 7 条件用 CIR

メイン・プロセッサは条件選択コードを16ビットの条件用CIRに書き込むことによって、条件付きカテゴリのコプロセッサ命令を開始します。条件用CIRに対するCIRセットのベース・アドレスからのオフセットは\$0Eです。図10-20に条件用CIRのフォーマットを示します。

10.3.8 オペランド用CIR

コプロセッサがオペランドの転送を要求すると、メイン・プロセッサは32ビットのオペランド用 CIR を読み書きすることによって転送を実行します。オペランド用 CIR に対する CIR セットのベース・アドレスからのオフセットは\$10です。

MC68030 は、このレジスタの最上位バイトに境界を揃えてオペランド用CIR との間ですべてのオペランドを転送します。プロセッサは4バイトより長いオペランドは、ロング・ワード転送シーケンスを用いて読み書きします。オペランドのサイズが4バイトの倍数でない場合、最初のロング・ワード転送後に残っている部分は、オペランド用CIR 最上位バイトに揃えられます。図 10-21 にMC68030がオペランド用CIR にアクセスするときに使用するオペランドのアラインメントを示しま

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				(未定義	、予約)					5	条件選拔	イーに		

図10-20 条件用CIRのフォーマット




図 10-21 オペランド用 CIRへのアクセスのオペランドのアラインメント

す。

10. 3. 9 レジスタ選択用 CIR

コプロセッサが1つまたは複数のメイン・プロセッサ・レジスタ、またはコプロセッサ・レジスタ群の転送を要求すると、メイン・プロセッサは16 ビットのレジスタ選択用CIRを読み出して、転送するレジスタ数またはそのタイプを識別します。レジスタ選択用CIRに対するCIRセットのベース・アドレスからのオフセットは\$14です。このレジスタのフォーマットは、現在それを使用しているプリミティブによって異なります。 $$\Gamma10.4$ コプロセッサ応答プリミティブ」を参照してください。

10.3.10 命令アドレス用 CIR

コプロセッサが現在実行中の命令のアドレスを要求した場合、メイン・プロセッサはこのアドレスを32 ビットの命令アドレス用 CIR に転送します。走査用 PC の転送もこの命令アドレス用 CIR を通して実行されます (「10.4.17 ステータス・レジスタおよび走査用 PC の転送プリミティブ」参照)。命令アドレス用 CIR に対する CIR セットのベース・アドレスからのオフセットは \$ 18 です。

10.3.11 オペランド・アドレス用CIR

コプロセッサがメイン・プロセッサとコプロセッサとの間でのオペランド・アドレスの転送を要求すると、そのアドレスはこの32ビットのオペランド・アドレス用 CIR を通して転送されます。オペランド・アドレス用 CIR に対する CIR セットのベース・アドレスからのオフセットは\$1C です。

10.4 コプロセッサ応答プリミティブ

応答プリミティブはコプロセッサ命令の実行中に、コプロセッサがメイン・プロセッサに対して発行するプリミティブ命令です。コプロセッサはコプロセッサ応答プリミティブを使用してメイン・プロセッサにステータス情報を知らせ、サービスを要求します。コマンド用 CIR に書き込まれた命令コマンド・ワード、または条件用 CIR の条件選択コードに応答して、コプロセッサは応答用 CIR に応答プリミティブを返します。汎用および条件付きカテゴリの命令の中で、個々の命令はコプロセッサ・ハードウェアによって、またコプロセッサ応答プリミティブが指定するサービス、そしてメイン・プロセッサが提供するサービスによって区別されます。

「10. 4. 2 コプロセッサ応答プリミティブの一般フォーマット」以下の項では、MC68030がサポートする M68000 コプロセッサ応答プリミティブの詳細を説明します。 MC68030が認識できない応答プリミティブがあると、プロトコル違反例外処理(「10. 5. 2. 1 プロトコル違反」参照)が開始されます。この未定義プリミティブの処理は、プロトコル違反例外ハンドラで設定される M68000 コプロセッサ応答プリミティブの拡張に対するエミュレーションをサポートします。 コプロセッサ・インタフェースに関連する例外処理については、「10. 5 例外」で説明します。

10. 4. 1 走查用PC

応答プリミティブのいくつかには走査用PCが関係しており、それらの多くは要求されたサービスを実行している間に、メイン・プロセッサがそれを使用することを要求します。コプロセッサ命令の実行中、MC68030のプログラム・カウンタはその命令のF系列オペレーション・ワードのアドレスを保持しています。走査用PCとよぶ第2のレジスタは、命令の残りのワードをシーケンシャルにアドレス指定します。

メイン・プロセッサが、実行アドレスまたは分岐操作の分岐アドレスを計算するために拡張ワードを必要とする場合、走査用PCを使用して命令ストリーム内の拡張ワードをアドレス指定します。また、コプロセッサが拡張ワードの転送を要求した場合、走査用PCは転送中にその拡張ワードをアドレス指定します。プロセッサが各ワードを参照するたびに、走査用PCをインクリメントして命令ストリームの次のワードを指すようにします。1つの命令が終了すると、プロセッサは走査用PC内の値をプログラム・カウンタに転送して、次に実行する命令のオペレーション・ワードをアドレス指定します。

命令開始後、メイン・プロセッサが最初の応答プリミティブを読み出すときの走査用PCの値は、 実行中の命令によって異なります。cpGEN命令の場合、走査用PCはコプロセッサ・コマンド・ワー ドの次のワードを指しています。cpBcc命令の場合、走査用PCは命令のF系列オペレーション・ワー ドの次のワードを指しています。cpScc、cpTRAPcc、cpDBccの各命令の場合、走査用PCはコプロセッサ条件指定ワードの次のワードを指しています。

コプロセッサが汎用または条件付き命令を定義するためにオプションの命令拡張ワードを使用するように設計されている場合、そのコプロセッサは命令の実行中にそれらのワードを一貫して使用し、それに従って走査用PCが更新されるようにしなければなりません。特に、汎用カテゴリの命令の実行中、コプロセッサが命令プロトコルを終了したとき、MC68030 は走査用PCが次に実行する命令のオペレーション・ワードを指しているものと仮定します。条件付きカテゴリの命令の実行中、コプロセッサが命令のプロトコルを終了したとき、MC68030 は走査用PCが命令フォーマットで最後にあるコプロセッサ定義拡張ワードの次のワードを指していると仮定します。

10. 4. 2 コプロセッサ応答プリミティブの一般フォーマット

M68000 コプロセッサの応答プリミティブは、応答用 CIR を通してメイン・プロセッサに転送される 16 ビット・ワードにエンコードされます。図 10-22 にコプロセッサ応答プリミティブのフォーマットを示します。

コプロセッサ応答プリミティブのビット [0-12] のエンコーディングは、個々のプリミティブによって異なります。しかし、ビット [13-15] はM68000コプロセッサ・インタフェースに定義され

								4			
CA	PC	DR	ファ	ンクシ	ョン			パラメ	ータ	 	

図10-22 コプロセッサ応答プリミティブ

たほとんどのプリミティブに適用されるオプションの追加操作を指定します。

CA ビットであるビット [15] は、メイン・プロセッサの再帰要求(come again) 操作を指定します。メイン・プロセッサがこの CA ビットを1にセットして、応答用 CIR から応答プリミティブを読み出すと、メイン・プロセッサはそのプリミティブで示されるサービスを実行したあと、再び応答用 CIR を読み出します。コプロセッサは CA ビットを使用して、1つのコプロセッサ命令を実行中にメイン・プロセッサに複数の応答プリミティブを転送することができます。

PC ビットのビット [4] は "プログラム・カウンタの受渡し"操作を指定します。メイン・プロセッサが応答用CIRからこのPC ビットがセットされている応答プリミティブを読み出すと、メイン・プロセッサはそのプリミティブの要求に対する最初のサービスとして、すぐに自分のプログラム・カウンタの現在値を命令アドレス用 CIR に渡します。プログラム・カウンタの値は、現在実行中のコプロセッサ命令のF系列オペレーション・ワードのアドレスです。PC ビットは、M68000 コプロセッサ・インタフェースに対して現在定義されているコプロセッサ応答プリミティブのすべてに実装されています。

未定義プリミティブ、または不当操作を要求するプリミティブがメイン・プロセッサに渡されると、メイン・プロセッサはF系列エミュレータまたはプロトコル違反のいずれかに対する例外処理を開始します(Γ 10. 5. 2 メイン・プロセッサ検出例外」参照)。しかし、これらの応答プリミティブの1つでPC ビットがセットされていた場合、メイン・プロセッサは例外処理を開始する前に、命令アドレス用 CIR にプログラム・カウンタの値を渡します。

メイン・プロセッサが、メイン・プロセッサの命令と並行して実行されるcpGEN命令を開始したときには、最初にコプロセッサが返すプリミティブのPCビットは通常セットされています。メイン・プロセッサはコプロセッサから解放されると、命令ストリームの実行に進むため、コプロセッサは命令の実行に関連して起こりうる例外の処理をサポートするために、その命令のアドレスを記録しておかなければなりません。コプロセッサ命令の並行実行に関連する例外処理については、「10.5.1 コプロセッサが検出する例外」を参照してください。

DR ビットであるビット [13] は方向ビットです。このビットはメイン・プロセッサとコプロセッサ間のオペランドの転送に適用されます。DR = 0 の場合、転送はメイン・プロセッサからコプロセッサの方向に行なわれます(メイン・プロセッサの書込み)。DR = 1 の場合、転送はコプロセッサからメイン・プロセッサの方向に行なわれます(メイン・プロセッサの読込み)。ある応答プリミティブが示す操作が、明示的なオペランド転送を含まない場合、このビット値は個々のプリミティブのエンコーディングによって異なります。

10. 4. 3 ビジー・プリミティブ

ビジー応答プリミティブが返されると、メイン・プロセッサはそのコプロセッサ命令を再実行します。このプリミティブは、汎用および条件付きカテゴリの命令に適用されます。図 10-23 にビジー・プリミティブのフォーマットを示します。

このプリミティブは、PCビットを上記のとおり使用します。

メイン・プロセッサと並行して動作できるが、書込み操作をコマンド用または条件用CIR にバッファすることができないコプロセッサが、ビジー・プリミティブを使用します。コプロセッサはcpGEN命令をメイン・プロセッサでの命令と並行して実行することができます。コプロセッサが

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	PC	1	0	0	1	0	0	0	0	0	0	0	0	0	0

図10-23 ビジー・プリミティブのフォーマット

cpGEN命令を並行して実行しているときに、メイン・プロセッサが汎用または条件付きカテゴリの命令を開始しようとした場合、コプロセッサはビジー・プリミティブを応答用 CIR に置くことができます。メイン・プロセッサはこのプリミティブを読み出すと、保留されている割込みをサービス("命令実行前例外スタック・フレーム"(図 10-41 参照)を使用)します。

次に、プロセッサは前に開始しようとした汎用または条件付きコプロセッサ命令を再開します。 ビジー・プリミティブは、コマンドまたは条件用 CIR への書込みに対する応答によってしか使用 できません。このプリミティブは、メイン・プロセッサが汎用または条件付きカテゴリの命令を開 始しようとした後、最初に返されるプリミティブでなければなりません。特に、ビジー・プリミティブはプログラム可視資源をその命令で変更された後に発行してはなりません(プログラム可視資源 には、コプロセッサまたはメイン・プロセッサのプログラム可視レジスタおよびメモリ内のオペランドを含み、走査用 PC は含みません)。命令でプログラム可視資源を変更した後、その命令を再実 行すると、プロセッサが命令を再開したときに、それらの資源の一貫性が失われてしまいます。

MC68030は、ブレークポイント操作中に発生する可能性のある特殊ケースでは、ビジー・プリミティブに対し異なった応答を行ないます(「8. 1. 12 多重例外」参照)。この特殊ケースは、ブレークポイント・アクノリッジ・サイクルがコプロセッサのF系列命令を開始したときに発生し、コプロセッサはその命令の開始に応答してビジー・プリミティブを返し、割込みは保留されます。これらの3つの条件が満たされたときは、割込み例外処理が終了した後、プロセッサはブレークポイント・アクノリッジ・サイクルを再実行します。ブレークポイントを使用してカウンタをインクリメントまたはデクリメントし、ループを通過する回数をモニタする設計の場合、このような状態では正しい結果が得られないことがあります。なぜなら、この特殊ケースによってループを1回通過する間に、複数のブレークポイント・アクノリッジ・サイクルが実行されることがあるからです。

10.4.4 ヌル・プリミティブ

コプロセッサのヌル応答プリミティブは、コプロセッサのステータス情報をメイン・プロセッサ に知らせるのに使用します。このプリミティブは、汎用および条件付きカテゴリの命令に適用されます。図 10-24 にヌル・プリミティブのフォーマットを示します。

このプリミティブはCAおよびPCビットを上記のとおり使用します。

ビット [8] の IA ビットは、割込みを許可するオプション操作を指定します。このビットは、MC68030がヌル・プリミティブを受け取った後、応答用 CIR の再読出しを行なう前に、保留されている割込みのサービスを行なうかどうかを決定します。 IA ビットがセットされているときは、割込みが許可されます。

ビット [1] のPF ビットは、コプロセッサの「処理終了」ステータスを示します。すなわち、PF = 1 はコプロセッサがある命令に関連するすべての処理を終了したことを示しています。

ビット [0] の TF ビットは、条件付きカテゴリ命令の実行中の真/偽の状態を示します。 TF = 1 は真の状態を示し、 TF = 0 は偽の状態を示します。 TF ビットは条件付き命令の実行中にコプロセッサが使用する、 CA = 0 のヌル・プリミティブに対してのみ関係します。

MC68030は、汎用または条件付きカテゴリのコプロセッサ命令のいずれを実行している場合でも、 CA=1のヌル・プリミティブを同様に処理します。

コプロセッサがヌル・プリミティブの CAとIAを1にセットした場合、メイン・プロセッサは保

	14														0	
CA	PC	0	0	1	0	0	IA	0	0	0	0	0	0	PF	TF	

図10-24 ヌル・プリミティブのフォーマット

CA	PC	IA	PF	TF	汎 用 命 令	条 件 付 き 命 令
×	1	×	×	×	プログラム・カウンタを命令アドレス用 CIR に 書き込み、PC ビットをクリアして、CA、IA、 PF、および TF で指定される操作に進む。	凡用命令と同じ
1	0	0	×	×	応答用 CIR を再度読み出し、保留されている割 込みはサービスしない。	凡用命令と同じ
1	0	1	×	×	保留されている割込みをサービスし、応答用 CIRを再度読み出す。	凡用命令と同じ
0	0	0	0	С		メイン・プロセッサはTF=cに基づいて命令の実 庁を完了する。
0	0	1	0	С	保留されている割込みをサービスし応答用 CIR を再度読み出す。そうでなければ、次の命令を 実行する(トレース保留の場合)。	メイン・プロセッサはTF = cに基づいて命令の実 テを完了する。
0	0	×	1	С		メイン・プロセッサはTF = cに基づいて命令の実 テを完了する。

表 10-3 "コプロセッサのヌル応答プリミティブ"のエンコーディング

 $\times = Don't Care$

c=コプロセッサ条件の評価結果によって1または0

留されている割込みをサービスし(図10-43に示す "命令実行途中での例外"スタック・フレームを使用して)、再び応答用CIR を読み出します。コプロセッサがヌル・プリミティブでCAを1にセットしIAを0にセットした場合、メイン・プロセッサは保留されている割込みがあってもサービスせず、再び応答用CIRを読み出します。

CA=0のプリミティブは、条件付きの命令の実行中にメイン・プロセッサに対して条件の評価結果を知らせ、その命令におけるメイン・プロセッサとコプロセッサ間の対話を終了させます。メイン・プロセッサはプリミティブを受け取ると、条件付きカテゴリ・コプロセッサ命令の実行を終了します。プリミティブそのものが処理の終了を暗黙に示しているため、PFビットは条件付き命令の実行中は関係ありません。

通常、汎用カテゴリ命令実行中に、メイン・プロセッサがCA=1でないプリミティブを読み出すと、メイン・プロセッサとコプロセッサ間の対話動作を終了します。しかし、トレース例外が保留されている場合、応答用CIRからCA=0、PF=1のヌル・プリミティブを読み取るまでは命令対話を終了しません($\Gamma10.5.2.5$ トレース例外」参照)。したがって、メイン・プロセッサはCA=0、PF=1のヌル・プリミティブを受け取るまで応答用CIR からの読出しを繰り返し実行し、その後、トレース例外の処理を行ないます。IA=1のとき、メイン・プロセッサは再び応答用CIRから読出しを行なう前に、保留されている割込みのサービスを実行します。

コプロセッサは、メイン・プロセッサの命令実行と並行して cpGEN 命令を実行することができ、コマンド用または条件用 CIR への書込みを1回だけバッファすることができます。このタイプのコプロセッサは、cpGEN 命令を並行して実行していて、メイン・プロセッサが別の汎用命令または条件付き命令を開始したときに、CA = 1のヌル・プリミティブを発行します。このプリミティブはコプロセッサがビジーであり、メイン・プロセッサが命令を再開せずに応答用 CIR を読み出さなければならないことを示しています。このヌル・プリミティブの IA ビットは、通常メイン・プロセッサがコプロセッサの汎用カテゴリ命令の終了を待っているときの割込みの待ち時間を最小にするためにセットします。

表 10-3 にヌル・プリミティブのエンコーディングの要約を示します。

10. 4. 5 スーパバイザ・チェック・プリミティブ

スーパバイザ・チェック・プリミティブは、コプロセッサ命令の実行中にメイン・プロセッサが

	14					-	-								0
1	PC	0	0	0	1	0	0	0	0	0	0	0	0	0	0

図 10-25 "スーパバイザ・チェック" プリミティブのフォーマット

	14														0
CA	PC	0	0	0	1	1	1	0	0	0	0	0	0	0	0

図10-26 "オペレーション・ワード転送" プリミティブのフォーマット

スーパバイザ状態で動作しているかどうかを検証します。このプリミティブは、汎用および条件付きカテゴリの命令で使用できます。図10-25にスーパバイザ・チェック・プリミティブのフォーマットを示します。

このプリミティブは、上記の説明のとおり PC ビットを使用します。ビット [15] は1で示されていますが、汎用カテゴリ命令の実行中には、このプリミティブはビット [15] の値に関係なく、同じ動作を実行します。しかし、条件付きカテゴリの命令でこのプリミティブがビット [15] = 0で発行された場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

メイン・プロセッサは、応答用 CIR からスーパバイザ・チェック・プリミティブを読み出すと、ステータス・レジスタの S ビットの値をチェックします。 S=0(メイン・プロセッサがユーザ特権レベルで動作している) の場合、メイン・プロセッサは制御用 CIR にアボート・マスク(「10.3.2 制御用 CIR] 参照) を書き込むことによって、コプロセッサ命令の実行をアボートします。次に、メイン・プロセッサは特権違反例外処理を開始します(「10.5.2.3 特権違反」参照)。メイン・プロセッサがこのプリミティブを受け取ったときに、スーパバイザ・モードになっていた場合、メイン・プロセッサは再び応答用 CIR を読み出します。

スーパバイザ・チェック・プリミティブによって、特権命令は汎用および条件付きカテゴリのコプロセッサ命令を定義することができます。したがって、このプリミティブは特権命令として実装されている命令に対する対話動作の中で、最初にコプロセッサが発行する必要があります。

10.4.6 オペレーション・ワード転送プリミティブ

オペレーション・ワード転送プリミティブは、コプロセッサにコプロセッサ命令のオペレーション・ワードのコピーを要求します。このプリミティブは、汎用または条件付きカテゴリ命令で使用できます。図 10-26 にオペレーション・ワード転送プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおり CA および PC ビットを使用します。このプリミティブが条件付きカテゴリ命令の実行中に CA = 0 で発行された場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

メイン・プロセッサは、応答用 CIR からこのプリミティブを読み出すと、現在実行中のコプロセッサ命令のF 系列オペレーション・ワードを、オペレーション・ワード用 CIR に転送します。走査用 PC の値は、このプリミティブに影響されません。

10.4.7 命令ストリームからの転送プリミティブ

命令ストリームからの転送プリミティブ、命令ストリームからコプロセッサへのオペランドの転送を開始します。このプリミティブは、汎用および条件付き命令で使用することができます。図10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	0	0	1	1	1	1				長	さ			

図 10-27 "命令ストリームからの転送" プリミティブのフォーマット

-27に命令ストリームからの転送プリミティブのフォーマットを示します。

このプリミティブはCAおよびPCビットを上記の説明のとおり使用します。このプリミティブを条件付き命令の実行中にCA = 0で発行した場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

このプリミティブのフォーマットのビット [0-7] は、命令ストリームからコプロセッサに転送するオペランドの長さをバイト単位で指定します。この長さは、偶数バイトでなければなりません。奇数長を指定した場合、メイン・プロセッサはプロトコル違反例外処理を開始します(Γ 10. 5. 2. 1 プロトコル違反」参照)。

このプリミティブはコプロセッサにコプロセッサ定義の拡張ワードを転送します。メイン・プロセッサは、応答用 CIR からこのプリミティブを読み出すと、その長さフィールドで指定されるバイト数を命令ストリームからオペランド用 CIR にコピーします。最初に転送されるワードまたはロング・ワードは、メイン・プロセッサがこのプリミティブを読み出したときに、走査用PCで指定されるロケーションにあり、走査用PC は各ワードが転送されたあとインクリメントされます。したがって、このプリミティブの実行終了時点では、走査用PC は転送されたバイトの合計個数だけインクリメントされ、転送されたワードの次のワードを指しています。メイン・プロセッサは、ロング・ワード書込みシーケンスを使用して、命令ストリームからのオペランドをオペランド用 CIR に転送します。長さフィールドが4バイトの偶数倍でなかった場合、ワード書込みを使用して命令ストリームからの最後の2バイトがオペランド用 CIR に転送されます。

10.4.8 実効アドレスの評価および転送プリミティブ

実効アドレスの評価および転送プリミティブは、コプロセッサ命令のオペレーション・ワードで指定されている実効アドレスを評価し、その結果をコプロセッサに転送します。このプリミティブは、汎用カテゴリ命令で使用できます。条件付きカテゴリの命令の実行中に、コプロセッサがこのプリミティブを発行したとすると、メイン・プロセッサはプロトコル違反例外処理を開始します。図10-28に実効アドレスの評価および転送プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおり CA および PC ビットを使用します。

メイン・プロセッサが汎用カテゴリの命令の実行中に、このプリミティブを読み出すと、メイン・プロセッサはその命令で指定されている実効アドレスを評価します。この時点では、走査用PCには要求される実効アドレス拡張ワードの最初のアドレスが入っています。メイン・プロセッサは、それらの各拡張ワードを参照した後、走査用PCを2だけインクリメントします。実効アドレスを計算した後、結果の32ビット値がオペランド・アドレス用 CIR に書き込まれます。

MC68030がこのプリミティブに応答して計算するのは可変制御アドレッシング・モードだけです。 オペレーション・ワードのアドレッシング・モードが可変制御モードでない場合、メイン・プロセッサは制御用 CIR に \$ 0001を書き込むことによってその命令をアボートし、F系列エミュレーショ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	0	0	1	0	1	0	0	0	0	0	0	0	0	0

図 10-28 "実効アドレスの評価および転送" プリミティブのフォーマット

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	DR	1	0	1	有効EA					長	さ			

図10-29 "実効アドレスの評価およびデータ転送" プリミティブのフォーマット

ン例外処理を開始します(「10.5.2.2 F系列エミュレータ例外」参照)。

10.4.9 実効アドレスの評価およびデータの転送プリミティブ

実効アドレスの評価およびデータの転送プリミティブは、コプロセッサとコプロセッサ命令のオペレーション・ワードで指定される実効アドレスとの間で、データを転送します。このプリミティブは汎用カテゴリの命令で使用できます。コプロセッサが条件付きカテゴリの命令の実行中にこのプリミティブを発行すると、メイン・プロセッサはプロトコル違反例外処理を開始します。図10-29に実効アドレス評価およびデータ転送プリミティブのフォーマットを示します。

このプリミティブは、上記の説明のとおりCA、PC、およびDRビットを使用します。

このプリミティブのフォーマットの有効実効アドレス・フィールド(ビット [8-10])は、このプリミティブに対して有効な実効アドレス・カテゴリを指定します。この命令のオペレーション・ワードで指定されている実効アドレスが、ビット [8-10] で指定されているクラスのメンバでなかった場合、メイン・プロセッサは制御用 CIR(「10.3.2 制御用 CIR] 参照)にアボート・マスクを書き込むことによって、そのコプロセッサ命令をアボートし、F系列エミュレーション例外処理を開始します。表 10-4 に有効な実効アドレス・フィールドのエンコーディングを示します

プリミティブで指定されている有効な実効アドレス・フィールドと命令のオペレーション・ワードで指定されている値が一致した場合、MC68030はそのプリミティブが非可変実効アドレスへの書込みを要求していれば、プロトコル違反例外処理を開始します。

転送するオペランドのバイト数は、プリミティブ・フォーマットのビット [0-7] で指定されます。ある実効アドレッシング・モードで使用するオペランド長フィールドには、いくつかの制限があります。実効アドレスがメイン・プロセッサのレジスタの場合(レジスタ直接モード)、1、2、または4バイトのオペランド長だけが有効であり、それ以外の長さ(たとえば、0)の場合、メイン・プロセッサはプロトコル違反例外処理を開始します。メモリ・アドレッシング・モードでは、 $0\sim255$ バイトのオペランド長が有効です。

 $0\sim255$ バイトの長さは、イミディエイト・オペランドでは使用できません。イミディエイト・オペランド長は1バイトまたは偶数(256以下)でなければならず、転送方向はコプロセッサに向かっていなければなりません。そうでなかった場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

メイン・プロセッサが、汎用のカテゴリ命令の実行中にこのプリミティブを受け取ると、まず命

000	制御可変
001	データ可変
010	メモリ可変
011	可変
100	制御
101	データ
110	メモリ
111	任意の実効アドレス (制限なし)

表 10-4 有効な実効アドレス・コード

令のオペレーション・ワードにエンコードされている実効アドレスが、そのプリミティブで指定されている実効アドレス・カテゴリの中にあるかどうか検査します。そうであった場合、プロセッサは現在の走査用 PC アドレスにある実効アドレス拡張ワードを使用して実効アドレスを計算し、1ワードを参照するたびに走査用 PC を2だけインクリメントします。次に、メイン・プロセッサはプリミティブの中で指定されているバイト数を、可能であればロング・ワード転送を使用してオペランド用 CIR と実効アドレスとの間で転送します。オペランド用 CIR に関係する転送におけるオペランドのアラインメントの詳細については、「10.3.8 オペランド用 CIR 」を参照してください。

オペランド転送の方向は、DR ビットによって指定されます。DR = 0の場合は、実効アドレスからオペランド用 CIR への転送を要求し、DR = 1 の場合はオペランド用 CIR から実効アドレスへの転送を要求します。

実効アドレッシング・モードがプリデクリメント・モードを指定している場合、使用するアドレス・レジスタは転送前にオペランド・サイズだけデクリメントされます。オペランドのバイトは、デクリメントされたアドレス・レジスタで指定されるロケーションを先頭とする昇順アドレスとの間で転送されます。このモードでは、A7をアドレス・レジスタとして使用し、オペランドが1バイトの場合、A7はワード・アラインメントのスタックを維持するために、2だけデクリメントされます。ポストインクリメントの実効アドレッシング・モードの場合、使用するアドレス・レジスタは転送後にオペランドのサイズだけインクリメントされます。オペランドのバイトは、アドレス・レジスタで指定されているロケーションを先頭とする、昇順のアドレスとの間で転送されます。このモードでは、A7をアドレス・レジスタとして使用し、オペランド長が1バイトの場合、A7はワード・アラインメントのスタックを維持するために、転送後2だけインクリメントされます。1より長い奇数長のオペランド転送で、-(A7)または(A7)+のアドレッシング・モードを使用すると、スタック・ポインタはワード境界にアラインメントされません。

プロセッサは、ある命令の実行中にこのプリミティブが発行されるたびに、繰り返し実効アドレスの計算を行ないます。実効アドレスの計算は、要求されるアドレス・レジスタおよびデータ・レジスタの現在値を使用して行なわれます。この命令には、計算を繰り返すたびに、要求される1組の実効アドレス拡張ワードが含まれていなければなりません。プロセッサは、走査用PCの現在値で示されるロケーションからこれらの拡張ワードを読み出し、命令ストリームで各ワードが参照されるたびに走査用PCを2だけインクリメントします。

MC68030は、このプリミティブをレジスタ直接実効アドレッシング・モードを使用して、アドレス・レジスタ(A0-A7)に転送するとき、バイト・サイズおよびワード・サイズのオペランドをロング・ワードに符号拡張します。

データ・レジスタ(D0-D7)に転送されるバイトまたはワードのサイズのオペランドは、データ・レジスタの下位バイトおよびワード部分にだけ上書きします。

10. 4. 10 評価済み実効アドレスへの書込みプリミティブ

評価済み実効アドレスへの書込みプリミティブは、コプロセッサから前に計算した実効アドレスにオペランドを転送します。このプリミティブは、汎用カテゴリの命令で使用できます。コプロセッサが条件付き命令の実行中にこのプリミティブを使用した場合、メイン・プロセッサはプロトコル違反例外処理を開始します。図10-30に評価済み実効アドレスへの書込みプリミティブのフォー

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	1	0	0	0	0	0				長	さ			

図10-30 "評価済み実効アドレスへの書込み" プリミティブのフォーマット

マットを示します。

このプリミティブは、上記の説明のとおり CA および PC ビットを使用します。

プリミティブ・フォーマットのビット [0-7] は、オペランドの長さをバイト数で指定します。 MC68030 は $0\sim255$ バイトの長さのオペランドを転送します。

メイン・プロセッサが汎用カテゴリの命令の実行中にこのプリミティブを受け取ると、オペランド用CIRからMC68030内部の一時レジスタで指定される実効アドレスにオペランドを転送します。現在の命令の前のプリミティブが実効アドレスを評価したときには、この一時レジスタには、評価された実効アドレスが入っています。評価された実効アドレスをメイン・プロセッサの一時アドレスに格納するプリミティブは、"実効アドレス評価・転送"、"実効アドレス評価およびデータ転送"、または"複数コプロセッサ・レジスタ転送"プリミティブです。命令のオペレーション・ワードで指定された実効アドレスがまだ計算されていないときに、命令でこのプリミティブを使用した場合、その書込みに使用される実効アドレスは、未定義の状態です。また、前に評価された実効アドレスが"レジスタ直接"であった場合も、このプリミティブに応答して書き込まれる値は未定義となります。

書込み操作中のファンクション・コード値は、MC68030がこのプリミティブを読み出した時点でのそのステータス・レジスタのSビットの値に応じて、スーパバイザまたはユーザ・データ空間のいずれかを指します。コプロセッサは可変実効アドレッシング・モードにおいてのみ書込みを要求する必要がありますが、MC68030はこのプリミティブが使用する実効アドレスの種類についてはチェックしません。たとえば、評価済みの実効アドレスが"プログラム・カウンタ相対"であって、MC68030がユーザ特権レベルに(ステータス・レジスタのS=0)になっている場合、MC68030は前に計算されたプログラム・カウンタ相対アドレス(プロセッサ内の一時レジスタに保持されている32ビット値)にあるユーザ・データ空間に書き込みます。

4バイトより長いオペランドは、可能であれば4バイト(オペランド部分)単位で転送されます。メイン・プロセッサはオペランド用 CIR からロング・ワード・オペランド部分を読み出し、この部分を現在の実効アドレスに転送します。転送はこの方法により、オペランドのロング・ワード部分がすべて転送されるまで、昇順メモリ・ロケーションを使用して行なわれ、その後、残りのオペランド部分が1、2、または3バイト転送を使用して転送されます。オペランド部分はMC68030の一時レジスタに入っているアドレスを先頭とする昇順アドレスを使用してメモリに格納されます。

前に評価した実効アドレス・モードがプリデクリメント・モードまたはポストインクリメント・モードの場合でも、このプリミティブの実行によって、MC68030のプログラミング・モデルのレジスタが影響を受けることはありません。前に評価された実効アドレッシング・モードがMC68030の内部アドレス・レジスタまたはデータ・レジスタを使用していた場合、実効アドレス値には前のプリミティブからの最終値が使用されます。つまり、このプリミティブは"実効アドレスの評価・転送"、"実効アドレス評価およびデータ転送"、または"複数コプロセッサ・レジスタ転送"プリミティブからの値をそのまま使用します。

次の項で述べる "アドレス取得およびデータ転送" プリミティブは、MC68030が計算した実効アドレスを置き換えません。メイン・プロセッサが、"アドレス取得およびデータ転送" プリミティブに応答して取得するアドレスは、"評価済み実効アドレスへの書込み" プリミティブが参照することはできません。

コプロセッサは、"実効アドレス評価およびデータ転送" プリミティブを発行し、その後にこのプリミティブを続けることによって、不可分の"リード・モディファイ・ライト"操作を実効することができます。この操作のバス・サイクルは、ノーマル・バス・サイクルであり、割込みおよびサイクル間での調停が可能です。

								 	4	3	2	1	0
CA	PC	DR	0	0	1	0	1		县	さ			

図10-31 "アドレス取得およびデータ転送" プリミティブのフォーマット

10. 4. 11 アドレス取得およびデータ転送プリミティブ

アドレス取得およびデータ転送プリミティブは、コプロセッサとコプロセッサが供給するアドレス間でオペランドを転送します。このプリミティブは、汎用または条件付きカテゴリの命令で使用できます。図10-31にアドレス取得および転送プリミティブのフォーマットを示します。

このプリミティブは、上記の説明のとおりCA、PCおよびDRビットを使用します。コプロセッサが条件付き命令の実行中にCA=0でこのプリミティブを発行した場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

このプリミティブのフォーマットのビット [0-7] は、オペランドの長さを0~255で指定します。メイン・プロセッサは、最初にオペランド・アドレス用 CIR から32 ビットのアドレスを読み出します。次に、一連のロング・ワードを使用して、このアドレスとオペランド用 CIR との間でオペランドを転送します。転送の方向はDR ビットで決まります。プロセッサは、オペランド部分をオペランド・アドレス用 CIR から読み出したアドレスを先頭にして、昇順のアドレスに対して読み書きします。オペランド長が4バイトの倍数でなかった場合、オペランドの最後の部分は1、2、または3バイトの転送を使用して転送されます。

オペランド・アドレス用 CIR から読み出したアドレスとともに使用するファンクション・コードは、MC68030 のステータス・レジスタのS ビットの値によって、スーパバイザ空間またはユーザ空間のいずれかを示します。

10. 4. 12 スタックの先頭との間の転送プリミティブ

スタックの先頭との間の転送プリミティブは、コプロセッサと現在アクティブなメイン・プロセッサ・スタック (Γ 2. 8. 1 システム・スタック」参照)の先頭との間でオペランドを転送します。このプリミティブは汎用および条件付きカテゴリの命令で使用できます。図 10-32 に "スタックの先頭との転送" プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおり CA、PC、および DR ビットを使用します。コプロセッサがこのプリミティブを条件付きカテゴリの命令の実行中に CA = 0 で発行した場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

このプリミティブのフォーマットのビット [0-7] は、転送するオペランドの長さをバイト単位で指定します。オペランドの長さは1、、2、または4バイトが許されます。長さフィールドがこれ以外の値になっていた場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

DR=0の場合、メイン・プロセッサは現在アクティブなシステム・スタックからオペランド用CIR にオペランドを転送します。したがって、この転送で暗黙に使用される実効アドレス・モードは(A7)+のアドレッシング・モードです。オペランドの長さが1バイトの場合、転送後にスタック・ポイン

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	DR	0	1	1	1	0				長	ž .			

図10-32 "スタックの先頭との転送" プリミティブのフォーマット

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
CA	PC	DR	0	1	1	0	0	0	0	0	0	D/A		レジスタ		

図 10-33 "単一メイン・プロセッサ・レジスタの転送" プリミティブのフォーマット

タはスタックのワード・アラインメントを維持するために、2だけインクリメントされます。

DR = 1の場合、メイン・プロセッサはオペランド用 CIR から現在アクティブなスタックにオペランドを転送します。したがって、この転送で暗黙に使用される実効アドレス・モードはー(A7)のアドレッシング・モードです。オペランドの長さが1バイトの場合、転送前にスタック・ポインタはスタックのワード・アラインメントを維持するために、2 だけデクリメントされます。

10. 4. 13 単独のメイン・プロセッサ・レジスタの転送プリミティブ

単一のメイン・プロセッサ・レジスタの転送プリミティブは、メイン・プロセッサのデータ・レジスタまたはアドレス・レジスタの1つとコプロセッサ間でオペランドを転送します。このプリミティブは、汎用または条件付きカテゴリの命令で使用できます。図10-33に "単独のメイン・プロセッサ・レジスタの転送" プリミティブのフォーマットを示します。

このプリミティブは、上記の説明のとおり CA、PC、および DR ビットを使用します。コプロセッサが条件付きカテゴリの命令の実行中に CA = 0 で発行された場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

ビット [3] のD/A ビットは、プリミティブがデータ・レジスタまたはアドレス・レジスタのいずれを転送するかを示します。D/A = 0 はデータ・レジスタを示し、D/A = 1 はアドレス・レジスタを示します。ビット [2-0] にはレジスタ番号が含まれています。

DR=0の場合、メイン・プロセッサは指定されたレジスタにあるロング・ワード・オペランドをオペランド用 CIR に転送します。 DR=1 の場合、メイン・プロセッサはオペランド用 CIR からロング・ワード・オペランドを読み出し、それを指定されたデータ・レジスタまたはアドレス・レジスタに転送します。

10. 4. 14 メイン・プロセッサ制御レジスタの転送プリミティブ

メイン・プロセッサ制御レジスタの転送プリミティブは、制御レジスタの1つとコプロセッサ間でロング・ワード・オペランドを転送します。このプリミティブは、汎用または条件付きカテゴリの命令で使用できます。図10-34に"メイン・プロセッサ制御レジスタの転送"プリミティブのフォーマットを示します。このプリミティブは、上記の説明のとおり、CA、PCおよびDRビットを使用します。コプロセッサがこのプリミティブを条件付きカテゴリの命令の実行中にCA=0で発行した場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

メイン・プロセッサがこのプリミティブを受け取ると、まずレジスタ選択用 CIR から制御レジスタ選択コードを読み出します。このコードはどのメイン・プロセッサ制御レジスタを転送するかを

	14								-	-		-	_		-	
CA	PC	DR	0	1	1	0	1	0	0	0	0	0	0	0	0	1

図 10-34 "メイン・プロセッサ制御レジスタの転送" プリミティブのフォーマット

16進コード	制御レジスタ
x000	ソース・ファンクション・コード(SFC)レジスタ
x001	デスティネーション・ファンクション・コード(DFC)レジスタ
x002	キャッシュ制御レジスタ(CACR)
x800	ユーザ・スタック・ポインタ(USP)
x801	ベクタ・ベース・レジスタ(VBR)
x802	キャッシュ・アドレス・レジスタ(CAAR)
x803	マスタ・スタック・ポインタ(MSP)
x804	割込みスタック・ポインタ(ISP)
他	のコードはすべてプロトコル違反例外を発生します。

表10-5 メイン・プロセッサ制御レジスタの選択コード

決定します。表10-5に有効な制御レジスタ選択コードを示します。制御レジスタ選択コードが有効でなかった場合、MC68030はプロトコル違反例外処理を開始します(Γ 10. 5. 2. 1 プロトコル違反」参照)。

レジスタ選択用 CIR から有効なコードを読み出した後、DR = 0 の場合、メイン・プロセッサは指定された制御レジスタからのロング・ワードをオペランド用 CIR に書き込みます。DR = 1 の場合、メイン・プロセッサはオペランド用 CIR からロング・ワード・オペランドを読み出して、それを指定された制御レジスタに入れます。

10. 4. 15 複数のメイン・プロセッサ・レジスタの転送プリミティブ

複数のメイン・プロセッサ・レジスタの転送プリミティブは、1個または複数のデータ・レジスタまたはアドレス・レジスタとコプロセッサ間でロング・ワードのオペランドを転送します。このプリミティブは汎用または条件付きカテゴリの命令で使用できます。図10-35に"複数のメイン・プロセッサ・レジスタの転送"プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおり、CA、PC および DR ビットを使用します。コプロセッサが条件付きカテゴリ命令の実行中に CA = 0 で発行された場合、メイン・プロセッサはプロトコル違反例外処理を開始します。

メイン・プロセッサはこのプリミティブを受け取ると、まずレジスタ選択用 CIR から 16 ビットのレジスタ選択マスクを読み出します。レジスタ選択マスクのフォーマットを図 10-36 に示します。レジスタ選択マスクで1にセットされているビットに対応するレジスタが転送されます。選択されたレジスタは D0-D7、そして A0-A7 の順に転送されます。

DR=0の場合、メイン・プロセッサは、ロング・ワード転送シーケンスを使用してレジスタ選択マスクの中で指定された各レジスタの内容をオペランド用CIRに書き込みます。DR=1の場合、メ

15	14															
CA	PC	DR	0	0	1	1	0	0	0	0	0	0	0	0	0	1

図10-35 "複数のメイン・プロセッサ・レジスタの転送" プリミティブのフォーマット

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
A7	A6	A5	A4	A3	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	Do

図10-36 レジスタ選択マスクのフォーマット

15	14	13	12	11	10	9	8	7	6	5	4	3	2.	1	0	
CA	PC	DR	0	0	0	0	1				長	ż				

図10-37 "複数のコプロセッサ・レジスタの転送" プリミティブのフォーマット

イン・プロセッサはオペランド用 CIRから、レジスタ選択マスクで指定された各レジスタにロング・ワードを読み出します。レジスタは DR ビットで示される転送方向とは関係なく、同じ順序で転送されます。

10. 4. 16 複数のコプロセッサ・レジスタの転送プリミティブ

複数のコプロセッサ・レジスタの転送プリミティブは、コプロセッサ命令で指定されている実効アドレスとコプロセッサとの間で、0~16個のオペランドを転送します。このプリミティブは、汎用カテゴリの命令で使用できます。コプロセッサが条件付き命令の実行中にこのプリミティブを発行した場合、メイン・プロセッサはプロトコル違反例外処理を開始します。図10-37に"複数のコプロセッサ・レジスタの転送"プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおり、CA、PC、およびDRビットを使用します。


このプリミティブのフォーマットのビット [7-0] は、転送する各オペランドの長さをバイト単位で示します。オペランドの長さは偶数バイトでなければならず、オペランドの長さが奇数だった場合、MC68030 はプロトコル違反の例外処理を開始します($\Gamma10.5.2.1$ プロトコル違反) 参照)。

メイン・プロセッサがこのプリミティブを読み出すと、コプロセッサ命令のオペレーション・ワードで指定される実効アドレスを計算します。このプリミティブを応答用CIRから読み出したとき、走査用PCは実効アドレス拡張ワードの最初のものを指しているはずであり、走査用PCは実効アドレスからコスの計算中に、各拡張ワードを参照するたびに2だけインクリメントされます。実効アドレスからコプロセッサに転送する場合(DR=0)、制御アドレッシング・モードおよびポストインクリメント・アドレッシング・モードが有効です。コプロセッサから実効アドレスに転送する場合(DR=1)、制御可変およびプリデクリメントのアドレッシング・モードが有効です。不当なアドレッシング・モードを使用すると、MC68030は制御用CIRにアボート・マスク(「10.3.2 制御用CIR」参照)を書き込むことによってその命令をアボートし、F系列エミュレータ例外処理を開始します(「10.5.2.2 F系列エミュレータ例外」参照)。

実効アドレスを計算した後、MC68030 はレジスタ選択用 CIR から 16 ビットのレジスタ選択マスクを読み出します。コプロセッサはレジスタ選択マスクを使用して、転送するオペランド数を指定します。MC68030 は単にレジスタ選択マスクにある1の数をカウントして、転送するオペランド数を決定します。したがって、レジスタ選択マスクの中の1の順序は、メイン・プロセッサの動作には無関係であり、このプリミティブに応答してメイン・プロセッサは16 個までのオペランドを転送することができます。転送されるオペランドの合計バイト数は、転送されるオペランド数とこのプリミティブのフォーマットのビット [0-7] に指定される各オペランドの長さの積になります。

DR=1の場合、メイン・プロセッサはレジスタ選択マスクで指定されている数のオペランドをオペランド用 CIR から読み出し、可能であればロング・オペランド転送を使用して、それらのオペランドを命令で指定されている実効アドレスに書き込みます。 DR=0 の場合、メイン・プロセッサはレジスタ選択マスクで指定されている数のオペランドを読み出して、それらをオペランド用 CIR に書き込みます。

制御アドレッシング・モードの場合、オペランドは昇順アドレスを使用して、メモリとの間で転送されます。ポストインクリメント・アドレッシング・モードの場合、オペランドは昇順アドレスでメモリから読み出され、使用するアドレス・レジスタは各オペランドが転送された後、そのオペ



注: OPO、バイト(0)は最初にメモリに書き込まれるバイト。

OPO、バイト(L-1)は第1オペランドで最後にメモリに書き込まれるバイト。

OP1、バイト(0)は第2オペランドで最後にメモリに書き込まれるバイト。

OP1、バイト(L-1)は最後にメモリに書き込まれるバイト。

図10-38 - (An)への転送時のメモリでのオペランドのフォーマット

ランドのサイズだけインクリメントされます。(An)+のアドレッシング・モードで使用するアドレス・レジスタは、このプリミティブの実行中に転送されたバイトの総数だけインクリメントされます。

プリデクリメント・アドレッシング・モードの場合、オペランドはアドレスの降順にメモリに書き込まれますが、各オペランド内のバイトはアドレスの昇順にメモリに書き込まれます。一例として、図10-38にロング・ワード幅のメモリに2つの12バイト・オペランドを、ー(An)のアドレッシング・モードを使用して、コプロセッサから実効アドレスに転送する場合のフォーマットを示します。プロセッサはオペランドが転送される前に、アドレス・レジスタをそのオペランドのサイズだけデクリメントします。プロセッサは各オペランドのバイトを、アドレスの昇順にメモリに書き込みます。アドレス・レジスタは、転送が完了したときには、転送された総バイト数だけデクリメントされています。MC68030は可能なかぎりロング・ワード転送を使用してデータを転送します。

10. 4. 17 ステータス・レジスタおよび走査用 PC の転送プリミティブ

ステータス・レジスタおよび走査用PCの転送プリミティブは、コプロセッサとメイン・プロセッサのステータス・レジスタ間で値を転送します。オプションによって、走査用PCも転送を行なうことができます。このプリミティブは汎用カテゴリの命令で使用できます。コプロセッサが条件付きカテゴリの命令の実行中にこのプリミティブを発行した場合、メイン・プロセッサはプロトコル違反例外処理を実行します。図10-39に"ステータス・レジスタおよび走査用PCの転送"プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおり、CA、PC、およびDRビットを使用します。

ビット [8] の SP ビットは、走査用 PC オプションを選択します。 SP = 1 の場合、プリミティブ は走査用 PC とステータス・レジスタの両方を転送します。 SP = 0 の場合、ステータス・レジスタだ けを転送します。

SP = 0で DR = 0 の場合、メイン・プロセッサは 16 ビットのステータス・レジスタ値をオペランド用 CIR に書き込みます。SP = 0 で DR = 1 の場合、メイン・プロセッサはオペランド用 CIR から

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	DR	0	0	0	1	SP	0	0	0	0	0	0	0	0

図10-39 "ステータス・レジスタおよび走査用PCの転送" プリミティブのフォーマット

16ビット値をメイン・プロセッサのステータス・レジスタに読み出します。

SP=1でDR=0の場合、メイン・プロセッサはまず走査用PCの中のロング・ワード値を命令アドレス用CIRに書き込み、次にステータス・レジスタ値をオペランド用CIRに書き込みます。SP=1でDR=1の場合、メイン・プロセッサはオペランド用CIRから16ビット値をステータス・レジスタに読み出し、次に命令アドレス用CIRからロング・ワードの値を走査用PCに読み出します。

このプリミティブによって、汎用カテゴリの命令は新しい値をステータス・レジスタまたは走査用PC、あるいはその両方に入れることによって、メイン・プロセッサのプログラムの流れを変えることができます。ステータス・レジスタにアクセスすることによって、コプロセッサはメイン・プロセッサのコンディション・コード、スーパバイザ・ステータス、トレース・モード、アクティブ・スタックの選択、および割込みマスク・レベルを確認し操作することができます。

このプリミティブが DR = 1 (メイン・プロセッサへの転送) で発行されたときには、MC68030 はメイン・プロセッサがプリフェッチした現在の走査用 PC の指すロケーション以降の命令ワードを廃棄します。

次に、MC68030 はステータス・レジスタのSビットで示されるアドレス空間の走査用PCアドレスから命令パイプを再充てんします。

コプロセッサ命令の実行が開始されたときに、MC68030が"フローの変化でのトレース"(ステータス・レジスタの T1/T0=01)で動作しており、このプリミティブが DR=1(コプロセッサからメイン・プロセッサ)で発行された場合、MC68030 はトレース例外の準備を行ないます。トレース例外はコプロセッサがその命令に関連するすべての処理を完了したことを知らせたときに発生します。ステータス・レジスタをメイン・プロセッサに転送することによって起こるトレース・モードの変化は、次の命令を実行することにより有効になります。

10. 4. 18 命令実行前の例外処理要求プリミティブ

このプリミティブは、コプロセッサから供給された例外ベクタ番号および命令実行前の例外スタック・フレーム・フォーマットを使用して例外処理を開始します。このプリミティブは、汎用または条件付きカテゴリの命令で使用することができます。図10-40に"命令実行前の例外処理要求"プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおりPCビットを使用します。ビット [0-7] は、例外処理を 開始するためにメイン・プロセッサが使用する例外ベクタ番号があります。

15	14	13	12		10			•	6	 	3	2	1	0
0	PC	0	1	1	1	0	0			ベクタ	番号			

図10-40 "命令実行前の例外処理要求" プリミティブのフォーマット




図10-41 MC68030の "命令実行前の例外" 用スタック・フレーム

メイン・プロセッサがこのプリミティブを受け取ると、制御用 CIR に例外アクノリッジ・マスクを書き込むことによって、コプロセッサの例外処理要求を認識応答します。次に、MC68030 は Γ 8. 1 例外処理シーケンス」で説明する例外処理に入ります。この例外のベクタ番号は、プリミティブのビット Γ 0-7 から取り出されたもので、MC68030 は図 Γ 10-41 に示す Γ 4ワードのスタック・フレーム・フォーマットを使用します。

このスタック・フレームにセーブされるプログラム・カウンタ値は、このプリミティブを受け取ったときに実行されていたコプロセッサ命令のF系列オペレーション・ワードのアドレスです。したがって、例外ハンドラ・ルーチンがスタック・フレームを変更しなかった場合、RTE命令によってMC68030はコプロセッサ命令を再実行することになります。

このプリミティブは、コプロセッサがコプロセッサ命令を開始するために、コマンド用CIRまたは条件用CIRのいずれかに書き込まれた値を認識しないときに使用することができます。

また、このプリミティブは、プログラム可視資源が命令の操作によって変更される前に、コプロセッサ命令の中で例外が発生した場合にも使用することができます。このプリミティブは、プログラム可視資源がプロセッサ命令で変更されていた場合は、その命令の実行中には使用できません。そうでないと、MC68030は例外処理から復帰するとその命令を再開するため、再開された命令が以前に変更された資源を以前とは一貫性のない状態で受け取ることになるためです。

"命令実行前の例外処理要求"プリミティブの最も重要な用途の1つは、メイン・プロセッサの命令 実行と並行して実行されていた cpGEN 命令での例外状態を知らせることです。コプロセッサが cpGEN命令を実行するのにメイン・プロセッサのサービスを必要としなくなった場合、そして命令 が並行して実行されていることがプログラミング・モデルからは見えない場合、コプロセッサはCA =0でこのプリミティブを発行することによって、メイン・プロセッサを解放することができます。 したがって、メイン・プロセッサは通常命令ストリームの次の命令を実行し、コプロセッサはメイ ン・プロセッサの動作と並行して自分の動作を実行します。コプロセッサが命令を並行して実行し ている間に例外が発生した場合、メイン・プロセッサが次の汎用命令または条件付き命令を実行し ようとするまで、その例外は処理されません。メイン・プロセッサは、コマンド用CIRまたは条件 用CIRに書込みを行なって、汎用または条件付き命令を開始した後、応答用CIRを読み出します。こ の時点で、コプロセッサは"命令実行前の例外処理要求"プリミティブを返すことができます。こ のプロトコルによって、メイン・プロセッサは前の並行に実行されるコプロセッサ命令に関連した 例外処理を開始し、その後、例外が発生したコプロセッサ命令の再開を行なうことができます。コ プロセッサは、メイン・プロセッサと並行して実行でき、例外の回復をサポートするすべての汎用 命令のアドレスを記録しておく必要があります。次のコプロセッサ命令が開始されるまで、例外は レポートされないため、通常プロセッサは例外が発生した時点でコプロセッサがどの命令を実行し ていたかを知るために、その命令のアドレスを必要とします。コプロセッサはメイン・プロセッサ を解放する前に使用するプリミティブの1つにPC=1を設定することによって、命令アドレスを記 録することができます。

10. 4. 19 命令実行途中での例外処理要求プリミティブ

このプリミティブは、コプロセッサから供給された例外ベクタおよび "命令実行途中での例外" スタック・フレーム・フォーマットを使用して例外処理を開始します。このプリミティブは、汎用または条件付きカテゴリの命令で使用できます。図 10-42 に "命令実行途中での例外処理要求" プリミティブのフォーマットを示します。

このプリミティブは上記の説明のとおりPCビットを使用します。ビット [70] には例外処理を開始するためにメイン・プロセッサが使用する例外ベクタ番号があります。

メイン・プロセッサがこのプリミティブを受け取ると、制御用CIR に例外アクノリッジ・マスク

(「10.3.2 制御用 CIR」参照)を書き込むことによって、コプロセッサの例外要求に認識応答します。次に、MC68030 は「8.1 例外処理シーケンス」で説明する例外処理を実行します。この例外のベクタ番号は、このプリミティブのビット [0-7] から取り出され、MC68030 は図 10-43 に示す 10 ワードのスタック・フレーム・フォーマットを使用します。

このスタック・フレームにセーブされるプログラム・カウンタ値は、プリミティブを受け取ったときに実行していたコプロセッサ命令のオペレーション・ワードのアドレスです。走査用PCフィールドには、このプリミティブを受け取ったときのMC68030の走査用PCの値が入っています。現在実行中の命令が、例外処理要求プリミティブの前に、実効アドレスの評価を行なっていなかった場合、スタック・フレームの実効アドレス・フィールドの値は未定義です。

コプロセッサはこのプリミティブを使用して、メイン・プロセッサとの対話動作中の例外に対する例外処理を要求することができます。例外ハンドラがスタック・フレームを変更しなかった場合、MC68030は例外ハンドラから戻って応答用CIRを読み出します。このようにして、メイン・プロセッサは応答用CIRを読み出し、受け取ったプリミティブを処理することにより、中断された命令の実行の継続を試みます。

10.4.20 命令実行後の例外処理要求プリミティブ

このプリミティブはコプロセッサから供給された例外ベクタ番号と"命令実行後の例外処理要求"スタック・フレーム・フォーマットを使用して例外処理を開始します。このプリミティブは、汎用または条件付きカテゴリの命令で使用できます。図10-44に"命令実行後の例外処理要求"プリミティブのフォーマットを示します。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	0	1				ベクタ	番号			

図10-42 "命令実行途中での例外処理要求" プリミティブのフォーマット




図 10-43 MC68030 の "命令実行途中での例外" スタック・フレーム

このプリミティブは上記の説明のとおりPCビットを使用します。ビット [07] には例外処理を開始するためにメイン・プロセッサが使用する例外ベクタ番号があります。

メイン・プロセッサがこのプリミティブを受け取ると、制御用 CIR に例外アクノリッジ・マスク (「10. 3. 2 制御用 CIR」参照)を書き込むことによって、コプロセッサの例外要求に認識応答します。

次に、MC68030 は「8.1 例外処理シーケンス」で説明する例外処理を実行します。この例外のベクタ番号は、このプリミティブのビット [0-7] から取り出され、MC68030 は図 10-45 に示す 6 ワードのスタック・フレーム・フォーマットを使用します。

このプリミティブを受け取ったときのメイン・プロセッサの走査用PCの値は、"命令実行後の例外"スタック・フレームの走査用PCフィールドにセーブされます。セーブされるプログラム・カウンタの値は、このプリミティブを受け取ったときのコプロセッサ命令のF系列オペレーション・ワードのアドレスです。

MC68030 は "命令実行後の処理要求" プリミティブを受け取ったとき、コプロセッサが命令を例外によって完了したか、アボートしたかのいずれかであるとみなします。例外ハンドラがスタック・フレームを変更しなかった場合、MC68030 は例外ハンドラから戻り、スタック・フレームの走査用PCフィールドで指定されるロケーションから実行を開始します。このロケーションは次に実行する命令のアドレスのはずです。

コプロセッサはこのプリミティブを使用して、メイン・プロセッサが正規の応答を待っている間に命令を完了するかアボートしたときに、例外処理を要求します。汎用カテゴリの命令では応答は解放であり、条件付きカテゴリの命令では真/偽の条件判定結果です。したがって、このプリミティブに対するMC68030の応答動作は標準M68000ファミリの命令関連の例外処理(たとえば、0除算例外)に準じています。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	1	0				べ	クタ番号	-		

図 10-44 "命令実行後の例外処理要求" プリミティブのフォーマット




図 10-45 MC68030の "命令実行後の例外" スタック・フレーム

10.5 例 外

コプロセッサ命令の実行に関連して、いくつかの例外状態が発生します。この例外をメイン・プロセッサが検出しようとコプロセッサが検出しようと、それに対する例外処理はメイン・プロセッサが調整し実行します。これらのコプロセッサ関連例外に対するサービスは、標準M68000ファミリの例外に対するサービスに使用するプロトコルの延長です。つまり、メイン・プロセッサが例外を検出するか、あるいはコプロセッサが例外の発生を通知すると、メイン・プロセッサは「8.1 例外処理シーケンス」で説明する例外処理に進みます。

10. 5. 1 コプロセッサが検出する例外

コプロセッサが検出する例外は、メイン・プロセッサが検出するものでもあり、通常コプロセッサ検出例外として分類されます。これらの例外は、M68000 コプロセッサ・インタフェース動作、内部動作、またはコプロセッサの他のシステム関連動作中に発生する可能性があります。

大部分のコプロセッサ検出例外は、M68000 コプロセッサ・インタフェースに定義されている3種類の"例外処理要求(Take Exception)"プリミティブの1つを使用してメイン・プロセッサに知らせます。メイン・プロセッサは上記の説明のとおり、これらのプリミティブに応答します。ただし、コプロセッサが検出したすべての例外が応答プリミティブによって通知されるわけではありません。cpSAVEまたはcpRESTORE命令の実行中にコプロセッサが検出したフォーマット・エラーは、「10.2.3.2.3 無効フォーマット・ワード」で説明した無効フォーマット・ワードを使用してメイン・プロセッサに通知されます。

10. 5. 1. 1 コプロセッサ検出プロトコル違反

プロトコル違反例外は、M68000 コプロセッサ・インタフェースを介して行なわれるメイン・プロ セッサとコプロセッサ間の通信の障害です。コプロセッサ検出プロトコル違反は、メイン・プロセ ッサが予測しないシーケンスのコプロセッサ・インタフェース・レジスタ・セットのエントリにア クセスしたとき発生します。メイン・プロセッサが特定のコプロセッサ命令またはコプロセッサ応 答プリミティブに対して実行する動作シーケンスについては、この章の前のほうで説明しています。 コプロセッサは、さまざまな方法でプロトコル違反を検出することができます。メイン・プロセ ッサは、M68000 コプロセッサ・インタフェース・プロトコルに従って、常にコプロセッサの動作と 同期して、オペレーション・ワード用、オペランド用、レジスタ選択用、命令アドレス用、あるい はオペランド・アドレス用の各 CIR にアクセスします。つまり、メイン・プロセッサは特定のシー ケンスでこれら5つのレジスタにアクセスし、コプロセッサはそのシーケンスでそれらのレジスタが アクセスされることを予期します。少なくとも、コプロセッサがコマンド用または条件用CIRへの アクセスを予期しているときに、メイン・プロセッサが上記の5つのレジスタのどれかにアクセスし た場合、すべてのM68000コプロセッサがプロトコル違反を検出しなければなりません。同様に、コ プロセッサがコマンド用または条件用CIRへのアクセスを予期していて、メイン・プロセッサがこ れら5つのレジスタの1つにアクセスした場合、コプロセッサはプロトコル違反を検出し知らせる必 要があります。

M68000 コプロセッサ・インタフェース・プロトコルに従って、メイン・プロセッサはセーブ用または応答用の CIR のいずれかの読出し、またはリストア用あるいは制御用 CIR に対する書込みを、コプロセッサ動作とは非同期に実行することができます。つまり、コプロセッサがある時点でのアクセスを明示的に予期しない状態で、これらのレジスタの1つに有効なアクセスを行なうことができます。コプロセッサはリストア用、応答用、および制御用の CIR に対するアクセスを予期することができますが、これらのレジスタはコプロセッサが予期しないときにもアクセスできるのです。

コプロセッサはcpSAVE命令またはcpRESTORE命令の実行中に、メイン・プロセッサにプロトコル違反を知らせることはできません。コプロセッサがcpSAVE命令またはcpRESTORE命令の実行中にプロトコル違反を検出した場合、次のコプロセッサ命令が開始されたときにその例外をメイン・プロセッサに知らせなければなりません。

コプロセッサ検出プロトコル違反の主な考え方は、コプロセッサは自分のインタフェース・レジスタの1つがアクセスされたとき、常に応答しなければならないということです。コプロセッサがそのアクセスを有効でないと判定した場合でも、コプロセッサとはメイン・プロセッサが次に応答用 CIR を読み出す時点で、メイン・プロセッサに対して \overline{DSACKx} をアサートし、プロトコル違反を知らせる必要があります。コプロセッサが \overline{DSACKx} をアサートしなかった場合は、メイン・プロセッサはその信号がアサートされるのを(あるいは、他のバス終了信号を)、いつまでも待ち続けます。上記のプロトコルによって、コプロセッサがメイン・プロセッサをホルトしないことを保証しています。

コプロセッサは、"命令実行途中での例外処理要求" プリミティブによってメイン・プロセッサにプロトコル違反を知らせることができます。一貫性を維持するために、ベクタ番号はメイン・プロセッサ検出プロトコル違反に対するものと同じ13でなければなりません。メイン・プロセッサはこのプリミティブを読み出すと、「10.4.19 命令実行途中での例外処理要求プリミティブ」で説明する動作を実行します。例外ハンドラがスタック・フレームを変更しなかった場合、MC68030は例外ハンドラから復帰して応答用CIRを読み出します。

10. 5. 1. 2 コプロセッサ検出不当コマンドまたは条件ワード

不当コプロセッサ・コマンドまたは条件ワードは、コマンド用 CIR または条件用 CIR に書き込まれる値で、コプロセッサが認識しないものです。これらのレジスタのいずれかに書き込まれた値が正当でなかった場合、コプロセッサは "命令実行前の例外処理要求" プリミティブを応答用 CIR に返さなければなりません。メイン・プロセッサがこのプリミティブを受け取ると、「10. 4. 18 命令実行前の例外処理要求プリミティブ」で説明する例外処理を実行します。例外ハンドラがメイン・プロセッサのスタック・フレームを変更しなかった場合、RTE 命令によって MC68030 は例外を実行した命令を再開します。コプロセッサを設計するときは、システムが認識されないコマンドまたは条件ワードのエミュレーションをサポートしている場合は、コプロセッサの状態が不当コマンドまたは条件例外によって回復不可能なほど変更されないように保証しなければなりません。

モトローラの M68000 コプロセッサはすべて、F系列エミュレータ例外ベクタ番号 11 をもつ "命令実行前の例外処理要求" プリミティブを返すことによって、不当コマンドおよび条件ワードを知らせます。

10. 5. 1. 3 コプロセッサ・データ処理例外

コプロセッサの内部動作に関連する例外は、データ処理関連例外として分類されています。これらの例外は、M68000マイクロプロセッサで定義されている"0による除算"例外に類似しており、該当する例外ベクタ番号を含む3種類の"例外処理要求"プリミティブの1つを使用して、メイン・プロセッサに知らせる必要があります。例外を知らせるために、この3種類のプリミティブのうちどれを使用するかは、一般に例外処理終了後にメイン・プロセッサが命令動作のどのポイントからプログラム・フローを継続するかによって決まります。これについては、「10.4.18 命令実行前の例外処理要求プリミティブ」、「10.4.19 命令実行途中での例外処理要求プリミティブ」、および「10.4.20 命令実行後の例外処理要求プリミティブ」を参照してください。

10. 5. 1. 4 コプロセッサ・システム関連の例外

DMAコプロセッサで検出されるシステム関連例外には、バス動作に関連するものとコプロセッサの外部で発生するその他の例外(たとえば、割込み)があります。コプロセッサおよびメイン・プロセッサが実行する動作は、発生する例外の種類によって異なります。

DMA コプロセッサがアドレス・エラーまたはバス・エラーを検出したら、コプロセッサはシステムでアクセス可能なレジスタに、メイン・プロセッサの例外処理ルーチンが必要とする情報を格納する必要があります。コプロセッサは、該当する例外ベクタの番号をもつ3種類の"例外処理要求"プリミティブの1つを応答用CIRに入れなければなりません。3種類のプリミティブのうちどれを使用するかは、その例外が検出されたコプロセッサ命令でのポイント、および例外処理終了後にメイン・プロセッサがプログラムの実行を継続する命令でのポイントによって異なります。

10. 5. 1. 5 フォーマット・エラー

応答プリミティブを使用してメイン・プロセッサに通知されないコプロセッサ検出例外は、フォーマット・エラーだけです。cpRESTORE命令の実行中にメイン・プロセッサがフォーマット・ワードをリストア用 CIR に書き込むと、コプロセッサはそのワードをデコードして、それが有効であるかどうかを判断します(「10. 2. 3. 3 コプロセッサ・コンテキスト・セーブ命令」参照)。そのフォーマット・ワードが有効でなかった場合、コプロセッサは無効フォーマット・コードをリストア用 CIR に入れます。メイン・プロセッサが、無効フォーマット・コードを読み出すと、アボート・マスク(「10. 3. 2 制御用 CIR 」参照)を制御用 CIR に書き込むことによって、そのコプロセッサ命令をアボートします。次に、メイン・プロセッサは、4ワードの"命令実行前の例外"スタック・フレームとフォーマット・エラーの例外ベクタ番号14を使用して例外処理を実行します。したがって、例外ハンドラがスタック・フレームの内容を変更しなかった場合、MC68030は例外ハンドラでRTE命令が実行されると、cpRESTORE命令を再開します。メイン・プロセッサがセーブ用 CIR を読み出してcpSAVE命令を開始したときに、コプロセッサが無効フォーマット・コードを返した場合、メイン・プロセッサは上記のcpRESTORE命令の場合と同様に、フォーマット・エラー例外処理を実行します。

10.5.2 メイン・プロセッサ検出例外

コプロセッサ命令の実行に関連する例外の多くは、コプロセッサではなくメイン・プロセッサが 検出します(メイン・プロセッサがサービスする)。これらの例外は、コプロセッサ応答プリミティブ の実行、M68000コプロセッサ・インタフェースを介しての通信、またはメイン・プロセッサによる 条件付きコプロセッサ命令の終了に関連していることがあります。

10. 5. 2. 1 プロトコル違反

メイン・プロセッサは、応答用プリミティブから有効でないプリミティブを読み出したとき、プロトコル違反を検出します。M68000コプロセッサ・インタフェースに定義されているプリミティブに応答して発生する可能性のあるプロトコル違反を、表10-6にまとめて示します。

MC68030 はプロトコル違反を検出しても、自動的に結果の例外処理を制御用 CIR に書き込んで、コプロセッサに知らせることはありません。しかし、例外処理ルーチンは MOVES 命令を使用して 応答用 CIR から読出しを行ない、MC68030 がプロトコル違反例外処理を開始する原因となったプリミティブを確認します。メイン・プロセッサは "命令実行途中での例外" スタック・フレーム(図 10-43参照) およびプロトコル違反例外ベクタ番号 13を使用して例外処理を開始します。例外ハンドラがスタック・フレームを変更しなかった場合、メイン・プロセッサは RTE 命令を実行して例外ハン

ドラから戻った後、再び応答用 CIR を読み出します。このプロトコルによって、ハードウェアでサポートされていない M68000 コプロセッサ・インタフェースの拡張を、メイン・プロセッサのソフトウェアでエミュレートすることができます。したがって、プリミティブの実行をメイン・プロセッサがソフトウェアでエミュレートできれば、コプロセッサはプロトコル違反に気づきません。

10. 5. 2. 2 F系列エミュレータ例外

MC68030が検出するF系列エミュレータ例外は、明示的にあるいは暗黙に命令ストリームのF系列オペレーション・ワードのエンコーディングに関連しています。メイン・プロセッサが、F系列の

表 10-6 プリミティブ処理関連の例外

プリミティブ	ブロトコル	F系列	その他
ビジー			
ヌル			
スーパバイザ・チェック' その他:"S" ビット=0であれば特権違反			Х
オペレーション・ワードの転送			
命令ストリームからの転送' プロトコル:長さフィールドが奇数の場合(長さ0は正当)	X		
実効アドレスの評価および転送 プロトコル:条件付き命令で使用した場合 F系列:オペレーション・ワードのEAが制御可変でなかった場合	X	Х	
実効アドレスの評価およびデータの転送 プロトコル: 1. 条件付き命令で使用した場合 2. 長さが1、2、または4 以外で、EA = レジスタ直接の場合 3. EA = イミディエイト、長さが奇数で、1より大きい場合 4. 非可変のアドレスへ書込みを行なおうとした場合(ブリミティブのアドレスが正当であっても) F系列: 有効EA フィールドがオペレーション・ワードのEA と一致していない場合	х	x	
評価済み実効アドレスへの書込み プロトコル:条件付き命令で使用した場合	х		
ビジー			
アドレス取得およびデータ転送'			
スタック先頭との転送* プロトコル : 長さフィールド値が 1、2、または4 以外	Х		
メイン・プロセッサのレジスタとの転送。			
メイン・プロセッサの制御レジスタとの転送 プロトコル : 無効制御レジスタ選択コード	X		
複数のメイン・プロセッサ・レジスタの転送			
複数のコプロセッサ・レジスタの転送 プロトコル:	X		
1. 条件付き命令で使用した場合 2. 長さが奇数の場合 F 系列: 1. EAが制御可変でない、あるいはCPからメモリへの転送で(An)+を指定した場合 2. EAが制御可変でない、あるいはメモリからCPへの転送で-(An)を指定した場合	X		
ステータスおよび走査用PC、あるいはそのいずれかの転送 プロトコル:条件付き命令で使用した場合 その他: 1.トレース――MC68020が"フローの変化でのトレース"モードになっていてDR=1の 場合はトレース・モードの保留 2.アドレス・エラー――走査用PCに奇数値が書き込まれた場合	Х		х
命令実行前、命令実行途中、または命令実行後の例外 例外の種類はプリミティブで供給されるベクタによる	Х	Х	Х

^{&#}x27;CA=0 でこのプリミティブを使用した場合、条件付き命令でプロトコル違反が発生します。

523

略語: EA =実効アドレス CP =コプロセッサ

オペレーション・ワードが有効でないと判断すると、F系列エミュレータ例外処理を開始します。ビット [8:6]=110または111のF系列オペレーション・ワードによって、MC68030はその命令に対してコプロセッサと交信を行なうことなく例外処理を開始します。また、命令セット(「第3章命令セット」参照)の中で有効なコプロセッサ命令の1つにマップされない、ビット [8:6]=000101をもつオペレーション・ワードによって、MC68030はF系列エミュレータ例外処理を開始します。上記の2つの状況のいずれかによってF系列エミュレータ例外処理が発生した場合、メイン・プロセッサは例外処理を開始する前に制御用 CIR への書込みは行ないません。

F系列例外は、コプロセッサ応答プリミティブが要求する操作が、コプロセッサ命令のオペレーション・ワードのビット [0-5] の実効アドレスに適合しない場合にも発生します。M68000 コプロセッサ応答プリミティブを使用したときに発生する可能性のあるF系列エミュレータ例外を、表10-6 に要約します。例外が無効プリミティブを受け取ることによって発生した場合、メイン・プロセッサはF系列エミュレータ例外処理を開始する前に、制御用 CIR にアボート・マスクを書き込むことによって、実行中のコプロセッサ命令をアボートします。

コプロセッサ命令を開始したコプロセッサ・インタフェース・レジスタ・アクセス中にバス・エラーが発生すると、別のタイプのF系列エミュレータ例外が発生します。メイン・プロセッサはコプロセッサが存在しないものとみなして、例外処理を実行します。

メイン・プロセッサはF系列エミュレータ例外処理を開始するときは、4ワードの"命令実行前の例外"用スタック・フレーム(図10-41参照)およびF系列エミュレータ例外ベクタ番号11を使用します。したがって、例外ハンドラがスタック・フレームを変更しなかった場合、メイン・プロセッサはRTE 命令を実行して例外ハンドラから戻った後、その例外を発生した命令の再開を試みます。

F系列例外の原因をソフトウェアでエミュレートできる場合、ハンドラはエミュレーションの結果をプログラミング・モデルにある適当なレジスタ、およびセーブされたスタック・フレームのステータス・フィールドの中に格納します。例外ハンドラは、セーブされたスタック・フレームのプログラム・カウンタ・フィールドが次の命令のオペレーション・ワードを指すように調整してからRTE命令を実行します。次に、MC68030はエミュレートされた命令の次の命令を実行します。

例外ハンドラはスタックにあるステータス・レジスタのコピーをチェックして、トレーシングがオンになっているかどうか確認しなければなりません。トレーシングがオンになっている場合は、トレース例外処理もエミュレートする必要があります。詳細については、「8. 1.7 トレース例外」を参照してください。

10. 5. 2. 3 特権違反

特権違反はcpSAVE命令およびcpRESTORE命令、そしてスーパバイザ・チェック・コプロセッサ応答プリミティブによっても発生する可能性があります。メイン・プロセッサがユーザ状態(ステータス・レジスタのS=0)にあるときに、cpSAVE命令またはcpRESTORE命令のいずれかを実行しようとすると、メイン・プロセッサは特権違反例外処理を開始します。メイン・プロセッサは、cpSAVE命令またはcpRESTORE命令に関係するコプロセッサと交信を行なう前に、この例外処理を開始します。

メイン・プロセッサが、スーパバイザ・チェック・プリミティブを読み出したときに、ユーザ状態でコプロセッサ命令を実行していた場合、メイン・プロセッサは制御用 CIR にアボート・マスク (「10. 3. 2 制御用 CIR」参照)を書き込むことによって、実行中のコプロセッサ命令をアボートします。その後、メイン・プロセッサは特権違反例外処理を開始します。

特権違反が発生した場合、メイン・プロセッサは4ワードの"命令実行前の例外"用スタック・フレーム(図 10-41 参照)および特権違反例外ベクタ番号8を使用して例外処理を開始します。したがって、例外ハンドラがスタック・フレームを変更しなかった場合、メイン・プロセッサはRTE 命令

を実行してハンドラから戻った後、その例外を発生した命令の再開を試みます。

10. 5. 2. 4 cpTRAPcc 命令トラップ

cpTRAPcc 命令の実行中に、コプロセッサがヌル・プリミティブを使用してメイン・プロセッサに「真」の条件判定結果を返した場合、メイン・プロセッサはトラップ例外処理を開始します。メイン・プロセッサは、6ワードの "命令実行後の例外" スタック・フレーム(図10-45参照)およびトラップ例外ベクタ番号7を使用します。このスタック・フレームの走査用 PC フィールドには、cpTRAPcc命令の次の命令のアドレスが含まれています。次に、cpTRAPcc命令に関連する処理を開始でき、例外ハンドラは6ワードのスタック・フレームに含まれている情報を使用して、cpTRAPcc命令にエンコードされたイミディエイト・オペランド・ワードを見つけることができます。例外ハンドラがスタック・フレームを変更しなかった場合、メイン・プロセッサはRTE命令を実行してハンドラから抜け出した後、cpTRAPcc命令の次の命令を実行します。

10.5.2.5 トレース例外

MC68030cc は、「8. 1. 7 トレース例外」で説明した 2つの命令トレース・モードをサポートします。 "命令実行ごとのトレース" モードでは、MC68030 は各命令の終了後にトレース例外を処理します。 "命令フローの変化時でのトレース" モードでは、MC68030 はステータス・レジスタを変更する命令、あるいはプログラム・カウンタに次の命令以外のアドレスを置く命令を実行するたびにトレース例外を処理します。

コプロセッサcpSAVE命令、cpRESTore命令、または条件付きカテゴリの命令を実行するために使用するプロトコルは、メイン・プロセッサでトレース例外が保留されているときにも変わりません。メイン・プロセッサはその命令の実行終了後に、保留されている"命令実行ごとのトレース"例外を実行します。"命令フローの変化時でのトレース"モードになっていて、命令が次の命令以外のアドレスをプログラム・カウンタに置いた場合、メイン・プロセッサはその命令を実行した後トレース例外処理を実行します。

汎用カテゴリの命令の実行中にトレース例外が保留されていない場合、メイン・プロセッサはCA =0のプリミティブを読み出したあと、コプロセッサとの交信を終了します。したがって、コプロセッサはメイン・プロセッサの命令実行と並行してcpGEN命令を完了することができます。しかし、トレース例外が保留されているときは、メイン・プロセッサはトレース例外を処理する前に、cpGEN命令に関するすべての処理が終了したことを確認しなければなりません。この場合、メイン・プロセッサはCA =0、PF =1 のヌル・プリミティブを受け取るか、"命令実行後の例外処理要求" プリミティブによって開始された例外処理が終了するまで、応答用 CIR を継続に読み出し、そのプリミティブに対するサービスを実行します。コプロセッサはcpGEN命令の実行中に、PF =0となっているCA =0 ヌル・プリミティブを返さなければなりません。メイン・プロセッサは、これらのプリミティブでIA =1となっている場合は、応答用 CIR を読み出す合間に、保留されている割込みをサービスすることができます(表 10-100 を 101 の 101 の 102 に 103 を 103 を

汎用カテゴリの命令が開始された時点で、MC68030のステータス・レジスタでT1/T0 = 01("フロー変化でのトレース"モード)となっていた場合、その命令の実行中にコプロセッサがDR = 1 で "ステータス・レジスタおよび走査用PCの転送"プリミティブを発行したときだけ、その命令に対するトレース例外処理が行なわれます。この場合、メイン・プロセッサがトレース例外ハンドラの 実行を開始したときに、コプロセッサがcpGEN命令をそのまま並行して実行している可能性があります。したがって、"フローの変化でのトレース"例外ハンドラの中で実行されたcpSAVE命令が、並行動作中のcpGEN命令の実行を中断することもあります。

10.5.2.6 割込み

「8. 1. 9 割込み例外」で説明した割込み処理は、任意の命令境界で発生することができます。また、次の2つの状態のいずれかにおいて、汎用または条件付きカテゴリの命令の実行中に割込みがサービスされることもあります。

メイン・プロセッサがCA=1、IA=1のヌル・プリミティブを読んだ場合、応答用CIRを読み出す前に、保留されている割込みがあれば、それに対するサービスを実行します。同様に、cpGEN命令の実行中にトレース例外が保留されていて、メイン・プロセッサがCA=0、IA=1、PF=0のヌル・プリミティブを読み出した場合($\Gamma10$. 5. 2. 5 トレース例外」参照)、メイン・プロセッサは再び応答用CIRの読出しを行なう前に、保留されている割込みのサービスを実行します。

MC68030 は、汎用または条件付きカテゴリの命令の実行中に割込みをサービスするときは、10 ワードの "命令実行途中での例外" スタック・フレームを使用します。スタック・フレームを使用することによって、メイン・プロセッサは必要なすべての処理を実行してから応答用 CIR の読出しに戻ります。これによって、その割込み例外を受け付けたときに実行中であったコプロセッサ命令を継続して実行することができます。

MC68030は、cpSAVE命令の実行中にセーブ用 CIR から "ノット・レディ"フォーマット・ワードを読み出した場合は、割込みのサービスも実行します。MC68030は "ノット・レディ"フォーマット・ワードを読み出したあと、割込みのサービスを行なうときは、通常4ワードの "命令実行前の例外"スタック・フレームを使用します。このようにして、プロセッサは保留されている割込みをサービスし、RTE命令を実行してハンドラから戻り、セーブ用 CIR を読み出すことによって cpSAVE 命令を再開することができます。

10. 5. 2. 7 メイン・プロセッサ検出フォーマット・エラー

MC68030 はcpSAVE命令またはcpRESTORE命令の実行中に、有効なフォーマット・ワードの長さフィールドの値が4バイトの倍数でなかった場合は、フォーマット・エラーを検出することができます。MC68030 がcpSAVE命令の実行中に、セーブ用CIRから無効な長さフィールドのフォーマット・ワードを読み出した場合は、制御用CIRにアボート・マスク(「10.3.2 制御用CIR」参照)を書き込むことによって、そのコプロセッサ命令をアボートし、フォーマット・エラー例外処理を開始します。MC68030がcpRESTORE命令で指定された実効アドレスから、無効な長さフィールドをもつフォーマット・ワードを読み出した場合、MC68030 はそのフォーマット・ワードをコプロセッサのリスト用CIRに書き込み、ついでリストア用CIRからコプロセッサの応答を読み出します。次に、MC68030 は制御用CIRにアボート・マスク(「10.3.2 制御用CIR」参照)を書き込むことによってcpRESTORE命令をアボートし、フォーマット・エラーの例外処理を開始します。

MC68030 は、フォーマット・エラーの例外処理を開始するとき、4ワードの "命令実行前の例外" スタック・フレームとフォーマット・エラー・ベクタ番号 14 を使用します。したがって、例外ハンドラがスタック・フレームを変更しなかった場合、メイン・プロセッサは RTE 命令を実行して例外 ハンドラから抜け出した後、その例外を発生した命令の再開を試みます。

10. 5. 2. 8 アドレス・エラーおよびバス・エラー

コプロセッサ命令関連のバス・フォールトは、コプロセッサと交信するためのCPU空間へのメイン・プロセッサ・バス・サイクル、あるいはコプロセッサ命令実行の一部であるメモリ・サイクルで発生する可能性があります。コプロセッサ命令を開始するのに使用するコプロセッサ・インタフェース・レジスタへのアクセス時に、バス・エラーが発生した場合、メイン・プロセッサはシステムにコプロセッサが存在しないものとみなし、F系列エミュレータ例外(「10.5.2.2 F系列エミュ

レータ例外」参照)処理を実行します。つまり、コプロセッサ命令によるCIRへの最初のアクセスでエラーが発生した場合、プロセッサはF系列エミュレータ例外処理を実行します。その他のコプロセッサ・アクセス、またはコプロセッサ命令の実行中のメモリ・アクセスにおいてバス・エラーが発生した場合、メイン・プロセッサはバス・エラーの例外処理(「8. 1. 2 バス・エラー例外」参照)を実行します。例外ハンドラがバス・エラーの原因を是正した後、メイン・プロセッサはコプロセッサ命令でその障害が発生したところまで戻ることができます。

アドレス・エラーは、MC68030が奇数アドレスから命令をフェッチしようとした場合に発生します。これはcpBcc命令またはcpDBcc命令のデスティネーション・アドレスの計算値が奇数であった場合、あるいは "ステータス・レジスタおよび走査用PCの転送" プリミティブによって走査用PC に奇数アドレスが転送された場合に発生します。アドレス・エラーが発生した場合、MC68030 は Γ 8. 1. 3 アドレス・エラー例外」で説明した例外処理を実行します。

10. 5. 3 コプロセッサのリセット

外部リセット信号またはRESET命令のいずれかでシステムの外部デバイスをリセットすることができます。システム設計者は、両タイプのリセットを使用して、あるいは外部リセット信号だけで、コプロセッサをリセットし初期化するよう設計することができます。MC68030の設計との一貫性を維持するために、コプロセッサは外部システム・リセットによってのみ影響され、RESET命令の影響を受けないようにしておくべきです。その理由は、コプロセッサはメイン・プロセッサのプログラミング・モデルおよびMC68030の内部状態の拡張と考えられるためです。

10.6 コプロセッサ命令の要約

コプロセッサ命令のフォーマットは、「3.9 命令フォーマットの要約」に含まれています。 以下にコプロセッサ応答プリミティブのフォーマットの要約を示します。ビット [13:8] = \$00 または\$3Fの応答プリミティブは、常にプロトコル違反を発生します。ビット [13:8] = \$0B、 \$18-\$1B、\$1F、\$28-\$2B、および\$38-\$3Bの応答プリミティブは、現在はプロトコル違 反を発生しますが、これらは未定義となっており将来の使用に備えてモトローラが予約しています。

ごジー																						
15	14	13		12	1	1		10		9	8	7	6		5	4		3		2	1	0
1	PC	1		0	()		1		0	0	0	0		0	0		0		0	0	0
复数のコ	プロ+	z H		L.S.	シマ・	51	の声	-:¥														
15										0	0	7	6		E	4		3		2	1	0
CA	14 PC	13 DR	1	0	_	1	T	10		0	8	1	0		5		きさ		-		 _	 -
ステータ	ス・レ	ノ ジス	くタ	およ	こび	ŧi	查月	ŖΡ(Cσ	転	送											
15	14	13		12	1	1		10		9	8	7	6		5	4		3		2	1	0
CA	PC	DR		0)		0		1	SP	0	0		0	0		0		0	0	0
-1818	ハカ・	・ナェ	. "	9																		
15	PC	0		0	_	1	I	10	_	0	0	7	6	I	5	0		0	1	0	0	0
1	PC	0		0	7 車云)		_	_			_	_			0	1			_	_	_
1 アドレス 15 CA	PC 取得 a 14 PC	0 13 DR	ドデ	0 - 5 12 0	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	送 1	<u> </u> ジッ	10 10	の車	9	8	0	0		0	0		0		0	0	0
1 アドレス 15 CA 复数のメ 15 CA	PC 取得ま 14 PC イン・ 14 PC	0 13 DR 13 DR	デデー 1セー	0 12 0 12 12 0	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	送 1 D	 	1 10 1 1 マスタ 10	の車	9 0	8 1	7	6		5	0 4 县	5	3		2	1 0	0 0 0
1 15 CA 2 5 CA	PC 取得 は 14 PC 14 PC -ション	0 0 13 B C C 13 DR 15 D	デデー 1セー	0 - タ 12 0 - タ 12 0	11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	送 1 つ レ 1 つ	 	1 10 1 1 10 10 10	の車	0 9 0 9 1	8 1	7 7 0	6		5 5 0	4 4 0	5	3		2 2 0	1 1 0	0 0 0
1 F ドレス I5 CA ほ数のメ 15 CA	PC 取得 は 14 PC 14 PC 14 PC	0 13 DR 13 DR 13 0	デデー 1セー	0 - 多 12 0 12 0 ド車 12 0	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	シ 1 D 1 D	 	1 10 1 1 10 1 10 1	の車	9 0 9 1	8 1 1 8 0 0 8 1 1	7 0 0	6 6 0		5 5 0	4 0	5	3 0 0		2 2 0	1 0 0	0 0 0 0 0
1 アドレス 15 CA 15 CA	PC 取得 は 14 PC イン・ 14 PC 14	13 DR 13 DR 13 13 13 13 13 13 13 13 13 13 13 13 13	デデー 1セー	0 - 3 12 0 - 3 12 0 - 7 12 0	1 1 元送	送 1 0 1	 	1 10 1 1 10 1 10 1	の車	9 0 9 1	8 1 0	7 7 0	6 6		5 5 0	4 4 0	5	3 0		2 2 0	1 0	0 0 0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	0	0	1	0	1	0	0	0	0	0	0	0	0	0
CA			0	! <u>'</u>	1 0	<u>'</u>	0	0	0			0		0	1 0

実効アドレスの評価および転送

単独メイ	ン・	プロセ	ッサ・	V	ジス	夕の転送
------	----	-----	-----	---	----	------

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	DR	0	1	1	0	0	0	0	0	0	D/A	1	ノジスゟ	7

メイン・プロセッサの制御レジスタの転送

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	DR	0	1	1	0	1	0	0	0	0	0	0	0	0

スタックの先頭との転送

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	DR	0	1	1	1	0				長	2			

命令ストリームからの転送

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	0	0	1	1	1	1				長	5:			

実効アドレス評価およびデータ転送

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PC		1	0	:	有効EA	1				長	5			

命令実行前の例外処理要求

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	0	0				ベクタ	番号		-	

命令実行途中での例外処理要求

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	0	1				ベクタ	番号			

命令実行後の例外処理要求

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	1	0				ベクク) 番号			

評価済み実効アドレスへの書込み

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	1	0	0	0	0	0				長	5			

定動策込が (Manager) 1

第 11 章

命令実行時間

本章では、MC68030の命令実行および操作(テーブル・サーチなど)時間を外部クロック・サイクル数の単位で示します。ここで述べる情報は的確な実行および操作の実行時間のガイドラインにはなりますが、あらゆる動作環境における正確な実行時間を示すものではありません。サイクル数で実行時間を表わしているのは、命令または操作の正確な実行時間はメモリ速度と他の変数に大きく依存するためです。本章で示す実行時間によって、アセンブラやコンパイラのプログラマは、MC68030の性能を評価するのに必要な実際のキャッシュ・ケースおよび平均ノー・キャッシュ・ケースの実行時間を予測することができます。加えて、例外処理、コンテクストの切換え、および割込み処理の実行時間も含まれているため、マルチタスキングまたはリアルタイム・システムの設計者は、タスク切換えのオーバヘッド、最大割込み待ち時間、および同様な実行時間のパラメータを予測することができます。

クロック周波数への依存を避けるため、本章では命令および操作時間をクロック・サイクルで示しています。

11.1 性能トレード・オフ

MC68030 は最悪時の性能を犠牲にして、平均的な性能を最大限に高めています。1命令の実行に要する時間は、0から100クロック以上までさまざまです。実行時間に影響を与える要素は、前後の命令、命令ストリームのアラインメント、キャッシュでのオペランドおよび命令の滞在性、アドレス変換キャッシュでのアドレス変換値の滞在性、およびオペランドのアラインメントです。

MC68030の平均性能を向上させるために、ベスト・ケースの性能を上げ、ワースト・ケースの動作が発生する機会を減らすために一定のトレード・オフを設けています。たとえば、バースト充てんは、後でアクセスするためのデータをプリフェッチすることにより性能を高めていますが、そのため外部バス・コントローラやキャッシュにより長い時間をゆだねています。

MC68030 はデータの書込みを、命令キャッシュの読出し、データ・キャッシュの読出し、およびマイクロシーケンサの実行、あるいはそのいずれかとオーバラップすることができます。命令キャッシュの読出しを、データ・キャッシュの充てんおよびマイクロシーケンサ・アクティビティ、またはそのいずれかとオーバラップさせることができます。同様に、データ・キャッシュの読出しを、命令キャッシュの充てん、マイクロシーケンサ・アクティビティ、またはそのいずれかとオーバラップすることができます。オンチップ・レジスタだけにアクセスする命令の実行は、前の命令が実行したプリフェッチが命令キャッシュの中にあれば、その命令が実行した並行データ書込みと全体的にオーバラップすることができます。

11.2 資源のスケジューリング

命令実行時間の可変性のいくつかは、資源利用のオーバラップによるものです。プロセッサは、8 つの独立してスケジュールされる資源で構成されているとみなすことができます。スケジューリングが命令の境界に直接関係することはほとんどないので、命令を実行している完全なコンテキストを知らないで、特定の命令を実行するのに必要な時間を正確に予測することは不可能です。MC68030内部のこれらの資源の位置を図11-1に示します。

11. 2. 1 マイクロシーケンサ

マイクロシーケンサはマイクロ命令を実行しているか、あるいはマイクロコードを継続して実行するのに必要なアクセスが完了するのを待っているかのいずれかです。バス・コントローラはすべてのバス・アクティビティに責任をもっています。マイクロシーケンサは、バス・コントローラ、命令の実行、そして実効アドレスの計算やコンディション・コードのセットなどの内部プロセッサの動作を制御します。マイクロシーケンサは命令ワードのプリフェッチを開始し、命令パイプ内の命令ワードの妥当性を制御します。

11. 2. 2 命令パイプ


MC68030は3ワードの命令パイプを内蔵し、それによって命令オペコードをデコードします。図 11-1に示すように、命令ワード(命令オペレーション・ワードおよびすべての拡張ワード)は、ステージBでパイプに入り、ステージCおよびDに進みます。命令ワードはパイプのステージDに達すると完全にデコードされます。パイプの各ステージには、ステージのワードに異常終了したバス・サイクルからデータがロードされたか否かを反映するステータス・ビットがあります。パイプのステージはマイクロシーケンサが発行した特別なプリフェッチ要求への応答によってのみ充てんされます。

ワードはキャッシュ保持レジスタから命令パイプにロードされます。パイプの個々のステージは16ビット幅しかありませんが、キャッシュ保持レジスタは32ビット幅で、完全なロング・ワードが入ります。このロング・ワードはマイクロシーケンサからのプリフェッチ要求に応答して、命令キャッシュまたは外部バスから得られます。マイクロシーケンサが偶数ワード(ロング・ワードに整列)プリフェッチを要求すると、命令キャッシュまたは外部バスから完全なロング・ワードがアクセスされ、キャッシュ保持レジスタにロードされます。また、上位ワードもパイプのステージBにロードされます。その後、次のシーケンシャル・プリフェッチの命令ワードをキャッシュ保持レジスタから直接アクセスすることができ、外部バス・サイクルや命令キャッシュ・アクセスは必要ありません。キャッシュ保持レジスタは、命令キャッシュがイネーブルされているかディセーブルされているかに関係なく、パイプに命令ワードを供給します。

プリフェッチ要求はキャッシュ保持レジスタ、命令キャッシュ、およびバス・コントローラに同時に提供されます。そのため、命令キャッシュがディセーブルされた場合は、命令プリフェッチがキャッシュ保持レジスタでヒットし、外部バス・サイクルをアボートします。

11. 2. 3 命令キャッシュ

命令キャッシュは、マイクロシーケンサの命令プリフェッチ部分をサービスします。オンチップ 命令キャッシュでヒットした命令のプリフェッチは、そのプリフェッチに外部バス・アクティビテ イが不要のため、命令の実行に遅延が生じることはありません。また、命令キャッシュは、命令キャッシュ・ミスの後の命令キャッシュの充てん中に外部バスとやりとりを行ないます。



533

11. 2. 4 データ・キャッシュ

データ・キャッシュはデータの読出しをサービスし、データの書込み時に更新されます。データ・キャッシュからアクセスされる実行ユニットが要求するデータ・オペランドは、データ・フェッチのための外部バス・アクティビティのために、命令の実行が遅れることはありません。データ・キャッシュもまたデータ・キャッシュ・ミスに続くデータ・キャッシュの充てん中に、外部バスとやりとりを行ないます。

11. 2. 5 バス・コントローラ資源

命令キャッシュでミスしたプリフェッチによって、外部メモリ・サイクルが実行されます。同様に、オンチップ・データ・キャッシュでデータ・リード・ミスがあると、外部メモリ・サイクルが要求されます。これらのバス・サイクルのいずれかに必要な時間は、他の内部アクティビティとオーバラップすることができます。

バス・コントローラおよびマイクロシーケンサは、1つの命令に対して同時に動作できます。バス・コントローラは、マイクロシーケンサが実効アドレス計算を制御したりコンディション・コードをセットしている間に、読出しまたは書込みを実行することができます。また、マイクロシーケンサがバス・サイクルを要求したときに、バス・コントローラがそのサイクルをすぐには実行できないこともあります。その場合、このバス・サイクルはキューに入れられ、バス・コントローラは現在実行中のサイクルを終了した時点で、そのバス・サイクルを実行します。

バス・コントローラは、マイクロ・バス・コントローラ、命令フェッチ・ペンディング・バッファ、およびライト・ペンディング・バッファで構成されています。これらの3つの資源は、オンチップ・キャッシュでミスしたすべての書込みおよび読出しを実行します。

11. 2. 5. 1 命令フェッチ・ペンディング・バッファ

命令フェッチ・メカニズムには、1個のロング・ワード命令フェッチ・ペンディング・バッファがあります。インタロックを備えており、前に要求されたプリフェッチが完了する前に、命令プリフェッチ要求によってこのバッファが重ね書きされないようにしています。

11. 2. 5. 2 ライト・ペンディング・バッファ

MC68030は1個のライト・ペンディング・バッファを内蔵し、ライト・サイクルの要求がバス・コントローラに送られた後も、マイクロシーケンサが実行を継続できるようにしています。インタロックはマイクロシーケンサがこのバッファを重ね書きするのを防止します。

11. 2. 5. 3 マイクロ・バス・コントローラ

マイクロ・バス・コントローラは、プロセッサの他の部分からバス・コントローラに出されたバス・サイクルを実行します。マイクロ・バス・コントローラは必要なダイナミック・バス・サイジングを実現し、またバースト操作も制御します。

外部メモリからの命令をプリフェッチするとき、マイクロ・バス・コントローラはロング・ワードのリード・サイクルを使用します。プロセッサは2ワードを読み出しますので、一度に2つの命令または複数ワード命令の2ワードをキャッシュ保持レジスタ(イネーブルされかつ凍結されていない場合は命令キャッシュにも)にロードすることができます。命令のプリフェッチが奇数ワード境界で行なわれる場合に、ある命令ワードにプリフェッチを行なったときに、命令キャッシュ・ミスにより、それがキャッシュ保持レジスタで見つからなかったとき(たとえば、奇数ワード・ロケーションへの分岐)に、特別なケースが発生します。MC68030は32ビット・メモリから、ロング・ワードの

ベース・アドレスに関連する偶数および奇数ワードの両方を1バス・サイクルで読み出します。また、8ビットまたは16ビット・メモリからは、奇数ワードの前に偶数ワードを読み出します。この偶数および奇数ワードは両方ともキャッシュ保持レジスタ(および命令キャッシュ――イネーブルされかつ凍結されていない場合)にロードされます。

11. 2. 6 メモリ管理ユニット

MC68030 は必要なときに外部アクセスのために論理アドレスを物理アドレスに変換するメモリ管理ユニット(MMU)を内蔵します。

MMUはアドレス変換キャッシュ(ATC)を用いて最も近い時点で使用された変換値を記憶します。 論理アドレスに対応する物理アドレスがATCにあれば、アドレス変換時間はオンチップ・キャッシュ・アクセスと完全にオーバラップし、命令の実行時間には影響を与えません。

ATCがある論理アドレスに対する変換値をもっていないときには、プロセッサは外部メモリに対するテーブル・サーチ操作を実行します。テーブル・サーチに要する時間はアドレス変換ツリーの構造および変換ツリーの非常駐部分が必要か否かによって異なります。


MMUはデマンド・ページ方式の仮想メモリをサポートします。テーブル・サーチが例外の発生で終了し、要求された命令またはデータが存在しないことを示すと、適当なページをメモリに入れるための余分な時間が必要です。この所要時間はその例外に対する処理ルーチンに依存します。

11.3 命令実行時間の計算

命令-キャッシュ・ケースの実行時間、オーバラップ、平均・ノー・キャッシュ・ケースの実行時間、および実際の命令-キャッシュ・ケースの実行時間の計算を以下の各項で説明します。

11. 3. 1 命令-キャッシュ・ケース

ある命令に対する命令-キャッシュ・ケース時間(CC)は、対応するすべての命令プリフェッチがオンチップ命令キャッシュに存在する場合に、その命令を実行するのに必要な合計クロック周期数です。すべてのバス・サイクルは2クロック周期と仮定しています。命令キャッシュ・ケース時間は、他の命令とオーバラップしないものと仮定し、またオンチップ・データ・キャッシュでのヒットを考慮に入れていません。一部の命令に対する全体的な命令キャッシュ・ケース時間は、要求される実効アドレスの計算(CCea)および残りの操作に対する命令キャッシュ・ケース時間(CCop)に区分されます。すべての命令およびアドレッシング・モードに対する命令キャッシュ・ケース時間を「11.6 命令実行時間表」に記載しています。






図11-3 命令オーバラップ時間の詳細

11. 3. 2 オーバラップおよびベスト・ケース

オーバラップとは、ある命令が前の命令と並行して実行される時間をクロック周期で測定したものです。図11-2で、命令AおよびBの一部は同時に実行されます。オーバラップ時間は2つの命令に対する全体的な実行時間を低減します。同様に、命令Bと命令Cの間のオーバラップ期間は、これら2つの命令の全体的な実行時間を低減します。

各命令は合計オーバラップ時間に寄与します。図11-2に示すように、命令Bの実行開始時における時間の一部は、命令Aの実行時間の終わりの部分とオーバラップすることができます。この期間を命令Bのヘッドとよびます。命令Bの開始部分とオーバラップ可能な命令Aの終わりの時間部分を命令Aのテールとよびます。命令Aおよび命令Bの間の合計オーバラップ時間は、命令Aのテールまたは命令Bのヘッドのいずれか小さいほうからなります。ヘッドおよびテール時間については、「11.6 命令実行時間表」にある命令実行時間表を参照してください。

図11-3に実効アドレス計算(CCea)または操作(CCop)のいずれかに対する命令-キャッシュ・ケース時間を構成する諸要素の実行時間の関係を示します。図11-2において、命令Bのベスト・ケースの実行時間は、命令Bおよび命令Aに対する命令-キャッシュ・ケース時間がオーバラップし、命令Bのヘッドが命令Aのテールと完全にオーバラップするときに発生します。

命令オーバラップの特質、および一部の命令のヘッドがそれらの命令の合計命令 - キャッシュ・ケース時間に等しいという事実により、正味ゼロの実行時間が可能です。ある命令の実行時間は、前の命令とのオーバラップによって完全に吸収されてしまう場合があります。

11.3.3 平均ノー・キャッシュ・ケース

ある命令に対する平均ノー・キャッシュ・ケース(NCC)時間は、マイクロコードが実行するのに要する時間、およびすべての外部バス・アクティビティに要する時間を考慮しています。この時間はキャッシュ・ミスおよび関連する命令プリフェッチが両方とも、2つの命令のプリフェッチにつき、1外部バス・サイクルを要するものと仮定して計算されています。「11.2.2 命令パイプ」を参照してください。平均ノー・キャッシュ・ケース時間もオーバラップがないものと仮定しています。すべてのバス・サイクルは2クロック周期と仮定しています。命令および実効アドレス計算に対する平均ノー・キャッシュ・ケース時間を「11.6 命令実行時間表」に記載します。ノー・キャッシュ・ケース時間はオーバラップがないものと仮定しているため、これらの表に記載するヘッドおよびテール値は、ノー・キャッシュ・ケース値には適用されません。

実際のノー・キャッシュ・ケース時間は、命令に関連するプリフェッチのアラインメントによって異なるため、両方のアラインメントのケースを考慮して、表に示す値は奇数ワードに整列したケー

スおよび偶数ワードに整列したケースを平均したものです(端数を整数クロック数に切上げ)。同様に、プリフェッチ・バス・サイクル数はこれら2つのケースの平均を整数バス・サイクル数に切り上げたものです。

実行時間に関する命令のアラインメントの影響を次の例で説明します。「11.6 命令実行時間表」に引用した仮定を適用しています。すべてのアクセスでデータ・キャッシュおよび命令キャッシュ・ミスが発生しています。

命令

- 1. MOVE.L (d₁₆An, Dn), Dn
- 2. CMPI.W $\# < \text{data} > .W, (d_{16}, AN)$

命令ストリームは、32 ビット・メモリ内で次のように偶数アラインメントによって位置決めされます。

アドレス	n
	n+4
	n+8
	n + 12

MOVE	EA Ext		
d16	CMPI		
#(data.W)	d16		

図11-4はある命令ストリームの偶数アラインメントに対するプロセッサのアクティビティを示します。ここでは、外部バス、バス・コントローラ、およびシーケンサのアクティビティを示します。図11-5は奇数アラインメントに対するプロセッサ・アクティビティを示します。命令ストリームは、32 ビット・メモリ内で次のように奇数アラインメントによって位置決めされます。

アドレス	n
	n+4
	n+8

n + 12

	MOVE
EA Ext	d16
CMPI	#(data.W)
d16	




図 11-4 プロセッサのアクティビティ――偶数アラインメント

2つのアラインメントを比較すると、MOVE命令の実行時間は偶数アラインメントに対し8クロック、奇数アラインメントに対し10クロックであり、平均9クロックです。「11. 6. 6 MOVE命令」にある表および「11. 6. 1 実効アドレスのフェッチ」にある表を見ると、平均ノー・キャッシュ・ケース時間は2+7=9クロックです。平均ノー・キャッシュ・ケース時間が7クロックのCMPI命令についても、同様な計算を行なうことができます。

多くの場合、最大ノー・キャッシュ・ケースの実行時間よりも、平均ノー・キャッシュ・ケースの実行時間のほうが、命令ストリームの実際の実行時間に近い概算値が得られます。上記の例の2つの命令の合計実行時間は、偶数および奇数アラインメントの両方とも16 クロックです。与えられた命令の平均ノー・キャッシュ・ケースの実行時間を加算すると、これも16 クロック(9+7=16)になります。ここでもう一度、NCC時間はオーバラップがないものと仮定していることを思い出してください。したがって、命令ストリームの実際の時間は、NCC時間を加算して得られる値よりも小さくなります。ノー・キャッシュ・ケースに対するウエイト・ステートの影響における要因については、 $\Gamma11.5$ ウエイト・ステートの影響」を参照してください。

11. 3. 4 実際の命令-キャッシュ・ケースの実行時間計算

ある命令の全体の実行時間は、その前後の命令とのオーバラップによって異なります。したがって、命令の概算実行時間を計算するには、評価する全体のコード・シーケンスを一括して分析しなければなりません。ある命令シーケンスに対する実際の命令-キャッシュ・ケースの実行時間(「11.6命令実行時間表」に記載する仮定を用いて)を求めるために、表に記載されている命令-キャッシュ・ケース時間を使用し、そして全体のシーケンスに対して、適切なオーバラップを減算しなければなりません。この計算の式は次のとおりです。

 $CC_1 + [CC_2 - \min(H_2, T_1)] + [(CC_3 - \min(H_3, T_2)] + \cdots$ 式 (11-1) ここで、

CCn は命令の命令-キャッシュ・ケース時間




図11-5 プロセッサのアクティビティ――偶数アラインメント

Tnは命令のテール時間

Hn は命令のヘッド時間

min(a, b)はパラメータaおよびbの最小値

ほとんどの命令に対する命令-キャッシュ・ケース時間は、操作の命令-キャッシュ・ケース時間 (CCop)にオーバラップした実効アドレス計算(CCea)の命令-キャッシュ・ケース時間で構成されています。具体的な式は次のとおりです。

 ${\rm CCea}_1 + [{\rm CCop}_1 - {\rm min}({\rm Hop}_1, {\rm Tea}_1)] + [{\rm CCea}_2 - {\rm min}({\rm Hea}_2, {\rm Top}_1)] + [{\rm CCop}_2 - {\rm min}({\rm Hop}_2, {\rm Tea}_2)] + [{\rm CCea}_3 - {\rm min}({\rm Hea}_3, {\rm Top}_2)] + \cdots$ 式 (11-2) ここで、

CCean は命令-キャッシュ・ケースの実効アドレス時間

CCopn は命令の操作部分に対する命令-キャッシュ・ケース時間

Tean は命令の実効アドレスのテール時間

Hopn は命令の操作部分のヘッド時間

Topn は命令の操作部分のテール時間

Hean は命令の実効アドレスのヘッド時間

min(a, b)はパラメータaおよびbの最小値

実効アドレスの命令-キャッシュ・ケース、ヘッド、およびテール(CCea、Hea、および Tea)を CCop、Hop、および Topとオーバラップさせる必要のある命令は、「11.6 命令実行時間表」のと ころで脚注を付けてあります。

命令ストリームに対する実際の命令-キャッシュ・ケースの実行時間は、式11-1または式11-2を用いて計算することができます。式11-1は、実効アドレスの命令-キャッシュ・ケース、ヘッドおよびテールが必要なときに使用します。

命令-キャッシュ・ケースの実行時間を計算するのに、式11-1を必要とする一連の命令を使用する例は次のとおりです。「11.6 命令実行時間表」に記載する仮定を適用しています。

命令

- 1. ADD.L A1, D1
- 2. SUBA.L D1, A2

	ヘッド	テール	CC
1. ADD.L A1, D1	2	<u>O</u>	2
2. SUBA.L D1. A2	4	0	4

注:下線が付いた数字は、次の公式でヘッドとテールを比較するための代表的なパターンを示します。

次の計算では式11-1を使用しています。

実行時間 =
$$CC_1$$
 + $[CC_2 - min(H_2, T_1)]$
= 2 + $[4 - min(4, 0)]$
= 2 + $[4 - 0]$

=6クロック

該当する表から、実効アドレス計算時間を加算する必要のある命令は、式11-2を使用して実際の

CC時間を計算しています。CCea、Hea、およびTeaの値は、指示されるとおり、該当する実効アドレス表(実効アドレスのフェッチ、イミディエイト実効アドレスのフェッチ、実効アドレスの計算、イミディエイト実効アドレスの計算、または実効アドレスのジャンプのいずれか)から抽出し、公式 11-2 に代入しなければなりません。以下の命令は、最後のものを除いてすべて式 11-2 を必要とします。最後の命令は、式 11-1 を使用します。

-		
Û	ñ	台

1. ADD.L	-(A1), D1
2. AND.L	D1,([A2])
3. MOVE.L	(A6), (8, A1)
4. TAS	(A3) +
5. NEG	D3

「11.6 命令実行時間表」の該当する操作および実効アドレス表を使用すると、以下のような結果になります。

	ヘッド	テール	CC
1. ADD.L - (A1), D1			
実効アドレスのフェッチ(fea)-(An)	2	2	4
ADD EA, DM	0	0	2
2. AND.L D1, ([A2])			
fea ([B])	4	0	10
AND Dn, EA	0	1	3
3. MOVE.L(A6), (8, A1)			
fea(An)	1	1	3
MOVE $y-z$, (d_{16}, An)	2	0	4
4. TAS(A3)+			
実効アドレスの計算 Cea	0	0	2
(An) +			
TAS Mem	3	0	12
5. NEG D3	2	0	2

次の計算では式11-2および11-1を使用します。

- $= 4 + [2 \min(0,2)] + [10 \min(4,0)] + [3 \min(0,0)] + [3 \min(1,1)] + [4 \min(2,1)] + [2 \min(0,0)] + [12 \min(3,0)] + [2 \min(2,0)]$
- = 4+2+10+3+2+3+2+12+2
- = 40 クロック周期

なお、最後の命令は実効アドレス(ea)の加算がないため、式11-2が必要ありませんでした。したがって、式11-1を使用しています。

CCop5 - min (Hop5, Top4)

イミディエイト実効アドレスのフェッチ(fiea)またはイミディエイト実効アドレスの計算(ciea)表を使用するときには、実行時間計算においてデータのサイズが重要です。各実効アドレスに対し、

ワード・データは# < data >.W、ロング・ワード・データは# < data >.L で表わしてあります。 いくつかの実効アドレス・タイプのヘッドの合計は、実効アドレス計算の間拡張され、操作のヘッドを含んでいます。これらの実効アドレス計算は、次のようにヘッドの欄に記入されています。

X + op head

ここで、

Xは実効アドレスだけのヘッドです。

fiea表およびX+op headの表記の使い方は次のとおりです。

命令

1. EORI.W # \$ 400, -(A1)
2. ADDI.L # \$ 6000FF, D1

		ヘッド	テール	CC
1.	EORI.W #\$400, - (A1) fiea # <data>.W, - (An) EORI #<data>,Mem</data></data>	2	2	4
2.	ADDI.L #\$6000FF,D1 fiea # <data>.L,D1</data>	4+op head 6	0 0	4
	ADDI # <data>.Dn</data>	2(op head)	0	2

次の計算は式11-2を使用しています。

実行時間 = CCea₁ + [CCop₁ - min(Hop₁,Tea₁] + [CCea₂ - min(Hea₂,Top₁)] + [CCop₂ - min(Hop₂,Tea₂)]

 $=4+[3-\min(0,2)]+[4-\min(6,1)]+[2-\min(2,0)]$

=4+3+3+2

= 12 クロック周期

fiea # < data > .L、 D1、 4+ op headのヘッドに対して、その結果生じたヘッド6はそのフェッチの命令-キャッシュ・ケース時間よりも大きいことに注意してください。その部分の実行時間は負数(たとえば、 $4-\min(6,6)=-2$)になります。この結果は、フェッチが完全にオーバラップし、同じテールで操作が部分的にオーバラップされるため、正しい実行時間です。操作実行時間の計算を変更する必要はありません。

多くの2ワード命令(たとえば、MULU.L、DIV.L、BFSETなど)は、実行時間の計算にイミディエイト実効アドレスのフェッチ(fiea)時間、またはイミディエイト実効アドレスの計算(ciea)時間を含んでいます。これらの計算には、ワード長のイミディエイト・データ(# < data > .W)に対する実行時間を使用します。命令にソースおよびデスティネーションがある場合は、ソースEAを使用してテーブル・ルックアップを行ないます。命令が単一オペランドの場合は、そのオペランドの実効アドレスを使用します。

次の例には、「11.6 命令実行時間表」のイミディエイト実効アドレスのフェッチおよびイミディエイト実効アドレスの計算表を引用する複数ワード命令が含まれています。

命令

1. MULU.L

(D7),D1:D2

2. BFCLR

\$ 6000 {0:8}

3. DIVS.L

\$ 10000, D3 : D4

	ヘッド	テール	CC
MULU.L (D7),D1:D2			
fiea # <data>.W,Dn</data>	2+op head	0	2
	4	U	2
MUL.L EA, Dn	2(op head)	0	44
BFCLR \$6000{0:8}			
fiea # <data>.W,\$XXX.W</data>	4	2	6
BFCLR Mem(<5 bytes)	6	0	14
DIVS.L #\$10000.D3:D4			
	6+op head	0	6
Tion in states (tryin states to	6	0	6
DIVS.L EA,Dn	0(op head)	0	90
	fiea # <data>.W,Dn MUL.L EA, Dn BFCLR \$6000{0:8} fiea #<data>.W,\$XXX.W BFCLR Mem(<5 bytes) DIVS.L #\$10000,D3:D4 fiea #<data>.W,#<data>.L</data></data></data></data>	MULU.L (D7),D1:D2 fiea # <data>.W,Dn 2+op head 4 MUL.L EA, Dn 2(op head) BFCLR \$6000{0:8} fiea #<data>.W,\$XXX.W BFCLR Mem(<5 bytes) DIVS.L #\$10000,D3:D4 fiea #<data>.W,#<data>.L 6+op head 6</data></data></data></data>	MULU.L (D7),D1:D2 fiea # <data>.W,Dn 2+op head 0 4 0 MUL.L EA, Dn 2(op head) BFCLR \$6000{0:8} fiea #<data>.W,\$XXX.W 4 BFCLR Mem(<5 bytes) DIVS.L #\$10000,D3:D4 fiea #<data>.W,#<data>.L 6+op head 6 0</data></data></data></data>

式11-2を用いて次の式を計算します。

 $= 2 + [44 - \min(2,0)] + [6 - \min(4,0)] + [14 - \min(6,2)] + [6 - \min(6,0)] + [90 - \min(0,0)]$

= 2 + 44 + 6 + 12 + 6 + 90

= 160 クロック周期

注:このCC時間は、MULU.LおよびDIVS.Lに最大時間を与えているため最大になります。

11. 4 データ・キャッシュの効果

命令で要求されるデータ・アクセスがデータ・キャッシュの中にあるときには、これらのオペランドを読み出すのにバス・サイクルは必要なく、その命令の実行時間を最小にすることができます。 しかし、ライト・アクセスは、データ・キャッシュがライト・スルー・キャッシュであるため、常にバス・サイクルを必要とします。

オペランド・リード・アクセスに関するデータ・キャッシュの効果は、次のように実際の命令の 実行時間に分解することができます。

「11.6 命令実行時間表」にある実効アドレスのフェッチ表、またはイミディエイト実効アドレスのフェッチ表のいずれかに対応するデータ・フェッチで、データ・キャッシュのヒットが起こったときは、次の規則が適用されます。

1a. Tail+ = 0 の場合: 実行時間に変化なし。

1b. $Tail_t = 1$ の場合: $Tail = Tail_t - 1$

 $CC = CC_t - 1$

1c. $Tail_t > 1$ の場合: $Tail = Tail_t - (Tail_t - 1) = 1$

 $CC = CC_t - (Tail_t - 1)$

ここで、Tail_t および CC_t はテーブル中に記載された値です。

2. EAモードがメモリ間接(2回のデータ・リード)の場合、テールおよびCC時間は1回のデータ・リードとして計算します。

注: CCopにオペランドのフェッチがある命令や操作(たとえば、BFFFOおよびCHK2)の実行時間に、データ・キャッシュのヒットを含めて計算することは容易ではありません。このような

CCopでのデータ・キャッシュのヒットの効果は、計算では無視されています。

RMC サイクル(たとえば、TAS および CAS) はデータ・キャッシュ・リードを強制的にミスさせます。したがって、データ・キャッシュのヒットはこれらの命令には、影響を与えません。

次の例はデータ・キャッシュのヒットを想定しています。データ・キャッシュのヒットに訂正された行は太字で印字されています。これらの行を使用して命令-キャッシュ・ケースの実行時間を計算します。前の規則を参照してください。

命令

1.	ADD.L	-(A1),D1
2.	AND.L	D1,([A2])
3.	MOVE.L	(A6),(8,A1)

(A3)

TAS

		ヘッド	テール	CC
1.	ADD.L – (A1),D1 Fetch Effective Address			
	fea – (An)	2	2-1	4-1(1/0/0)
	*1c	2	1	3(1/0/0)
	*ADD EA,Dn	0	0	2(0/0/1)
2.	AND.L D1,([A2])			
	*1a & 2 fea ([B])	4	0	10(2/0/0)
	*AND Dn,EA	0	1	3(0/0/1)
3.	MOVE.L (A6),(8,A1)			
	fea (An)	1	1-1	3-1(1/0/0)
	*1b	1	0	2(1/0/0)
	*MOVE Source, (d ₁₆ ,An)	2	0	4(0/0/1)
4.	TAS (A3)+			
	*Cea (An)+	0	0	2(0/0/0)
	*TAS Mem	0	0	12(1/0/1)

^{*}データ・キャッシュのヒットを訂正

注:実行時間に対するデータ・キャッシュのヒットの影響を計算するために、CCカラムの命令アクセス数にオペランド読出しおよび書込み回数を含めておけばわかりやすくなります。

実行時間 =
$$CCea_1 + [CCop_1 - min(Hop_1,Tea_1)] + [CCea_2 - min(Hea_2,Top_1)] + [CCop_2 - min(Hop_2,Tea_2)] + [CCea_3 - min(Hea_3,Top_2)] + [CCop_3 - min(Hop_3,Tea_3)] + [CCea_4 - min(Hea_4,Top_3)] + [CCop_4 - min(Hop_4,Tea_4)]$$

 $^{= 3 + [2 - \}min(0,1)] + [10 - \min(4,0)] + [3 - \min(0,0)] + [2 - \min(1,1)] + [4 - \min(2,0)] + [2 - \min(0,0)] + [12 - \min(0,0)]$

⁼³⁺²⁺¹⁰⁺³⁺¹⁺⁴⁺²⁺¹²

^{= 37} クロック周期

11.5 ウエイト・ステートの影響

システム設計の制約によって、メモリ・サイクルにウエイト・ステートを挿入しなければならないことがあります。バスまたはメモリ・デバイスが多くのウエイト・ステートを必要とするときは、命令実行時間が増加します。しかし、1つまたは2つのウエイト・ステートだけなら、命令の実行時間にほとんど影響を与えません。1または2ウエイト・ステートで見られる影響は、バスのアイドル時間が減ることだけです。

データ・アクセス・ステートに対するウエイト・ステートの影響は、命令-キャッシュ・ケースの 実行時間で説明します。

データ・アクセスにウエイト・ステートの影響を反映させるには、次のようにします。

- 1a. オペランドのリードを含む非メモリ間接実効アドレス実行時間に対しては、ウエイト・ステート数(クロック単位)をテールおよび命令ーキャッシュ・ケース(CC)時間に加算します。ヘッドには影響はありません。
- 1b. < ea > の計算表を使用し、1回のデータ・リード(アドレス・フェッチのためのもの)だけをもつメモリ間接実効アドレス実行時間に対しては、CC時間にだけウエイト・ステート数を加算します。ヘッドおよびテールには影響はありません。
- 1c. 2つのデータ・リード(アドレス・フェッチのためのもの)をもつメモリ間接実効アドレスの実行時間(<ea>のフェッチ)に対しては、CC時間に2回のリードに対するウエイト・ステート数を加算します。1回のデータ・リードに対するウエイト・ステート数をテールに加算します。ヘッドには影響はありません。
- 2a. データ・リードを含む操作実行時間(たとえば、BFFFOおよびTAS)に対しては、CC時間に ウエイト・ステート数を加算します。ヘッドおよびテールのどちらにも影響はありません。
- 注:MOVEM命令のCC実行時間およびテールは、データ・リードおよびライトの両方に対する特別なケースです。ウエイト・ステートの関数で表わす、CC実行時間およびテール両方に対する公式は、「11. 6. 7 特殊目的のMOVE命令」にある表の中に脚注が付けてあります。
 - 2b. 操作に2回以上のデータ・リードが含まれる場合は、CC時間にすべてのリードに対する合計 ウエイト・ステート数を加算します。ヘッドおよびテールのどちらにも影響はありません。 上記の注を参照してください。
 - 3a. データ・ライトを含む操作実行時間に対しては、テールおよびCC時間にウエイト・ステート数を加算します。ヘッドには影響はありません。上記の注を参照してください。
 - 3b. 操作に2回以上のライトが含まれる場合は、テールは1回のライトに対するウエイト・ステート数分だけ増加します。CC実行時間はすべてのライトに対する合計ウエイト・ステート数分だけ増加します。上記の注を参照してください。

次の例は、2ウエイト・ステート(4クロック・リードおよびライト)をもつ指定された命令ストリームのキャッシュ・ケースの命令実行時間を計算します。ウエイト・ステートについて訂正した行は太字で印字されており、命令実行時間を計算するのに使用します。上記の規則を参照してください。

命令

- 1. MOVE.L (\$800,A2,D3),(A5,D2)
- 2. ADD.L D1,([\$30,A4])
- 3. BFCLR $($20,A5){1:5} (<5 \text{ bytes})$
- 4. BFTST (\$10,A3,D3){31:31} (5 bytes) 5. MOVEM ([A1,D1]),A1-A4 — 4 registers
- ウエイト・ステート=2

-				
		ヘッド	テール	CC
1.	MOVE.L (\$800,A2,D3),(A5,D2)			
	fea (d ₁₆ ,An,Xn)	4	0 + 2	6 + 2(1/0/0)
	*1a	4	2	8(1/0/0)
	MOVE Source,(B)	4	0 + 2	8 + 2(0/0/1)
	*3a	4	2	10(0/0/1)
2.	ADD.L D1,([\$30,A4])			
	fea ([d ₁₆ ,B])	4	0 + 2	12 + 4(2/0/0)
	*1c	4	2	16(2/0/0)
	ADD Dn,EA	0	1 + 2	3 + 2(0/0/1)
	*3a	0	3	5(0/0/1)
3.	BFCLR (\$20,A5){1:5}			
	*ciea # <data>.W,(d16,An) Single EA Format</data>	10	0	4(0/0/0)
	BFCLR Mem (< 5 bytes)	6	0 + 2	14 + 4(1/0/1)
	*2a & 3a	6	2	18(1/0/1)
4.	BFTST (\$10,A3,D3){31:31}			
	*ciea (d ₁₆ ,An,Xn)	14	0	8(0/0/0)
	BFTST Mem (5 bytes)	6	0	14 + 4(2/0/0)
	*2b	6	0	18(2/0/0)
5.	MOVEM ([A1,D1]),A1-A4			
	ciea ([B])	6	0	12 + 2(1/0/0)
	*1b	6	0	14(1/0/0)
	MOVEM EA,RL	2	0	24 + 0(4/0/0)
	*2a & 2b	2	0	24(4/0/0)

*ウエイト・ステートを訂正

注:実行時間に対するウエイト・ステートの影響を計算するために、CCカラムの命令アクセス数に オペランド読出しおよび書込み回数を含めておけば分かりやすくなります。

式11-2を用いて次のとおり計算します。

- $= 8 + [10 \min(4,2)] + [16 \min(4,2)] + [5 \min(0,2)] + [4 \min(10,3)] + [18 \min(6,0)] + [8 \min(14,2)] + [18 \min(6,0)] + [14 \min(6,0)] + [24 \min(2,0)]$
- = 8 + 8 + 14 + 5 + 1 + 18 + 6 + 18 + 14 + 24
- = 116クロック周期

次の例は、「11.4 データ・キャッシュの効果」から引用した、1 サイクル当たり2 ウエイト・ステート(4 クロック・リード/ライト)のデータ・キャッシュのヒット例です。データ・キャッシュおよび命令キャッシュでヒットが起こったものと仮定しています。各実行時間に対して3 行を示します。最初の行は該当する表からの実行時間です。2 行目はデータ・キャッシュのヒットに対して調整した実行時間です。そして3 行目は、リード操作がキャッシュでヒットし、遅延が生じてないため、ライト操作だけにウエイト・ステートを加算したものです。各実行時間に対する3 行目を使用して命令キャッシュの実行時間を計算します。これは太字で示してあります。

命令

1.	ADD.L	-(A1),D1
2.	AND.L	D1,([A2])
3.	MOVE.L	(A6),(8,A1)
4.	TAS	(A3) +

		ヘッド	テール	CC
1.	ADD.L - (A1),D1 fea - (An) * ** ADD.L EA,Dn * **	2 2 2 0 0	2 1 1 0 0	4(1/0/0) 3(1/0/0) 3(1/0/0) 2(0/1/0) 2(0/1/0) 2(0/1/0)
2.	AND.L D1,([A1]) fea ([B]) * *** AND Dn,EA * ***	4 4 4 0 0	0 0 0 1 1 3	10(1/0/0) 10(1/0/0) 12(1/0/0) 3(0/0/1) 3(0/0/1) 5(0/0/1)
3.	MOVE.L (A6),(8,A1) fea (An) * ** MOVE Source,(d ₁₆ ,An) * **	1 1 1 2 2 2	1 0 0 0	3(1/0/0) 2(1/0/0) 2(1/0/0) 4(0/0/1) 4(0/0/1) 6(0/0/1)
4.	TAS (A3) + Cea (An) * ** TAS Mem * **	0 0 0 3 3 3	0 0 0 0	2(0/0/0) 2(0/0/0) 2(0/0/0) 12(1/0/1) 12(1/0/1) 14(1/0/1)

注:*データ・キャッシュ・ヒットに対して訂正

式11-2を用いて次のとおり計算します。

^{**}ウエイト・ステートに対しても訂正(データ・ライトのみ)。

^{***}アドレス・フェッチでデータ・キャッシュのヒットが起こらなかったと仮定

```
実行時間 = CCea_1 + [CCop_1 - min(Hea_1, Top_1)] + [CCea_2 - min(Hea_2, Top_1)] + [CCop_2 - min(Hop_2, Tea_2)] + [CCea_3 - min(Hea_3, Top_2)] + [CCop_3 - min(Hop_3, Tea_3)] + [CCea_4 - min(Hea_4, Top_3)] + [CCop_4 - min(Hop_4, Tea_4)]
= 3 + [2 - min(0, 1)]m + [12 - min(4, 0)] + [5 - min(0, 0)] + [2 - min(1, 3)] +
```

 $= 3 + [2 - \min(0, 1)]m + [12 - \min(4, 0)] + [5 - \min(0, 0)] + [2 - \min(1, 3)] + [6 - \min(2, 0)] + [2 - \min(0, 2)] + [14 - \min(3, 0)]$

= 3 + 2 + 12 + 5 + 1 + 6 + 2 + 14

= 45 クロック周期

平均ノー・キャッシュ・ケースに対しても、同様の分析を行なうことができます。平均ノー・キャッシュ・ケース時間は、1バス・サイクル当たり2クロック周期(つまり、ノー・ウエイト・ステート)を仮定するため、表に記載された実行時間はウエイト・ステートをもつシステムには、直接適用されません。命令またはWウエイト・ステート付き実効アドレスに対する平均ノー・キャッシュ・ケース時間を推定するには、次の公式を使用します。

NCC = NCC $_t$ + (データ・リードおよびライト数)・W + (最大命令アクセス数)・W ここで、

NCC_t は該当する表からのノー・キャッシュ・ケースの実行時間値

データ・リード数、データ・ライト数、および最大命令アクセス数は、該当する表に記載されています。

この公式から得られた平均ノー・キャッシュ・ケースの実行時間は、最大命令アクセス数(表中の値は常に切上げ)を使用しオーバラップがないものと仮定しているため、実際のノー・キャッシュ・ケースの実行時間に等しいか、あるいはそれ以上になります。

11.6 命令実行時間表

以下の各表に示す命令実行時間には、次の仮定事項が含まれています。


- ●すべてのメモリ・アクセスは2クロック・バス・サイクルおよびノー・ウエイト・ステートで発生する。
- システム・スタックを含め、メモリ内のすべてのオペランドは、ロング・ワードに整列している。
- MC68030 とシステム・メモリ間の交信には、32 ビットのバスを使用する。
- データ・キャッシュはイネーブルされていない。
- ●例外は発生しない(指定されている場合を除く)。
- ●すべてのバス・サイクルに対して必要なアドレス変換は、アドレス変換キャッシュに存在している。

各命令および実効アドレスに対しては、次の4つの値が示してあります。

- 1. ヘッド
- 2. テール
- 3. 命令 キャッシュ・ケース(CC): 命令がキャッシュに存在するがオーバラップがないとき
- 4. 平均ノー・キャッシュ・ケース(NCC): 命令がキャッシュに存在しないか、キャッシュがディセーブルされていて、命令のオーバラップがないとき

オペランドのサイズが影響を与える唯一の場合は、イミディエイト・オペランド付き命令、そして ADDA および SUBA 命令です。特に規定されていないかぎり、イミディエイト・バイトおよびイミディエイト・ワード・オペランドの実行時間は同じです。

命令実行時間表の命令-キャッシュ・ケースおよび平均ノー・キャッシュ・ケースのカラムには、4組の数値が記載されており、そのうち3つはかっこで囲まれています。外側に記載されている数値は、あるキャッシュ・ケースおよび命令の合計クロック数です。かっこ内の最初の数値は、その命令で実行されるオペランド・リード・サイクル数です。かっこ内の2番目の数値は、命令パイプを充てんしておくためのプリフェッチを含むバス・サイクル数の最大数を示します。2番目の数値は、奇数ワード整列ケースと偶数ワード整列の平均(整数バス・サイクル数に切り上げられる)ですので、常に実際のバス・サイクル数(2命令当たり1バス・サイクル)より大きいかそれと等しくなります。かっこ内の3番目の数値は、その命令によって実行されるライト・サイクル数です。命令実行時間表からの一例を次に示します。



この例の命令のバス・アクティビティ・クロックと内部クロック(バス・アクティビティでオーバラップされない)の合計クロック数は、次式によって計算されます。

(2リード・2クロック/リード)+(3命令アクセス・2クロック/アクセス)+

(0ライト・2クロック/ライト)=バス動作の10クロック

合計クロック 21 - 10 バス動作クロック = 11 内部クロック

ここでとりあげた例は、ノー・キャッシュ・ケースの'実効アドレスのフェッチ'時間から引用したものです。このアドレッシング・モードは([d32, B], I, d32)です。命令-キャッシュ・ケースでの同じアドレッシング・モードの実行時間は18(2/0/0)です。命令-キャッシュ・ケースの実行時間に対しては、キャッシュがイネーブルされていて、シーケンサが命令ワードを読み出すために外部メモリにアクセスする必要がないため、命令アクセスは必要ありません。

最初の5つの実行時間表は、実効アドレスおよびイミディエイト・オペランドの計算とフェッチだけを扱っています。残りの表には、命令およびオペランドの実行時間が記載されています。命令によっては、対応する命令実行時間にない特殊なアドレッシング・モードを使用するものがあります。このような場合、実行時間の計算にほかの表が必要であることを示す脚注が付けられています。すべてのリードおよびライト・アクセスは、2クロック周期と仮定されています。

11. 6. 1 実効アドレスのフェッチ(fea)

実効アドレスのフェッチの表には、プロセッサが指定された実効アドレスを計算してフェッチするのに必要なクロック周期数が示してあります。実効アドレスはフォーマットで分類されています (Γ 2.5 実効アドレスのエンコーディングの概要」参照)。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数は、かっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは、合計クロック・サイクル数に含まれています。

すべての実行時間のデータは、2クロックのリードおよびライトを想定しています。

アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
単一実効アドレス命令のフォーマット				
% Dn	_	_	0 (0/0/0)	0 (0/0/0)
% An	_	_	0 (0/0/0)	0 (0/0/0)
(An)	1	1	3 (1/0/0)	3 (1/0/0)
(An) +	0	1	3 (1/0/0)	3 (1/0/0)
– (An)	2	2	4 (1/0/0)	4 (1/0/0)
(d ₁₆ ,An) or (d ₁₆ ,PC)	2	2	4 (1/0/0)	4 (1/1/0)
(xxx).W	2	2	4 (1/0/0)	4 (1/1/0)
(xxx).L	1	0	4 (1/0/0)	5 (1/1/0)
#(data).B	2	0	2 (0/0/0)	2 (0/1/0)
#(data).W	2	0	2 (0/0/0)	2 (0/1/0)
#(data).L	4	0	4 (0/0/0)	4 (0/1/0)
簡潔フォーマット拡張ワード		-	1 (11,010)	1 (0, 1, 0)
(dg,An,Xn) or (dg,PC,Xn)	4	2	6 (1/0/0)	6 (1/1/0)
全フォーマット拡張ワード			1 0 (1/0/0/	0 (1/1/0)
(d ₁₆ ,An) or (d ₁₆ ,PC)	2	0	6 (1/0/0)	7 /1/1/0)
(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	4	0		7 (1/1/0)
([d ₁₆ ,An]) or ([d ₁₆ ,PC])	2	0	6 (1/0/0)	7 (1/1/0)
([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn)	2	0	10 (2/0/0)	10 (2/1/0)
([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆)	2	0	10 (2/0/0)	10 (2/1/0)
([d ₁₆ ,An],Xn,d ₁₆) or ([d ₁₆ ,PC],Xn,d ₁₆)	2	0	12 (2/0/0)	13 (2/2/0)
([d ₁₆ ,An],d ₃₂) or ([d ₁₆ ,PC],d ₃₂)	2	0	12 (2/0/0)	13 (2/2/0)
([d ₁₆ ,An],Xn,d ₃₂) or ([d ₁₆ ,PC],Xn,d ₃₂)	2	0	12 (2/0/0)	14 (2/2/0)
(B)	4	0	12 (2/0/0)	14 (2/2/0)
(d ₁₆ ,B)	4	0	6 (1/0/0)	7 (1/1/0)
(d ₃₂ ,B)	4	0	8 (1/0/0)	10 (1/1/0)
([B])	4	0	12 (1/0/0)	13 (1/2/0)
([B],I)	4	0	10 (2/0/0)	10 (2/1/0)
([B],d ₁₆)	4	0	10 (2/0/0)	10 (2/1/0)
([B],I,d ₁₆)	4	0	12 (2/0/0)	13 (2/1/0)
([B],d ₃₂)	4	0	12 (2/0/0)	13 (2/1/0)
([B],I,d ₃₂)	4	0	12 (2/0/0) 12 (2/0/0)	14 (2/2/0)
([d ₁₆ ,B])	4	0	12 (2/0/0)	14 (2/2/0)
([d ₁₆ ,B],I)	4	0	12 (2/0/0)	13 (2/1/0)
([d ₁₆ ,B],d ₁₆)	4	0	14 (2/0/0)	16 (2/2/0)
([d ₁₆ ,B],I,d ₁₆)	4	0	14 (2/0/0)	16 (2/2/0)
([d ₁₆ ,B],d ₃₂)	4	0	14 (2/0/0)	
([d ₁₆ ,B],I,d ₃₂)	4	0	14 (2/0/0)	17 (2/2/0) 17 (2/2/0)
([d ₃₂ ,B])	4	0	16 (2/0/0)	17 (2/2/0)
([d ₃₂ ,B],I)	4	0	16 (2/0/0)	17 (2/2/0)
([d ₃₂ ,B],d ₁₆)	4	0	18 (2/0/0)	
([d ₃₂ ,B],I,d ₁₆)	4	0	18 (2/0/0)	20 (2/2/0)
([d ₃₂ ,B],d ₃₂)	4	0	18 (2/0/0)	20 (2/2/0)
([d ₃₂ ,B],I,d ₃₂)	4	0	18 (2/0/0)	21 (2/3/0)

11. 6. 2 イミディエイト実効アドレスのフェッチ(fiea)

イミディエイト実効アドレスのフェッチの表は、プロセッサがイミディエイト・ソース・オペランドをフェッチし、指定されたデスティネーション・オペランドを計算してフェッチするために必要なクロック周期数を示しています。2ワード命令の場合、この表はプロセッサが命令の第2ワードをフェッチして、指定されたソース・オペランドまたは単一オペランドを計算してフェッチするために必要なクロック周期数を示します。実効アドレスはフォーマットで分類されています(Γ 2.5 実効アドレス・エンコーディングの概要」参照)。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケー
単一実効アドレスの命令フォーマット				
% #(data).W,Dn	2+op head	0	2 (0/0/0)	2 (0/1/0)
% #(data).L,Dn	4+op head	0	4 (0/0/0)	4 (0/1/0)
#(data).W,(An)	1	1	3 (1/0/0)	4 (1/1/0)
#(data).L,(An)	1	0	4 (1/0/0)	5 (1/1/0)
#(data).W,(An) +	2	1	5 (1/0/0)	5 (1/1/0)
#(data).L,(An) +	4	1	7 (1/0/0)	7 (1/1/0)
#(data).W, – (An)	2	2	4 (1/0/0)	4 (1/1/0)
#(data).L, – (An)	2	0	4 (1/0/0)	5 (1/1/0)
#(data).W,(d ₁₆ ,An)	2	0	4 (1/0/0)	5 (1/1/0)
#(data).L,(d ₁₆ ,An)	4	0	6 (1/0/0)	8 (1/2/0)
#(data).W,\$XXX.W	4	2	6 (1/0/0)	6 (1/1/0)
#(data).L,\$XXX.W	6	2	8 (1/0/0)	8 (1/2/0)
#(data).W,\$XXX.L	3	0	6 (1/0/0)	7 (1/2/0)
#(data).L,\$XXX.L	5	0	8 (1/0/0)	9 (1/2/0)
#(data).W,#(data).L	6+op head	0	6 (0/0/0)	6 (0/2/0)
#(data).W,(dg,An,Xn) or (dg,PC,Xn) #(data).L,(dg,An,Xn) or (dg,PC,Xn)	8	2	10 (1/0/0)	10 (1/2/0)
≧フォーマット拡張ワード				
#(data).W,(d ₁₆ ,An) or (d ₁₆ ,PC)				
#(data).vv,(d16,A11) or (d16,FC)	4	0	8 (1/0/0)	9 (1/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC)	6	0	8 (1/0/0) 10 (1/0/0)	9 (1/2/0) 11 (1/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC)				
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	6	0	10 (1/0/0)	11 (1/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	6	0	10 (1/0/0) 8 (1/0/0)	11 (1/2/0) 9 (1/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	6 6 8	0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).W,((d ₁₆ ,An]) or ([d ₁₆ ,PC]) #(data).L,([d ₁₆ ,An]) or ([d ₁₆ ,PC])	6 6 8 4	0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).W,([d ₁₆ ,An]) or ([d ₁₆ ,PC]) #(data).L,([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn)	6 6 8 4 6	0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0) 14 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0) 14 (2/2/0) 12 (2/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).W,((d ₁₆ ,An]) or ([d ₁₆ ,PC]) #(data).L,([d ₁₆ ,An]) or ([d ₁₆ ,PC])	6 6 8 4 6 4	0 0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0) 14 (2/0/0) 12 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0) 14 (2/2/0) 12 (2/2/0) 14 (2/2/0) 15 (2/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).W,((d ₁₆ ,An)) or ((d ₁₆ ,PC)) #(data).L,((d ₁₆ ,An)) or ((d ₁₆ ,PC)) #(data).W,((d ₁₆ ,An),Xn) or ((d ₁₆ ,PC),Xn) #(data).L,((d ₁₆ ,An),Xn) or ((d ₁₆ ,PC),Xn)	6 6 8 4 6 4 6	0 0 0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0) 14 (2/0/0) 14 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0) 14 (2/2/0) 12 (2/2/0) 14 (2/2/0) 15 (2/2/0) 17 (2/3/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).W,((d ₁₆ ,An]) or ((d ₁₆ ,PC)) #(data).L,((d ₁₆ ,An]) or ((d ₁₆ ,PC)) #(data).W,((d ₁₆ ,An],Xn) or ((d ₁₆ ,PC),Xn) #(data).L,((d ₁₆ ,An],Xn) or ((d ₁₆ ,PC),Xn) #(data).L,((d ₁₆ ,An],Xn) or ((d ₁₆ ,PC),Xn)	6 8 4 6 4 6 4	0 0 0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0) 14 (2/0/0) 14 (2/0/0) 14 (2/0/0) 16 (2/0/0) 14 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0) 14 (2/2/0) 12 (2/2/0) 14 (2/2/0) 15 (2/2/0) 15 (2/2/0) 15 (2/2/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).W,((d ₁₆ ,An]) or ([d ₁₆ ,PC]) #(data).L,([d ₁₆ ,An]) or ([d ₁₆ ,PC]) #(data).W,([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn) #(data).L,([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn) #(data).W,([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆) #(data).L,([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆) #(data).W,([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆)	6 8 4 6 4 6 4 6	0 0 0 0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0) 14 (2/0/0) 14 (2/0/0) 14 (2/0/0) 16 (2/0/0) 16 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0) 14 (2/2/0) 12 (2/2/0) 14 (2/2/0) 15 (2/2/0) 17 (2/3/0) 17 (2/3/0)
#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC) #(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn) #(data).W,((d ₁₆ ,An)) or ((d ₁₆ ,PC)) #(data).L,((d ₁₆ ,An)) or ((d ₁₆ ,PC)) #(data).W,((d ₁₆ ,An),Xn) or ((d ₁₆ ,PC),Xn) #(data).L,((d ₁₆ ,An),Xn) or ((d ₁₆ ,PC),Xn) #(data).W,((d ₁₆ ,An),d ₁₆) or ((d ₁₆ ,PC),d ₁₆) #(data).L,((d ₁₆ ,An),d ₁₆) or ((d ₁₆ ,PC),d ₁₆)	6 8 8 4 6 4 6 4 6 4	0 0 0 0 0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0) 14 (2/0/0) 14 (2/0/0) 14 (2/0/0) 16 (2/0/0) 16 (2/0/0) 14 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0) 14 (2/2/0) 12 (2/2/0) 15 (2/2/0) 17 (2/3/0) 17 (2/3/0) 16 (2/3/0)
#(data).L,(d16,An) or (d16,PC) #(data).W,(d16,An,Xn) or (d16,PC,Xn) #(data).L,(d16,An,Xn) or (d16,PC,Xn) #(data).W,([d16,An]) or ([d16,PC]) #(data).W,([d16,An]) or ([d16,PC]) #(data).W,([d16,An],Xn) or ([d16,PC],Xn) #(data).L,([d16,An],Xn) or ([d16,PC],Xn) #(data).W,([d16,An],d16) or ([d16,PC],d16) #(data).L,([d16,An],d16) or ([d16,PC],d16) #(data).W,([d16,An],Xn,d16) or ([d16,PC],Xn,d16) #(data).L,([d16,An],Xn,d16) or ([d16,PC],Xn,d16)	6 8 8 4 6 4 6 4 6 4 6	0 0 0 0 0 0 0 0 0	10 (1/0/0) 8 (1/0/0) 10 (1/0/0) 12 (2/0/0) 14 (2/0/0) 14 (2/0/0) 14 (2/0/0) 16 (2/0/0) 16 (2/0/0)	11 (1/2/0) 9 (1/2/0) 11 (1/2/0) 12 (2/2/0) 14 (2/2/0) 12 (2/2/0) 14 (2/2/0) 15 (2/2/0) 17 (2/3/0) 17 (2/3/0)

アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
フォーマット拡張ワード(つづき)				
#(data).L,([d ₁₆ ,An],Xn,d ₃₂) or ([d ₁₆ ,PC],Xn,d ₃₂)	6	0	16 (2/0/0)	18 (2/3/0)
#(data).W,(B)	6	0	8 (1/0/0)	9 (1/1/0)
#(data).L,(B)	8	0	10 (1/0/0)	11 (1/2/0)
#(data).W,(d ₁₆ ,B)	6	0	10 (1/0/0)	12 (1/2/0)
#(data).L,(d ₁₆ ,B)	8	0	12 (1/0/0)	14 (1/2/0)
#(data).W,(d ₃₂ ,B)	10	0	14 (1/0/0)	16 (1/2/0)
#(data).L,(d ₃₂ ,B)	12	0	16 (1/0/0)	18 (1/3/0)
#(data).W,([B])	6	0	12 (2/0/0)	12 (2/1/0)
#(data).L,([B])	8	0	14 (2/0/0)	14 (2/2/0)
#(data).W,([B],I)	6	0	12 (2/0/0)	12 (2/1/0)
#(data).L,([B],I)	8	0	14 (2/0/0)	14 (2/2/0)
#(data).W,([B],d ₁₆)	6	0	14 (2/0/0)	15 (2/2/0)
#(data).L,([B],d ₁₆)	8	0	16 (2/0/0)	17 (2/2/0)
#(data).W,([B],I,d ₁₆)	6	0	14 (2/0/0)	15 (2/2/0)
#(data).L,([B],I,d ₁₆)	8	0	16 (2/0/0)	17 (2/2/0)
#(data).W,([B],d ₃₂)	6	0	14 (2/0/0)	16 (2/2/0)
#(data).L,([B],d32)	8	0	16 (2/0/0)	18 (2/3/0)
#(data).W,([B],I,d ₃₂)	6	0	14 (2/0/0)	16 (2/2/0)
#(data).L,([B],I,d32)	8	0	16 (2/0/0)	18 (2/3/0)
#(data).W,([d ₁₆ ,B])	6	0	14 (2/0/0)	15 (2/2/0)
#(data).L,([d ₁₆ ,B])	8	0	16 (2/0/0)	17 (2/2/0)
#(data).W,([d ₁₆ ,B],I)	6	0	14 (2/0/0)	15 (2/2/0)
#(data).L,([d ₁₆ ,B],I)	8	0	16 (2/0/0)	17 (2/2/0)
#(data).W,([d ₁₆ ,B],d ₁₆)	6	0	16 (2/0/0)	18 (2/2/0)
#(data).L,([d ₁₆ ,B],d ₁₆)	8	0	18 (2/0/0)	20 (2/3/0)
#(data).W,([d ₁₆ ,B],I,d ₁₆)	6	0	16 (2/0/0)	18 (2/2/0)
#(data).L,([d ₁₆ ,B],I,d ₁₆)	8	0	18 (2/0/0)	20 (2/3/0)
#(data).W,([d ₁₆ ,B],d ₃₂)	6	0	16 (2/0/0)	19 (2/3/0)
#(data).L,([d ₁₆ ,B],d ₃₂)	8	0	18 (2/0/0)	21 (2/3/0)
#(data).W,([d ₁₆ ,B],I,d ₃₂)	6	0	16 (2/0/0)	19 (2/3/0)
#(data).L,([d ₁₆ ,B],I,d ₃₂)	8	0	18 (2/0/0)	21 (2/3/0)
#(data).W,([d32,B])	6	0	18 (2/0/0)	19 (2/2/0)
#(data).L,([d32,B])	8	0	20 (2/0/0)	21 (2/3/0)
#(data).W,([d ₃₂ ,B],I)	6	0		
	8	0	18 (2/0/0)	19 (2/2/0)
#(data).L,([d32,B],I)	1		20 (2/0/0)	21 (2/3/0)
#(data).W,([d ₃₂ ,B],d ₁₆)	6	0	20 (2/0/0)	22 (2/3/0)
#(data).L,([d ₃₂ ,B],d ₁₆)	8	0	22 (2/0/0)	24 (2/3/0)
#(data).W,([d ₃₂ ,B],I,d ₁₆)	6	0	20 (2/0/0)	22 (2/3/0)
#(data).L,([d ₃₂ ,B],I,d ₁₆)	8	0	22 (2/0/0)	24 (2/3/0)
#(data).W,([d ₃₂ ,B],d ₃₂)	6	0	20 (2/0/0)	23 (2/3/0)
#(data).L,([d ₃₂ ,B],d ₃₂)	8	0	22 (2/0/0)	25 (2/4/0)
#(data).W,([d ₃₂ ,B],I,d ₃₂)	6	0	20 (2/0/0)	23 (2/3/0)
#(data).L,([d ₃₂ ,B],I,d ₃₂)	8	0	22 (2/0/0)	25 (2/4/0)

B=ベース・アドレス; 0、An、PC、Xn、An+Xn、PC+Xn. $D_{\pi}-$ ムは実行時間に影響を与えません。

I=インデックス; 0、Xn %=イミディエイト実効アドレスのフェッチの全ヘッド実行時間には、その操作のヘッド時間が含まれます。 注: Xnを同時にBとIに入れることはできません。Xnのスケーリングおよびサイズは実行時間に影響を与えません。

11. 6. 3 実効アドレスの計算(cea)

実効アドレス計算の表は、プロセッサが指定された実効アドレスを計算するのに必要なクロック 周期数を示しています。フェッチ時間は、メモリ間接アドレッシング・モードの第1レベルの間接ア ドレッシングに対する時間だけを含んでいます。実効アドレスはフォーマットで分類されています (「2.5 実効アドレス・エンコーディングの概要 | 参照)。命令-キャッシュ・ケースおよびノー・キ ャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プ リフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これ らは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	. ノー・キャッシュ・ケー
単一実効アドレス命令のフォーマット				
% Dn			0 (0/0/0)	0 (0/0/0)
% An	_	_	0 (0/0/0)	0 (0/0/0)
(An)	2+op head	0	2 (0/0/0)	2 (0/0/0)
(An) +	0	0	2 (0/0/0)	2 (0/0/0)
- (An)	2+op head	0	2 (0/0/0)	2 (0/0/0)
(d ₁₆ ,An) or (d ₁₆ ,PC)	2+op head	0	2 (0/0/0)	2 (0/1/0)
(xxx).W	2+op head	0	2 (0/0/0)	2 (0/1/0)
(xxx).L	4+op head	0	4 (0/0/0)	4 (0/1/0)
氰潔フォーマット拡張ワード				
(dg,An,Xn) or (dg,PC,Xn)	4+op head	0	4 (0/0/0)	4 (0/1/0)
	14700 11000		1 (0.0.0)	1 (0.110)
ミフォーマット拡張ワード (d ₁₆ ,An) or (d ₁₆ ,PC)	2	0	6 (0/0/0)	6 (0/1/0)
	6+op head	0	6 (0/0/0)	6 (0/1/0)
(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	2 2	0	10 (1/0/0)	10 (1/1/0)
([d ₁₆ ,An]) or ([d ₁₆ ,PC])	2	0	10 (1/0/0)	10 (1/1/0)
([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn)				
([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆)	2	0	12 (1/0/0)	13 (1/2/0)
([d ₁₆ ,An],Xn,d ₁₆) or ([d ₁₆ ,PC],Xn,d ₁₆)	2	0	12 (1/0/0)	13 (1/2/0)
([d ₁₆ ,An],d ₃₂) or ([d ₁₆ ,PC],d ₃₂)	2	0	12 (1/0/0)	13 (1/2/0)
([d ₁₆ ,An],Xn,d ₃₂) or ([d ₁₆ ,PC],Xn,d ₃₂)	2	0	12 (1/0/0)	13 (1/2/0)
(B)	6+op head	0	6 (0/0/0)	6 (0/1/0)
(d ₁₆ ,B)	4	0	8 (0/0/0)	9 (0/1/0)
(d ₃₂ ,B)	4	0	12 (0/0/0)	12 (0/2/0)
([B])	4	0	10 (1/0/0)	10 (1/1/0)
([B],I)	4	0	10 (1/0/0)	10 (1/1/0)
([B],d ₁₆)	4	0	12 (1/0/0)	13 (1/1/0)
([B],I,d ₁₆)	4	0	12 (1/0/0)	13 (1/1/0)
([B],d ₃₂)	4	0	12 (1/0/0)	13 (1/2/0)
([B],i,d ₃₂)	4	0	12 (2/0/0)	13 (1/2/0)
([d ₁₆ ,B])	4	0	12 (1/0/0)	13 (1/1/0)
([d ₁₆ ,B],I)	4	0	12 (1/0/0)	13 (1/1/0)
([d ₁₆ ,B],d ₁₆)	4	0	14 (1/0/0)	16 (1/2/0)
([d ₁₆ ,B],I,d ₁₆)	4	0	14 (1/0/0)	16 (1/2/0)
([d ₁₆ ,B],d ₃₂)	4	0	14 (1/0/0)	16 (1/2/0)
([d ₁₆ ,B],I,d ₃₂)	4	0	14 (1/0/0)	16 (1/2/0)
([d ₃₂ ,B])	4	0	16 (1/0/0)	17 (1/2/0)
([d ₃₂ ,B],I)	4	0	16 (1/0/0)	17 (1/2/0)
([d ₃₂ ,B],d ₁₆)	4	0	18 (1/0/0)	20 (1/2/0)
([d ₃₂ ,B],I,d ₁₆)	4	0	18 (1/0/0)	20 (1/2/0)
([d ₃₂ ,B],d ₃₂)	4	0	18 (1/0/0)	20 (1/3/0)
([d ₃₂ ,B],I,d ₃₂)	4	0	18 (1/0/0)	20 (1/3/0)

B=ベース・アドレス; O、An、PC、Xn、An + Xn、PC + Xn.フォームは実行時間に影響を与えません。

I=インデックス; 0、Xn %=実効アドレスのフェッチではクロック・サイクルは発生しません。 注: Xnを同時にBとIに入れることはできません。Xnのスケーリングおよびサイズは実行時間に影響を与えません。

11. 6. 4 イミディエイト実効アドレス計算モード(ciea)

イミディエイト実効アドレス計算の表は、プロセッサがイミディエイト・ソース・オペランドをフェッチし、指定されたデスティネーション実効アドレスを計算するのに必要なクロック周期数を示しています。2ワード命令の場合、この表はプロセッサが命令の第2ワードをフェッチして、指定されたソース・オペランドまたは単一オペランドを計算するために必要なクロック周期数を示します。フェッチ時間は、メモリ間接アドレッシング・モードの第1レベルの間接アドレッシングに対する時間だけを含んでいます。実効アドレスはフォーマットで分類されています(Γ 2.5 実効アドレス・エンコーディングの概要」参照)。命令ーキャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

	アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケー
単一 :	実効アドレス命令のフォーマット				
%	#(data).W,Dn	2+op head	0	2 (0/0/0)	2 (0/1/0)
%	#(data).L,Dn	4+op head	0	4 (0/0/0)	4 (0/1/0)
%	#(data).W,(An)	2+op head	0	2 (0/0/0)	2 (0/1/0)
%	#(data).L,(An)	4+op head	0	4 (0/0/0)	4 (0/1/0)
	#(data).W,(An) +	2	0	4 (0/0/0)	4 (0/1/0)
	#(data).L,(An) +	4	0	6 (0/0/0)	6 (0/1/0)
%	#(data).W, - (An)	2+op head	0	2 (0/0/0)	2 (0/1/0)
%	#(data).L, - (An)	4+op head	0	4 (0/0/0)	4 (0/1/0)
%	#(data).W,(d ₁₆ ,An)	4+op head	0	4 (0/0/0)	4 (0/1/0)
%	#(data).L,(d ₁₆ ,An)	6+op head	0	6 (0/0/0)	7 (0/2/0)
%	#{data}.W,\$XXX.W	4+op head	0	4 (0/0/0)	4 (0/1/0)
%	#(data).L,\$XXX.W	6+op head	0	6 (0/0/0)	6 (0/2/0)
%	#{data}.W,\$XXX.L	6+op head	0	6 (0/0/0)	6 (0/2/0)
%	#(data).L,\$XXX.L	8+op head	0	8 (0/0/0)	8 (0/2/0)
% ≩フ	#(data).W,(dg,An,Xn) or (dg,PC,Xn) #(data).L,(dg,An,Xn) or (dg,PC,Xn) ォーマット拡張ワード	6+op head 8+op head	0	6 (0/0/0) 8 (0/0/0)	6 (0/2/0) 8 (0/2/0)
全フ					
	#(data).W,(d ₁₆ ,An) or (d ₁₆ ,PC)	4	0	8 (0/0/0)	8 (0/2/0)
	#(data).L,(d ₁₆ ,An) or (d ₁₆ ,PC)	6	0	10 (0/0/0)	10 (0/2/0)
%	#(data).W,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	8+op head	0	8 (0/0/0)	8 (0/2/0)
%	#(data).L,(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	10 + op head	0	10 (0/0/0)	10 (0/2/0)
	#(data).W,([d ₁₆ ,An]) or ([d ₁₆ ,PC])	4	0	12 (1/0/0)	12 (1/2/0)
	#(data).L,([d ₁₆ ,An]) or ([d ₁₆ ,PC])	6	0	14 (1/0/0)	14 (1/1/0)
	#(data).W,([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn)	4	0	12 (1/0/0)	12 (1/2/0)
	#(data).L,([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn)	6	0	14 (1/0/0)	14 (1/1/0)
	#(data).W,([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆)	4	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆)	6	0	16 (1/0/0)	17 (1/3/0)
	#(data).W,([d ₁₆ ,An],Xn,d ₁₆) or ([d ₁₆ ,PC],Xn,d ₁₆)	4	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([d ₁₆ ,An],Xn,d ₁₆) or ([d ₁₆ ,PC],Xn,d ₁₆)	6	0	16 (1/0/0)	17 (1/3/0)
	#(data).W,([d ₁₆ ,An],d ₃₂) or ([d ₁₆ ,PC],d ₃₂)	4	0	14 (1/0/0)	16 (1/3/0)
	#(data).L,([d ₁₆ ,An],d ₃₂) or ([d ₁₆ ,PC],d ₃₂)	6	0	16 (1/0/0)	17 (1/3/0)
	#(data).W,([d ₁₆ ,An],Xn,d ₃₂) or ([d ₁₆ ,PC],Xn,d ₃₂)	4	0	14 (1/0/0)	15 (1/3/0)

	アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケー
シファ	+ーマット拡張ワード(つづき)				
	#(data).L,([d ₁₆ ,An],Xn,d ₃₂) or ([d ₁₆ ,PC],Xn,d ₃₂)	6	0	16 (1/0/0)	17 (1/3/0)
%	#(data).W,(B)	8+op head	0	8 (0/0/0)	8 (0/1/0)
%	#(data).L,(B)	10 + op head	0	10 (0/0/0)	10 (0/2/0)
	#(data).W,(d ₁₆ ,B)	6	0	10 (0/0/0)	11 (0/2/0)
	#(data).L,(d ₁₆ ,B)	8	0	12 (0/0/0)	13 (0/2/0)
	#(data).W,(d32,B)	6	0	14 (0/0/0)	15 (0/2/0)
	#(data).L,(d ₃₂ ,B)	8	0	16 (0/0/0)	17 (0/3/0)
	#(data).W,([B])	6	0	12 (1/0/0)	12 (1/1/0)
	#(data).L,([B])	8	0	14 (1/0/0)	14 (1/2/0)
	#(data).W,([B],I)	6	0	12 (1/0/0)	12 (1/1/0)
	#(data).L,([B],I)	8	0	14 (1/0/0)	14 (1/2/0)
	#(data).W,([B],d ₁₆)	6	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([B],d ₁₆)	8	0	16 (1/0/0)	17 (1/2/0)
	#(data).W,([B],I,d ₁₆)	6	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([B],I,d ₁₆)	8	0	16 (2/0/0)	17 (1/2/0)
	#(data).W,([B],d ₃₂)	6	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([B],d32)	8	0	16 (1/0/0)	17 (1/3/0)
	#(data).W,([B],I,d ₃₂)	6	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([B],I,d ₃₂)	8	0	16 (1/0/0)	17 (1/3/0)
	#(data).W,([d ₁₆ ,B])	6	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([d ₁₆ ,B])	8	0	16 (1/0/0)	17 (1/2/0)
	#(data).W,([d ₁₆ ,B],I)	6	0	14 (1/0/0)	15 (1/2/0)
	#(data).L,([d ₁₆ ,B],I)	8	0	16 (1/0/0)	17 (1/2/0)
	#(data).W,([d ₁₆ ,B],d ₁₆)	6	0	16 (1/0/0)	18 (1/2/0)
	#(data).L,([d ₁₆ ,B],d ₁₆)	8	0	18 (1/0/0)	20 (1/3/0)
-	#(data).W,([d ₁₆ ,B],I,d ₁₆)	6	0	16 (1/0/0)	18 (1/2/0)
	#(data).L,([d ₁₆ ,B],I,d ₁₆)	8	0	18 (1/0/0)	20 (1/3/0)
_	#(data).W,([d ₁₆ ,B],d ₃₂)	6	0	16 (1/0/0)	18 (1/3/0)
	#(data).L,([d ₁₆ ,B],d ₃₂)	8	0	18 (1/0/0)	20 (1/3/0)
	#(data).W,([d ₁₆ ,B],I,d ₃₂)	6	0	16 (1/0/0)	18 (1/3/0)
	#(data).L,([d ₁₆ ,B],I,d ₃₂)	8	0	18 (1/0/0)	20 (1/3/0)
	#(data).W,([d ₃₂ ,B])	6	0	18 (1/0/0)	19 (1/2/0)
		8	0	20 (1/0/0)	21 (1/3/0)
	#(data).L,([d32,B])	6	0	18 (1/0/0)	19 (1/2/0)
	#(data).W,([d ₃₂ ,B],I)	8	0		21 (1/3/0)
_	#(data).L,([d ₃₂ ,B],I)	6	0	20 (1/0/0)	
	#(data).W,([d32,B],d16)	8	0	20 (1/0/0)	22 (1/3/0) 24 (1/3/0)
_	#(data).L,([d ₃₂ ,B],d ₁₆)	6	0		24 (1/3/0)
_	#(data).W,([d ₃₂ ,B],I,d ₁₆)	8	0	20 (1/0/0)	24 (1/3/0)
	#(data).L,([d ₃₂ ,B],I,d ₁₆)			22 (1/0/0)	22 (1/3/0)
	#(data).W,([d ₃₂ ,B],d ₃₂)	6	0	20 (1/0/0)	
	#(data).L,([d ₃₂ ,B],d ₃₂)	8	0	22 (1/0/0)	24 (1/4/0) 22 (1/3/0)

^{#(}data).L,([d32,B],I,d32) B=ベース・アドレス; O、An、PC、Xn、An + Xn、PC + Xn.フォームは実行時間に影響を与えません。 I= インデックス; O、Xn %= アドレスの全へッド実行時間には、その操作のヘッド時間が含まれます。 注:Xn を同時に B と I に入れること 5 できません。Xn のスケーリングおよびサイズは実行時間に影響を与えません。

24 (1/4/0)

22 (1/0/0)

11.6.5 ジャンプ実効アドレス・モード

ジャンプ実効アドレス計算の表は、プロセッサがJMPまたはJSR命令で指定された実効アドレスを計算するのに必要なクロック周期数を示しています。フェッチ時間は、メモリ間接アドレッシング・モードでは、第1レベルの間接アドレッシングに対する時間だけを含んでいます。実効アドレスはフォーマットで分類されています(「2.5 実効アドレス・エンコーディングの概要」参照)。命令ーキャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

	アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
単-	-実効アドレス命令のフォーマット				
%	(An)	2+op head	0	2 (0/0/0)	2 (0/0/0)
%	(d ₁₆ ,An)	4+op head	0	4 (0/0/0)	4 (0/0/0)
%	(xxx).W	2+op head	0	2 (0/0/0)	2 (0/0/0)
%	(xxx).L	2+op head	0	2 (0/0/0)	2 (0/0/0)
簡潔	フォーマット拡張ワード				
%	(dg,An,Xn) or (dg,PC,Xn)	6+op head	0	6 (0/0/0)	6 (0/0/0)
全フ	フォーマット拡張ワード				
	(d ₁₆ ,An) or (d ₁₆ ,PC)	2	0	6 (0/0/0)	6 (0/0/0)
%	(d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	6+op head	0	6 (0/0/0)	6 (0/0/0)
	([d ₁₆ ,An]) or ([d ₁₆ ,PC])	2	0	10 (1/0/0)	10 (1/1/0)
	([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn)	2	0	10 (1/0/0)	10 (1/1/0)
	([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆)	2	0	12 (1/0/0)	12 (1/1/0)
	([d ₁₆ ,An],Xn,d ₁₆) or ([d ₁₆ ,PC],Xn,d ₁₆)	2	0	12 (1/0/0)	12 (1/1/0)
	([d ₁₆ ,An],d ₃₂) or ([d ₁₆ ,PC],d ₃₂)	2	0	12 (1/0/0)	12 (1/1/0)
	([d ₁₆ ,An],Xn,d ₃₂) or ([d ₁₆ ,PC],Xn,d ₃₂)	2	0	12 (1/0/0)	12 (1/1/0)
%	(B)	6+op head	0	6 (0/0/0)	6 (0/0/0)
	(d ₁₆ ,B)	4	0	8 (0/0/0)	9 (0/1/0)
	(d ₃₂ ,B)	4	0	12 (0/0/0)	13 (0/1/0)
	([B])	4	0	10 (1/0/0)	10 (1/1/0)
	([B],I)	4	0	10 (1/0/0)	10 (1/1/0)
	([B],d ₁₆)	4	0	12 (1/0/0)	12 (1/1/0)
	([B],I,d ₁₆)	4	0	12 (1/0/0)	12 (1/1/0)
	([B],d ₃₂)	4	0	12 (1/0/0)	12 (1/1/0)
	([B],d ₃₂)	4	0	12 (1/0/0)	12 (1/1/0)
	([B],I,d32)	4	0	12 (1/0/0)	12 (1/1/0)
	([d ₁₆ ,B])	4	0	12 (1/0/0)	13 (1/1/0)
	([d ₁₆ ,B],I)	4	0	12 (1/0/0)	13 (1/1/0)
	([d ₁₆ ,B],d ₁₆)	4	0	14 (1/0/0)	15 (1/1/0)
	([d ₁₆ ,B],I,d ₁₆)	4	0	14 (1/0/0)	15 (1/1/0)
	([d ₁₆ ,B],d ₃₂)	4	0	14 (1/0/0)	15 (1/1/0)
	([d ₁₆ ,B],I,d ₃₂)	4	0	14 (1/0/0)	15 (1/1/0)
	([d ₃₂ ,B])	4	0	16 (1/0/0)	17 (1/2/0)
	([d ₃₂ ,B],I)	4	0	16 (1/0/0)	17 (1/2/0)
	([d32,B],d16)	4	0	18 (1/0/0)	19 (1/2/0)
	([d32,B],I,d16)	4	0	18 (1/0/0)	19 (1/2/0)
	([d32,B],d32)	4	0	18 (1/0/0)	19 (1/2/0)
	([d ₃₂ ,B],I,d ₃₂)	4	0	18 (1/0/0)	19 (1/2/0)

B=ベース・アドレス; O、An、PC、Xn、An + Xn、PC + Xn.フォームは実行時間に影響を与えません。

I=インデックス;0、Xn

%=アドレスの全ヘッド実行時間には、その操作のヘッド時間が含まれます。

注: Xnを同時にBとIに入れることはできません。Xnのスケーリングおよびサイズは実行時間に影響を与えません。

11. 6. 6 MOVE命令

MOVE 命令実行時間の表は、プロセッサが指定されたソースおよびデスティネーションの実効アドレスを計算して、メモリ間接アドレッシング・モードの第1レベルの間接アドレッシングを含め、MOVE または MOVEA 命令を実行するのに必要なクロック周期数を示しています。ほとんどのMOVE操作で、フェッチ実効アドレス表が必要です(ソース、デスティネーションに依存)。デスティネーションの実効アドレスはフォーマットで分類されています(Γ 2.5 実効アドレス・エンコーディングの概要」参照)。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(Γ / Γ / Γ)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

MOVE のソース、デスティネーション	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
単一実効アドレス命令のフォーマット				
MOVE Rn, Dn	2	0	2 (0/0/0)	2 (0/1/0)
MOVE Rn, An	2	0	2 (0/0/0)	2 (0/1/0)
* MOVE EA,An	0	0	2 (0/0/0)	2 (0/1/0)
* MOVE EA,Dn	0	0	2 (0/0/0)	2 (0/1/0)
MOVE Rn,(An)	0	1	3 (0/0/1)	4 (0/1/1)
* MOVE SOURCE, (An)	2	0	4 (0/0/1)	5 (0/1/1)
MOVE Rn,(An) +	0	1	3 (0/0/1)	4 (0/1/1)
* MOVE SOURCE, (An) +	2	0	4 (0/0/1)	5 (0/1/1)
MOVE Rn, - (An)	0	2	4 (0/0/1)	4 (0/1/1)
* MOVE SOURCE, - (An)	2	0	4 (0/0/1)	5 (0/1/1)
* MOVE EA, (d ₁₆ ,An)	2	0	4 (0/0/1)	5 (0/1/1)
* MOVE EA,XXX.W	2	0	4 (0/0/1)	5 (0/1/1)
* MOVE EA,XXX.L	0	0	6 (0/0/1)	7 (0/2/1)
簡潔フォーマット拡張ワード				
* MOVE EA, (dg,An,Xn)	4	0	6 (0/0/1)	7 (0/1/1)
全フォーマット拡張ワード				
* MOVE EA, (d ₁₆ ,An) or (d ₁₆ ,PC)	2	0	8 (0/0/1)	9 (0/2/1)
MOVE EA, (d ₁₆ ,An,Xn) or (d ₁₆ ,PC,Xn)	2	0	8 (0/0/1)	9 (0/2/1)
MOVE EA, ([d ₁₆ ,An],Xn) or ([d ₁₆ ,PC],Xn)	2	0	10 (1/0/1)	11 (1/2/1)
* MOVE EA,([d ₁₆ ,An],d ₁₆) or ([d ₁₆ ,PC],d ₁₆)	2	0	12 (1/0/1)	14 (1/2/1)
* MOVE EA,([d ₁₆ ,An],Xn,d ₁₆) or ([d ₁₆ ,PC],Xn,d ₁₆)	2	0	12 (1/0/1)	14 (1/2/1)
* MOVE EA,([d ₁₆ ,An],d ₃₂) or ([d ₁₆ ,PC],d ₃₂)	2	0	14 (1/0/1)	16 (1/3/1)
* MOVE EA,([d ₁₆ ,An],Xn,d ₃₂) or ([d ₁₆ ,PC],Xn,d ₃₂)	2	0	14 (1/0/1)	16 (1/3/1)
* MOVE EA,(B)	4	0	8 (0/0/1)	9 (0/1/1)
* MOVE EA,(d ₁₆ ,B)	4	0	10 (0/0/1)	12 (0/2/1)
* MOVE EA,(d ₃₂ ,B)	4	0	14 (0/0/1)	16 (0/2/1)
* MOVE EA,([B])	4	0	10 (1/0/1)	11 (1/1/1)
* MOVE EA,([B],I)	4	0	10 (1/0/1)	11 (1/1/1)
* MOVE EA,([B],d ₁₆)	4	0	12 (1/0/1)	14 (1/2/1)
* MOVE EA,([B],I,d ₁₆)	4	0	12 (1/0/1)	14 (1/2/1)
* MOVE EA,([B],d ₃₂)	4	0	14 (1/0/1)	16 (1/2/1)
* MOVE EA,([B],I,d ₃₂)	4	0	14 (1/0/1)	16 (1/2/1)
* MOVE EA,([d ₁₆ ,B])	4	0	12 (1/0/1)	14 (1/2/1)
* MOVE EA,([d ₁₆ ,B],I)	4	0	12 (1/0/1)	14 (1/2/1)
* MOVE EA,((d ₁₆ ,B),d ₁₆)	4	0	14 (1/0/1)	17 (1/2/1)
* MOVE EA,([d ₁₆ ,B],I,d ₁₆)	4	0	14 (1/0/1)	17 (1/2/1)
* MOVE EA,([d ₁₆ ,B],d ₃₂)	4	0	16 (1/0/1)	19 (1/3/1)

MOVEのソース、デスティネーション	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース			
全フォーマット拡張ワード(つづき)							
* MOVE EA,([d ₁₆ ,B],I,d ₃₂)	4	0	16 (1/0/1)	19 (1/3/1)			
* MOVE EA,([d ₃₂ ,B])	4	0	16 (1/0/1)	18 (1/2/1)			
* MOVE EA,([d ₃₂ ,B],I)	4	0	16 (1/0/1)	18 (1/2/1)			
* MOVE EA,([d ₃₂ ,B],d ₁₆)	4	0	18 (1/0/1)	21 (1/3/1)			
* MOVE EA,([d ₃₂ ,B],I,d ₁₆)	4	0	18 (1/0/1)	21 (1/3/1)			
* MOVE EA,([d ₃₂ ,B],d ₃₂)	4	0	20 (1/0/1)	23 (1/3/1)			
* MOVE EA,([d ₃₂ ,B],I,d ₃₂)	4	0	20 (1/0/1)	23 (1/3/1)			

^{*} 実効アドレスのフェッチ時間を加算します。 Rn データ・レジスタまたはアドレス・レジスタ

SOURCE メモリまたはイミディエイト・データ・アドレス・モード EA 実効アドレス

11. 6. 7 特殊目的の MOVE 命令

特殊目的MOVE命令実行時間の表は、プロセッサが制御レジスタまたは指定された実効アドレスに対して、特殊目的のMOVE命令をフェッチし、計算し、実行するのに必要なクロック周期数を示しています。脚注に該当する実効アドレス時間を加算する場合を示します。合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。すべての実行時間データは、2クロックのリードおよびライトを想定しています。

		命 令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
	EXG	Ry,Rx	4	0	4 (0/0/0)	4 (0/1/0)
	MOVEC	Cr,Rn	6	0	6 (0/0/0)	6 (0/1/0)
	MOVEC	Rn,Cr – A	6	0	6 (0/0/0)	6 (0/1/0)
	MOVEC	Rn,Cr – B	4	0	12 (0/0/0)	12 (0/1/0)
	MOVE	CCR,Dn	2	0	4 (0/0/0)	4 (0/1/0)
*	MOVE	CCR,Mem	2	0	4 (0/0/1)	5 (0/1/1)
	MOVE	Dn,CCR	4	0	4 (0/0/0)	4 (0/1/0)
*	MOVE	EA,CCR	0	0	4 (0/0/0)	4 (0/1/0)
	MOVE	SR,Dn	2	0	4 (0/0/0)	4 (0/1/0)
*	MOVE	SR,Mem	2	0	4 (0/0/1)	5 (0/1/1)
#	MOVE	EA,SR	0	0	8 (0/0/0)	10 (0/2/0)
% +	MOVEM	EA,RL	2	0	8+4n (n/0/0)	8+4n (n/1/0)
% +	MOVEM	RL,EA	2	0	4+2n (0/0/n)	4+2n (0/1/n)
	MOVEP.W	Dn,(d ₁₆ ,An)	4	0	10 (0/0/2)	10 (0/1/2)
	MOVEP.W	(d ₁₆ ,An),Dn	2	0	10 (2/0/0)	10 (2/1/0)
	MOVEP.L	Dn,(d ₁₆ ,An)	4	0	14 (0/0/4)	14 (0/1/4)
	MOVEP.L	(d ₁₆ ,An),Dn	2	0	14 (4/0/0)	14 (4/1/0)
%	MOVES	EA,Rn	3	0	7 (1/0/0)	7 (1/1/0)
%	MOVES	Rn,EA	2	1	5 (0/0/1)	6 (0/1/1)
	MOVE	USP,An	4	0	4 (0/0/0)	4 (0/1/0)
	MOVE	An,USP	4	0	4 (0/0/0)	4 (0/1/0)
	SWAP	Dn	4	0	4 (0/0/0)	4 (0/1/0)

CR - A 制御レジスタUSP、VBR、CAAR、MSP,およ びISP +

CR-A 制御レジスタSFC、DFC、およびCACR n 転送するレジスタ数 (n>0)

RL レジスタ・リスト

*実効アドレスの計算時間を加算します。

#実効アドレスのフェッチ時間を加算します。 %イミディエイト・アドレスの計算時間を加算します。 MOVEM EA、RL — nレジスタ(n > 0)およびwウエイト・ステートの場合

 $I + \tau \nu_1 \cdot \tau - \lambda \cdot \eta \cdot (3 \nu + 4n)$

w > 2 : (8 + 4n) + (w - 2) n

すべてのウエイト・ステートで、テイル=0

MOVEM RL、EA —— n ν ジスタ(n>0)およびw ウェイト・ステートの場合

 $\begin{array}{lll} I^{\frac{1}{4}}_{1}7^{\frac{1}{2}} \cdot ^{\frac{1}{2}} - 7^{\frac{1}{2}} \cdot ^{\frac{1}{2}} (1 + 2n) & + & (n-1) \ w \\ & w > 2 : (4 + 2n) & + & (n-1) \ w + & (w-2) \end{array}$

 $\bar{\tau} - \mathcal{V} = w \le 2 : (n-1) w$ w > 2 : (n) w + (n) (w-2)

11. 6. 8 算術/論理演算命令

算術/論理演算実行時間の表は、プロセッサが指定されたアドレッシング・モードを使用して、指 定された算術/論理演算を実行するのに必要なクロック周期数を示しています。脚注にアドレスのフ ェッチまたはイミディエイト実効アドレスのフェッチ時間を加算する場合を示します。命令-キャッ シュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に 記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の 形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

		命	2	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
,	ADD	Rn,Dn		2	0	2 (0/0/0)	2 (0/1/0)
	ADDA.W	Rn,An		4	0	4 (0/0/0)	4 (0/1/0)
,	ADDA.L	Rn,An		2	0	2 (0/0/0)	2 (0/1/0)
*	ADD	EA,Dn		0	0	2 (0/0/0)	2 (0/1/0)
*	ADD.W	EA,An		0	0	4 (0/0/0)	4 (0/1/0)
*	ADDA.L	EA,An		0	0	2 (0/0/0)	2 (0/1/0)
*	ADD	Dn,EA		0	1	3 (0/0/1)	4 (0/1/1)
-	AND	Dn,Dn		2	0	2 (0/0/0)	2 (0/1/0)
*	AND	EA,Dn		0	0	2 (0/0/0)	2 (0/1/0)
*	AND	Dn,EA		0	1	3 (0/0/1)	4 (0/1/1)
	EOR	Dn,Dn		2	0	2 (0/0/0)	2 (0/1/0)
*	EOR	Dn,EA		0	1	3 (0/0/1)	4 (0/1/1)
(OR	Dn,Dn		2	0	2 (0/0/0)	2 (0/1/0)
*	OR	EA,Dn		0	0	2 (0/0/0)	2 (0/1/0)
*	OR	Dn,EA		0	1	3 (0/0/1)	4 (0/1/1)
	SUB	Rn,Dn		2	0	2 (0/0/0)	2 (0/1/0)
	SUB	EA,Dn		0	0	2 (0/0/0)	2 (0/1/0)
	SUB	Dn,EA		0	1	3 (0/0/1)	4 (0/1/1)
	SUBA.W	Rn,An		4	0	4 (0/0/0)	4 (0/1/0)
	SUBA.L	Rn,An		2	0	2 (0/0/0)	2 (0/1/0)
	SUBA.W	EA,An		0	0	4 (0/0/0)	4 (0/1/0)
*	SUBA.L	EA,An		0	0	2 (0/0/0)	2 (0/1/0)
	CMP	Rn,Dn		2	0	2 (0/0/0)	2 (0/1/0)
*	CMP	EA,Dn		0	0	2 (0/0/0)	2 (0/1/0)
	CMPA	Rn,An		4	0	4 (0/0/0)	4 (0/1/0)
*	CMPA	EA,An		0	0	4 (0/0/0)	4 (0/1/0)
** +	CMP2	EA,Rn		2	0	20 (1/0/0)	20 (1/1/0)
	MULS.W	EA,Dn		2	0	28 (0/0/0)	28 (0/1/0)
	MULS.L	EA,Dn		2	0	44 (0/0/0)	44 (0/1/0)
	MULU.W	EA,Dn		2	0	28 (0/0/0)	28 (0/1/0)
** +	MULU.L	EA,Dn		2	0	44 (0/0/0)	44 (0/1/0)
	DIVS.W	Dn,Dn		2	0	56 (0/0/0)	56 (0/1/0)
	DIVS.W	EA,Dn		0	0	56 (0/0/0)	56 (0/1/0)
	DIVS.L	Dn,Dn		6	0	90 (0/0/0)	90 (0/1/0)
	DIVS.L	EA,Dn		0	0	90 (0/0/0)	90 (0/1/0)
	DIVU.W	Dn,Dn		2	0	44 (0/0/0)	44 (0/1/0)
	DIVU.W	EA,Dn		0	0	44 (0/0/0)	44 (0/1/0)
	DIVU.L	Dn,Dn		6	0	78 (0/0/0)	78 (0/1/0)
	DIVU.L	EA,Dn		0	0	78 (0/0/0)	78 (0/1/0)

^{*}イミディエイト実効アドレスのフェッチ時間を加算します。

^{**}実効アドレスのフェッチ時間を加算します。 + 最大時間を示します(実際の時間はデータ・タイプによります)。

11. 6. 9 イミディエイト算術/論理演算命令

イミディエイト算術/論理演算実行時間の表は、プロセッサがイミディエイトのソース・データ値をフェッチし、指定されたデスティネーション・アドレッシング・モードを使用して、指定された算術/論理演算を実行するのに必要なクロック周期数を示しています。脚注にアドレスのフェッチまたはイミディエイト実効アドレスのフェッチの時間を加算する場合を示します。命令ーキャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

		命 令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
	MOVEQ	#(data),Dn	2	0	2 (0/0/0)	2 (0/1/0)
	ADDQ	#(data),Rn	2	0	2 (0/0/0)	2 (0/1/0)
*	ADDQ	#(data),Mem	0	1	3 (0/0/1)	4 (0/1/1)
	SUBQ	#(data),Rn	2	0	2 (0/0/0)	2 (0/1/0)
*	SUBQ	#(data),Mem	0	1	3 (0/0/1)	4 (0/1/1)
**	ADDI	#(data),Dn	2	0	2 (0/0/0)	2 (0/1/0)
**	ADDI	#(data),Mem	0	1	3 (0/0/1)	4 (0/1/1)
**	ANDI	#(data),Dn	2	0	2 (0/0/0)	2 (0/1/0)
**	ANDI	#(data),Mem	0	1	3 (0/0/1)	4 (0/1/1)
**	EORI	#(data),Dn	2	0	2 (0/0/0)	2 (0/1/0)
**	EORI	#(data),Mem	0	1	3 (0/0/1)	4 (0/1/1)
**	ORI	#(data),Dn	2	0	2 (0/0/0)	2 (0/1/0)
**	ORI	#(data),Mem	0	1	3 (0/0/1)	4 (0/1/1)
**	SUBI	#(data),Dn	2	0	2 (0/0/0)	2 (0/1/0)
**	SUBI	#(data),Mem	0	1	3 (0/0/1)	4 (0/1/1)
**	CMPI	#(data),Dn	2	0	2 (0/0/0)	2 (0/1/0)
**	CMPI	#(data),Mem	0	0	2 (0/0/0)	2 (0/1/0)

^{*} 実効アドレスのフェッチ時間を加算します。

11.6.10 2進化10進および拡張命令

2進化10進および拡張命令実行時間の表は、プロセッサが指定されたアドレッシング・モードを使用して、指定された演算を実行するのに必要なクロック周期数を示しています。これらの命令に対する有効な合計実行時間を計算するのに、ほかの表を使用する必要はありません。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

^{**} イミディエイト実効アドレスのフェッチ時間を加算します。

	命 令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
ABCD	Dn,Dn	0	0	4 (0/0/0)	4 (0/1/0)
ABCD	– (An), – (An)	2	1	13 (2/0/1)	14 (2/1/1)
SBCD	Dn,Dn	0	0	4 (0/0/0)	4 (0/1/0)
SBCD	- (An), - (An)	2	1	13 (2/0/1)	14 (2/1/1)
ADDX	Dn,Dn	2	0	2 (0/0/0)	2 (0/1/0)
ADDX	- (An), - (An)	2	1	9 (2/0/1)	10 (2/1/1)
SUBX	Dn,Dn	2	0	2 (0/0/0)	2 (0/1/0)
SUBX	- (An), - (An)	2	1	9 (2/0/1)	10 (2/1/1)
СМРМ	(An)+,(An)+	0	0	8 (2/0/0)	8 (2/1/0)
PACK	Dn,Dn,#(data)	6	0	6 (0/0/0)	6 (0/1/0)
PACK	- (An), - (An), #(data)	2	1	11 (1/0/1)	11 (1/1/1)
UNPK	Dn,Dn,#(data)	8	0	8 (0/0/0)	8 (0/1/0)
UNPK	– (An), – (An),#⟨data⟩	2	1	11 (1/0/1)	11 (1/1/1)

11. 6. 11 単一オペランド命令

単一オペランド命令の実行時間の表は、プロセッサが指定されたアドレッシング・モードで、指定された操作を実行するのに必要なクロック周期の数を示しています。脚注に、適切な実効アドレス時間を加算する必要がある場合を示します。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

		命令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
	CLR	Dn	2	0	2 (0/0/0)	2 (0/1/0)
**	CLR	Mem	0	1	3 (0/0/1)	4 (0/1/1)
	NEG	Dn	2	0	2 (0/0/0)	2 (0/1/0)
*	NEG	Mem	0	1	3 (0/0/1)	4 (0/1/1)
	NEGX	Dn	2	0	2 (0/0/0)	2 (0/1/0)
*	NEGX	Mem	0	1	3 (0/0/1)	4 (0/1/1)
	NOT	Dn	2	0	2 (0/0/0)	2 (0/1/0)
*	NOT	Mem	0	1	3 (0/0/1)	4 (0/1/1)
	EXT	Dn	4	0	4 (0/0/0)	4 (0/1/0)
	NBCD	Dn	0	0	6 (0/0/0)	6 (0/1/0)
	Scc	Dn	4	0	4 (0/0/0)	4 (0/1/0)
**	Scc	Mem	0	1	5 (0/0/1)	5 (0/1/1)
	TAS	Dn	4	0	4 (0/0/0)	4 (0/1/0)
**	TAS	Mem	3	0	12 (1/0/1)	12 (1/1/1)
	TST	Dn	0	0	2 (0/0/0)	2 (0/1/0)
*	TST	Mem	0	0	2 (0/0/0)	2 (0/1/0)

^{*} 実効アドレスのフェッチ時間を加算します。

^{**} 実効アドレスの計算時間を加算します。

11. 6. 12 シフト/ローテイト命令

シフト/ローテイト命令の実行時間の表は、プロセッサが指定されたアドレッシング・モードで、指定された操作を実行するのに必要なクロック周期数を示しています。脚注に、適切な実効アドレス時間を加算する必要がある場合を示します。特に記述がないかぎり、シフトされるビット数は実行時間に影響を与えません。命令ーキャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

		命 令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
	LSd	#(data),Dy	4	0	4 (0/0/0)	4 (0/1/0)
%	LSd	Dx,Dy	6	0	6 (0/0/0)	6 (0/1/0)
+	LSd	Dx,Dy	8	0	8 (0/0/0)	8 (0/1/0)
*	LSd	Mem by 1	0	0	4 (0/0/1)	4 (0/1/1)
	ASL	#(data),Dy	2	0	6 (0/0/0)	6 (0/1/0)
	ASL	Dx,Dy	4	0	8 (0/0/0)	8 (0/1/0)
*	ASL	Mem by 1	0	0	6 (0/0/1)	6 (0/1/1)
	ASR	#(data),Dy	4	0	4 (0/0/0)	4 (0/1/0)
%	ASR	Dx,Dy	6	0	6 (0/0/0)	6 (0/1/0)
+	ASR	Dx,Dy	10	0	10 (0/0/0)	10 (0/1/0)
*	ASR	Mem by 1	0	0	4 (0/0/1)	4 (0/1/1)
	ROd	#(data),Dy	4	0	6 (0/0/0)	6 (0/1/0)
	ROd	Dx,Dy	6	0	8 (0/0/0)	8 (0/1/0)
*	ROd	Mem by 1	0	0	6 (0/0/1)	6 (0/1/1)
	ROXd	Dn	10	0	12 (0/0/0)	12 (0/1/0)
*	ROXd	Mem by 1	0	0	4 (0/0/0)	4 (0/1/0)

d シフト/ローテイトの方向; LまたはR

11. 6. 13 ビット操作命令

ビット操作命令の実行時間の表は、プロセッサが指定されたアドレッシング・モードで、指定されたビット操作を実行するのに必要なクロック周期数を示しています。脚注に、適切な実効アドレス時間を加算する必要がある場合を示します。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

^{*} 実効アドレスのフェッチ時間を加算します。

[%] シフト数がデータ・サイズと等しいかそれ以下であることを示します。

⁺ シフト数がデータ・サイズより大きいことを示します。

		命令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
	BTST	#(data),Dn	4	0	4 (0/0/0)	4 (0/1/0)
	BTST	Dn,Dn	4	0	4 (0/0/0)	4 (0/1/0)
#	BTST	#(data),Mem	0	0	4 (0/0/0)	4 (0/1/0)
*	BTST	Dn,Mem	0	0	4 (0/0/0)	4 (0/1/0)
	BCHG	#(data),Dn	6	0	6 (0/0/0)	6 (0/1/0)
	BCHG	Dn,Dn	6	0	6 (0/0/0)	6 (0/1/0)
#	BCHG	#(data),Mem	0	0	6 (0/0/1)	6 (0/1/1)
*	BCHG	Dn,Mem	0	0	6 (0/0/1)	6 (0/1/1)
	BCLR	#(data),Dn	6	0	6 (0/0/0)	6 (0/1/0)
	BCLR	Dn,Dn	6	0	6 (0/0/0)	6 (0/1/0)
#	BCLR	#(data),Mem	0	0	6 (0/0/1)	6 (0/1/1)
*	BCLR	Dn.Mem	0	0	6 (0/0/1)	6 (0/1/1)
	BSET	#(data),Dn	6	0	6 (0/0/0)	6 (0/1/0)
	BSET	Dn,Dn	6	0	6 (0/0/0)	6 (0/1/0)
#	BSET	#(data),Mem	0	0	6 (0/0/1)	6 (0/1/1)
*	BSET	Dn.Mem	0	0	6 (0/0/1)	6 (0/1/1)

^{*} 実効アドレスのフェッチ時間を加算します。

11. 6. 14 ビット・フィールド操作命令

ビット・フィールド操作命令の実行時間の表は、プロセッサが指定されたアドレッシング・モードを使用して、指定されたビット・フィールド操作を実行するのに必要なクロック周期数を示しています。脚注に、適切な実効アドレス時間を加算する必要がある場合を示します。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

[#] イミディエイト実効アドレスのフェッチ時間を加算します。

		命令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
	BFTST	Dn	8	0	8 (0/0/0)	8 (0/1/0)
*	BFTST	Mem (<5 Bytes)	6	0	10 (1/0/0)	10 (1/1/0)
*	BFTST	Mem (5 Bytes)	6	0	14 (2/0/0)	14 (2/1/0)
	BFCHG	Dn	14	0	14 (0/0/0)	14 (0/1/0)
*	BFCHG	Mem (<5 Bytes)	6	0	14 (1/0/1)	14 (1/1/1)
*	BFCHG	Mem (5 Bytes)	6	0	22 (2/0/2)	22 (2/1/2)
	BFCLR	Dn	14	0	14 (0/0/0)	14 (0/1/0)
*	BFCLR	Mem (<5 Bytes)	6	0	14 (1/0/1)	14 (1/1/1)
*	BFCLR	Mem (5 Bytes)	6	0	22 (2/0/2)	22 (2/1/2)
	BFSET	Dn	14	0	14 (0/0/0)	14 (0/1/0)
*	BFSET	Mem (<5 Bytes)	6	0	14 (1/0/1)	14 (1/1/1)
*	BFSET	Mem (5 Bytes)	6	0	22 (2/0/2)	22 (2/1/2)
	BFEXTS	Dn	10	0	10 (0/0/0)	10 (0/1/0)
*	BFEXTS	Mem (<5 Bytes)	6	0	12 (1/0/0)	12 (1/1/0)
*	BFEXTS	Mem (5 Bytes)	6	0	18 (2/0/0)	18 (2/1/0)
	BFEXTU	Dn	10	0	10 (0/0/0)	10 (0/1/0)
*	BFEXTU	Mem (<5 Bytes)	6	0	12 (1/0/0)	12 (1/1/0)
*	BFEXTU	Mem (5 Bytes)	6	0	18 (2/0/0)	18 (2/1/0)
	BFINS	Dn	12	0	12 (0/0/0)	12 (0/1/0)
*	BFINS	Mem (<5 Bytes)	6	0	12 (1/0/1)	12 (1/1/1)
*	BFINS	Mem (5 Bytes)	6	0	18 (2/0/2)	18 (2/1/2)
	BFFFO	Dn	20	0	20 (0/0/0)	20 (0/1/0)
*	BFFFO	Mem (<5 Bytes)	6	0	22 (1/0/0)	22 (1/1/0)
*	BFFFO	Mem (5 Bytes)	6	0	28 (2/0/0)	28 (2/1/0)

* イミディエイト実効アドレスの計算時間を加算します。

注:32ビットのビット・フィールドが5バイトにまたがる場合はアクセスに2オペランド・サイクルが必要です。4バイトの場合は1オペランド・サイクルだけでアクセスできます。

11. 6. 15 条件分岐命令

条件分岐命令の実行時間の表は、プロセッサが指定された分岐サイズで、指定された分岐を実行するのに必要なクロック周期数を示しています。この表には全体の実行時間を示しています。これらの命令について、有効な合計実行時間を計算するのにほかの表は必要ありません。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

	命 令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
Bcc	(Taken)	6	0	6 (0/0/0)	8 (0/2/0)
Bcc.B	(Not Taken)	4	0	4 (0/0/0)	4 (0/1/0)
Bcc.W	(Not Taken)	6	0	6 (0/0/0)	6 (0/1/0)
Bcc.L	(Not Taken)	6	0	6 (0/0/0)	8 (0/2/0)
DBcc	(cc = False, Count Not Expired)	6	0	6 (0/0/0)	8 (0/2/0)
DBcc	(cc=False, Count Expired)	10	0	10 (0/0/0)	13 (0/3/0)
DBcc	(cc = True)	6	0	6 (0/0/0)	8 (0/1/0)

11. 6. 16 制御命令

制御命令の実行時間の表は、プロセッサが指定された操作を実行するのに必要なクロック周期数 を示しています。脚注に、適切な実効アドレス時間を加算する必要がある場合を示します。命令-キ ャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外 側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w) の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

		命令		ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
	ANDI to SR			4	0	12 (0/0/0)	14 (0/2/0)
	EORI to SR			4	0	12 (0/0/0)	14 (0/2/0)
	ORI to SR			4	0	12 (0/0/0)	14 (0/2/0)
	ANDI to CCR			4	0	12 (0/0/0)	14 (0/2/0)
	EORI to CCR			4	0	12 (0/0/0)	14 (0/2/0)
	ORI to CCR			4	0	12 (0/0/0)	14 (0/2/0)
	BSR			2	0	6 (0/0/1)	9 (0/2/1)
##	CAS		(Successful Compare)	1	0	13 (1/0/1)	13 (1/1/1)
##	CAS		(Unsuccessful Compare)	1	0	11 (1/0/0)	11 (1/1/0)
+	CAS2		(Successful Compare)	2	0	24 (2/0/2)	26 (2/2/2)
+	CAS2		(Unsuccessful Compare)	2	0	24 (2/0/0)	24 (2/2/0)
	CHK	Dn,Dn	(No Exception)	8	0	8 (0/0/0)	8 (0/1/0)
+	CHK	Dn,Dn	(Exception Taken)	4	0	28 (1/0/4)	30 (1/3/4)
*	CHK	EA,Dn	(No Exception)	0	0	8 (0/0/0)	8 (0/1/0)
* +	CHK	EA,Dn	(Exception Taken)	0	0	28 (1/0/4)	30 (1/3/4)
# +	CHK2	Mem,Rn	(No Exception)	2	0	18 (1/0/0)	18 (1/1/0)
# +	CHK2	Mem,Rn	(Exception Taken)	2	0	40 (2/0/4)	42 (2/3/4)
%	JMP			4	0	4 (0/0/0)	6 (0/2/0)
%	JSR			0	0	4 (0/0/1)	7 (0/2/1)
**	LEA			2	0	2 (0/0/0)	2 (0/1/0)
	LINK.W			0	0	4 (0/0/1)	5 (0/1/1)
	LINK.L			2	0	6 (0/0/1)	7 (0/2/1)
	NOP			0	0	2 (0/0/0)	2 (0/1/0)
**	PEA			0	2	4 (0/0/1)	4 (0/1/1)
	RTD			2	0	10 (1/0/0)	12 (1/2/0)
	RTR			1	0	12 (2/0/0)	14 (2/2/0)
	RTS			1	0	9 (1/0/0)	11 (1/2/0)
	UNLK			0	0	5 (1/0/0)	5 (1/1/0)

⁺ 最大時間を示します。

^{*} 実効アドレスのフェッチ時間を加算します。

^{**} 実効アドレスの計算時間を加算します。

[#] イミディエイト・アドレスのフェッチ時間を加算します。 ## イミディエイト・アドレスの計算時間を加算します。

[%] 実効アドレスへのジャンプ時間を加算します。

11. 6. 17 例外関連命令および操作

例外関連命令および操作の実行時間の表は、プロセッサが指定された例外関連の動作を実行するのに必要なクロック周期数を示しています。これらの操作に対して、有効な合計実行時間を計算するのにほかの表は必要ありません。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

すべての実行時間データは、2クロックのリードおよびライトを想定しています。

命 令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
ВКРТ	1	0	9 (1/0/0)	9 (1/0/0)
Interrupt (I-Stack)	0	0	23 (2/0/4)	24 (2/2/4)
Interrupt (M-Stack)	0	0	33 (2/0/8)	34 (2/2/8)
RESET Instruction	0	0	518 (0/0/0)	518 (0/1/0)
STOP	0	0	8 (0/0/0)	8 (0/2/0)
TRACE	0	0	22 (1/0/5)	24 (1/2/5)
TRAP #n	0	0	18 (1/0/4)	20 (1/2/4)
Illegal Instruction	0	0	18 (1/0/4)	20 (1/2/4)
A-Line Trap	0	0	18 (1/0/4)	20 (1/2/4)
F-Line Trap	0	0	18 (1/0/4)	20 (1/2/4)
Privilege Violation	0	0	18 (1/0/4)	20 (1/2/4)
TRAPcc (Trap)	2	0	22 (1/0/5)	24 (1/2/5)
TRAPcc (No Trap)	4	0	4 (0/0/0)	4 (0/1/0)
TRAPcc.W (Trap)	5	0	24 (1/0/5)	26 (1/3/5)
TRAPcc.W (No Trap)	6	0	6 (0/0/0)	6 (0/1/0)
TRAPcc.L (Trap)	6	0	26 (1/0/5)	28 (1/3/5)
TRAPcc.L (No Trap)	8	0	8 (0/0/0)	8 (0/2/0)
TRAPV (Trap)	2	0	22 (1/0/5)	24 (1/2/5)
TRAPV (No Trap)	4	0	4 (0/0/0)	4 (0/1/0)

11. 6. 18 セーブおよびリストア操作

セーブおよびリストア操作の実行時間の表は、プロセッサが指定された状態のセーブ、あるいは 例外からの復帰を実行するのに必要な時間を示しています。この表には、全体の実行時間およびスタックの長さが記載されています。これらの操作に対して、有効な合計実行時間を計算するのにほかの表は必要ありません。命令-キャッシュ・ケースおよびノー・キャッシュ・ケースでは、合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。これらは合計クロック・サイクル数に含まれています。

操作	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
Bus Cycle Fault (Short)	0	0	36 (1/0/10)	38 (1/2/10)
Bus Cycle Fault (Long)	0	0	62 (1/0/24)	64 (1/2/24)
RTE (Normal-4 Word)	1	0	18 (4/0/0)	20 (4/2/0)
RTE (Six-Word)	1	0	18 (4/0/0)	20 (4/2/0)
RTE (Throwaway)	1	0	12 (4/0/0)	12 (4/0/0)
RTE (Coprocessor)	1	0	26 (7/0/0)	26 (7/2/0)
RTE (Short Fault)	1	0	36 (10/0/0)	26 (10/2/0)
RTE (Long Fault)	1	0	76 (25/0/0)	76 (25/2/0)

11.7 アドレス変換ツリーのサーチ実行時間

アドレス変換ツリーのサーチに必要な時間は、ツリー構造の構成およびツリー内のディスクリプタ、ディスクリプタの使用済み(U)および修正(M)ビット、バス・サイクル時間、およびその他の要素によって決まります。関係する多くの変数は、サーチ時間はプログラムによって計算するのが最良であることを示唆しています。MC68030が特定の構成に対するテーブル・サーチを実行するのに必要な時間を決めるには、次の対話型プログラムを使用できます。このプログラムは、UNIX(tm) System Vまたは BSD 4.2のいずれかで、sh(1)とともに使用するのに適したシェル・スクリプトです。このプログラムを使用するには、スクリプトを走らせて、システム構成と現在の状態に関する質問に答えられます。質問行の最後にある大かっこの中の数字は、キャリッジ・リターンを入力したときにプログラムが使用するデフォルト値です。

このシェル・スクリプトは、MC68030とメモリ間のデータ・バスを32ビット幅と仮定しています。これより少ないビット幅でのサーチ時間を計算するには、バス・サイクル時間のプロンプトに対し、適当なバス・サイクル時間の倍数を入力します。16ビット・データ・バスの場合、2バス・サイクルに要する時間を使用してください。また、8ビット・データ・バスの場合は、4バス・サイクルに要する時間を使用します。

このプログラムが提供する時間には、変換ツリー・サーチに要するすべての時間が含まれています。MC68030には各種のマスク・バージョンがあり、実際の時間はプログラムで計算したものとは多少異なる場合があります。

This Shell script is suitable for use with sh(1) on either System V or BSD 4.2. When run, it will prompt for several parameters, print a configuration message, and then print the number of clocks and bus cycles required for the table search. Questions may be answered with a carriage return, and the default in square brackets will be selected.

The following things should be noted by the user:

 This script gives an approximation for the time taken for a table search and associated overhead for a miss in the ATC. The exact time will vary with the instruction sequence being executed at the time of the miss, and may vary plus or minus 2 clocks (see pre-walk overhead, below).

- It will give accurate times for normal table walks (due to misses in the ATC) and for PLOAD table walks but not for PTEST table walks. Table walks due to the PTEST instruction will be somewhat longer.
- It does little error checking. It is possible to describe inconsistent and impossible configurations in the script.


```
echo -n "Enter number of short descriptors (page or pointer), including FCL ones [1]: "
read short
if test ! "$short"; then
       short=1
fi
echo -n "Enter 1 if there is a long indirect descriptor, 0 otherwise [0]: "
'read l_ind
if test ! "$1 ind"; then
       l_{ind}=\overline{0}
echo -n "Enter 1 if there is a short indirect descriptor, 0 otherwise [0]: "
read s ind
if test ! "$s ind"; then
      s_ind=0
echo -n "Enter number of cleared ubits encountered in pointer descriptors [0]: "
read pointer ubits
if test ! "$pointer_ubits"; then
       pointer ubits=0
echo -n "Enter 1 if the page descriptor ubit and/or mbit is clear, 0 otherwise [0]: "
read page m_ubit
if test ! "$page_m_ubit"; then
      page m_ubit=0
echo -n "Enter 1 if the page descriptor is encountered unexpectedly, 0 otherwise [0]: "
read et
if test ! "$et"; then
       et=0
fi
echo -n "Enter 1 if the page descriptor is long (and no rp et) [0]: "
read long_page
if test ! "$long_page"; then
       long_page=0
************************
# Print Configuration message.
levels='expr $short + $long + $l ind + $s ind'
if test $fcl -eq 1; then
    tmpl=" (one for FCL)"
else
    tmp1=""
fi
out1="Configuration: $levels levels $tmp1 - "
if test $long -ne 0 ; then
outl="$outl $long long descriptor(s) "
if test $short -ne 0; then
out1="$out1 $short short descriptor(s)"
fi
if test $1_ind -eq 1 ; then
    out1="$out1 long indirection"
elif test $s_ind -eq 1 ; then
   out1="$out1 short indirection"
```

```
if test $pointer_ubits -ne 0 ; then
  out2="$out2 $pointer_ubits pointer ubits clear, "
if test $page_m_ubit -eq 1 ; then
    out2="$out2 page ubit and/or mbit clear, "
if test $et -eq 1 ; then
    out2="$out2 early termination, "
if test $long_page -eq 1 ; then
   out2="$out2 page is long;"
else
    out2="$out2 page is short;"
out3="$bus clock bus cycle time."
echo
echo $out1
echo "
                  " $out2
                 " $out3
echo "
**********
# Calculate result.
# Variables:
    cough --- the number of clocks from the start of the bus cycle that will miss to
               the first clock of the first micro-instruction.
    startup -- microcode startup overhead common to all flows
    termination -- microcode termination overhead common to all flows
    bus_max_4 bus_max_3 the maximum value of the bus cycle time (in clocks) and
                           4 or 3, respectively.
bus_reads=0
bus_writes=0
ind clocks=0
# time from BEGINNING of bus cycle which misses to first box
# this is 6 to 9 clocks depending on i- and d-state at miss-- use 7 as average
cough=7
# 4 boxes of startup, when no FCL.
startup=8
# 4 boxes of termination.
termination=8
# Bus accesses begin sooner if FCL - no limit check.
if test $fcl -eq 1 ; then
startup='expr $startup - 2'
# calculate max((bus-4),0) for overlap
bus_max_4='expr $bus - 4'
if test $bus_max_4 -lt 0; then bus_max_4=0
fi
```


```
# calculate max((bus-3),0) for overlap
bus max 3='expr $bus - 3'
if test $bus max 3 -1t 0; then
          bus max 3=0
fi
overhead='expr $cough + $startup + $termination'
# number of clock due to long descriptors
1_clocks='expr $long \* \( 6 + $bus + $bus_max_4 \) '
#long page is one box less than long pointer
if test $long_page -eq 1; then
l_clocks='expr $l_clocks - 2'
bus_reads='expr $bus reads + \( $long \* 2 \)'
# number of clock due to short descriptors
s_clocks='expr $short \* \( 3 + $bus \)'
bus reads='expr $bus reads + $short'
# total clocks due to descriptor fetches
t_clocks='expr $1_clocks + $s_clocks'
if test $t_clocks -eq 0 ; then
    if test \hat{s} to -ne 1; then echo Error: 0 bus accesses must imply unexpected page encountered.
     fi
    et=0
£i
# now caculate clocks due to setting u bits in pointer descriptor
u clocks='expr $pointer ubits \* \( 4 + $bus max 3 \)'
bus writes='expr $bus writes + $pointer ubits + $page m ubit'
$ clocks due to setting u/m bits in page descriptor
page_clocks='expr $page_m_ubit \* \( 2 + $bus_max_3 \)'
bus_writes='expr $bus_writes + $page_m_ubit'
fi
fi
# early termination penalty
if test $et -eq 1; then
et_delay=3
else
          et delay=0
fi
```

```
# Perform the calculation.
clocks='expr $overhead
       + $1_clocks
+ $s_clocks
+ $u_clocks
        + $page_clocks
        + $ind clocks
        + $et_delay'
out="
          Clocks required (from beginning of missed bus cycle): $clocks"
echo
echo $out
write_accesses='expr $pointer ubits + $page m ubit'
out="
          Bus Reads:
                                                                          $bus_reads"
echo $out
print total=0
if test $write accesses -ne 0 ; then
out=" Bus Writes:
              Bus Writes:
                                                                               $write_accesses"
    echo $out
    print total=1
fi
bus_accesses='expr $bus_reads + $write_accesses'
    out=" Total Bus Cycles: echo $out
if test $print_total -eq 1 ; then
    out=" Total Bus Cycles:
                                                                               $bus_accesses"
```

以下の表では、シェル・スクリプトを使用して得られるサンプル時間をいくつか記載しています。表の各行は変換テーブルの構成を示します。各行にある識別子には、5つの位置があります。各位置はそのレベルにテーブルがないことを意味する "x"、そのレベルのテーブルがショート・フォーマットのディスクリプタで構成されていることを意味する "S"、あるいはそのレベルのテーブルがロング・フォーマットのディスクリプタで構成されていることを意味する "L" のいずれかになっています。エントリのフォーマットは次のとおりです。



テーブルの各エントリは、テーブル・サーチに必要なクロック・サイクル数、バス・リード数、およびバス・ライト数を示す3つの数値で構成されています。UビットをセットするためのRMCサイクルは、1リードおよび1ライトとしてカウントされます。記述形式は次のとおりです。



この表は以下の仮定事項に基づいて計算されています。

- 1. バス・サイクル時間は2クロック・サイクル
- 2. 間接ディスクリプタはない
- 3. 予期しないページ・ディスクリプタに出会うことはない(アーリ・ターミネーションはない)
- 4. メモリ・ポートは32ビット幅

テーブルの フォーマット	UおよびMの 全ビットをセット	ページのUおよび M ビットだけをセット	UおよびMビットは セットしない
LLxxx	41/4/2	37/4/1	35/4/0
LLLxx	53/6/3	45/6/1	43/6/0
LLLLx	65/8/4	53/8/1	51/8/0
LLLLL	77/10/5	61/10/1	59/10/0
SSxxx	37/2/2	33/2/1	31/2/0
SSSxx	46/3/3	38/3/1	36/3/0
SSSSx	55/4/4	43/4/1	41/4/0
SSSSS	64/5/5	48/5/1	46/5/0
xSSxx	39/2/2	35/2/1	33/2/0
xSLxx	40/3/2	36/3/1	34/3/0
xLSxx	42/3/2	38/3/1	36/3/0
xLLxx	43/4/2	39/4/1	37/4/0
xSSSx	48/3/3	40/3/1	38/3/0
xSSLx	49/4/3	41/4/1	39/4/0
xSLSx	51/4/3	43/4/1	41/4/0
xSLLx	52/5/3	44/5/1	44/5/0
xLSSx	51/4/3	43/4/1	41/4/0
xLSLx	52/5/3	44/5/1	42/5/0
xLLSx	54/5/3	46/5/1	44/5/0
xLLLx	55/6/3	47/6/1	45/6/0

11. 7. 1 MMUの実効アドレス計算

MMU命令に対する実効アドレス計算時間の表は、プロセッサが各種の実効アドレスを計算するのに必要なクロック周期数を示しています。フェッチ時間は、メモリ間接アドレッシング・モードの第1レベルの間接アドレッシングに対する時間だけを含んでいます。合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。

アドレス・モード	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
(An)	4+op head	0	4 (0/0/0)	4 (0/1/0)
(d ₁₆ ,An)	4+op head	0	4 (0/0/0)	4 (0/1/0)
(xxx).W	4+op head	0	4 (0/0/0)	4 (0/1/0)
(xxx).L	6+op head	0	6 (0/0/0)	6 (0/2/0)
(dg,An,Xn)	4+op head	0	4 (0/0/0)	4 (0/1/0)
全フォーマット拡張ワード				
(d ₁₆ ,An)	4	0	8 (0/0/0)	8 (0/2/0)
(d ₁₆ ,An,Xn)	4	0	8 (0/0/0)	8 (0/2/0)
([d ₁₆ ,An])	4	0	12 (1/0/0)	12 (1/2/0)
([d ₁₆ ,An],Xn)	4	0	12 (1/0/0)	12 (1/2/0)
([d ₁₆ ,An],d ₁₆)	2	0	12 (1/0/0)	12 (1/2/0)
([d ₁₆ ,An],Xn,d ₁₆)	4	0	12 (1/0/0)	12 (1/2/0)
([d ₁₆ ,An],d ₃₂)	4	0	14 (1/0/0)	14 (1/3/0)
([d ₁₆ ,An],Xn,d ₃₂)	4	0	14 (1/0/0)	14 (1/3/0)
(B)	8+op head	0	8 (0/0/0)	8 (0/1/0)
(d ₁₆ ,B)	6	0	10 (0/0/0)	10 (0/2/0)
(d ₃₂ ,B)	6	0	16 (0/0/0)	16 (0/2/0)
([B])	6	0	12 (1/0/0)	12 (1/1/0)
([B],I)	6	0	12 (1/0/0)	12 (1/1/0)
([B],d ₁₆)	6	0	12 (1/0/0)	12 (1/2/0)
([B],I,d ₁₆)	6	0	12 (1/0/0)	12 (1/2/0)
([B],d ₃₂)	6	0	14 (1/0/0)	14 (1/2/0)
([B],I,d ₃₂)	6	0	14 (1/0/0)	14 (1/2/0)
([d ₁₆ ,B])	6	0	14 (1/0/0)	14 (1/2/0)
([d ₁₆ ,B],I)	6	0	14 (1/0/0)	14 (1/2/0)
([d ₁₆ ,B],d ₁₆)	6	0	14 (1/0/0)	14 (1/2/0)
([d ₁₆ ,B],I,d ₁₆)	6	0	14 (1/0/0)	14 (1/2/0)
([d ₁₆ ,B],d ₃₂)	6	0	16 (1/0/0)	16 (1/3/0)
([d ₁₆ ,B],I,d ₃₂)	6	0	16 (1/0/0)	16 (1/3/0)
([d ₃₂ ,B])	6	0	20 (1/0/0)	20 (1/2/0)
([d ₃₂ ,B],I)	6	0	20 (1/0/0)	20 (1/2/0)
([d ₃₂ ,B],d ₁₆)	6	0	20 (1/0/0)	20 (1/3/0)
([d ₃₂ ,B],I,d ₁₆)	6	0	20 (1/0/0)	20 (1/3/0)
([d ₃₂ ,B],d ₃₂)	6	0	22 (1/0/0)	22 (1/3/0)
([d ₃₂ ,B],I,d ₃₂)	6	0	22 (1/0/0)	22 (1/3/0)

B=ベース・アドレス; O、An、Xn、An + Xn。フォームは実行時間に影響を与えません。

I=インデックス;O、Xn

^{*} 実行時間において実効アドレスと操作を分離することはできません。ヘッドおよびテイルは操作のものです。

注: Xn を同時にBとIに入れることはできません。Xn のスケーリングおよびサイズは実行時間に影響を与えません。

11. 7. 2 MMU 命令実行時間

MMU命令実行時間の表は、MMUがMMU命令を実行するのに必要なクロック周期数を示しています。合計クロック・サイクル数はかっこの外側に記入されています。リード、プリフェッチ、およびライト・サイクル数は、かっこ内に(r/p/w)の形式で記載されています。

命 令	ヘッド	テール	Iキャッシュ・ケース	ノー・キャッシュ・ケース
PMOVE (CRP、SRPから)*	0	0	4 (0/0/2)	5 (0/1/2)
PMOVE (CRP、SRPへ、有効)"	0	0	12 (2/0/0)	14 (2/2/0)
PMOVE (CRP、SRPへ、無効) 1*	0	0	28 (3/0/4)	30 (3/2/4)
PMOVE (TT0、TT1から)。	0	0	8 (0/0/1)	8 (0/1/1)
PMOVE (TTO, TT1~)*	0	0	12 (1/0/0)	14 (1/2/0)
PMOVE (MMUSRから)*	2	0	4 (0/0/1)	5 (0/1/1)
PMOVE (MMUSR ^)*	0	0	6 (1/0/0)	6 (1/1/0)
PMOVE (TCから)*	2	0	4 (0/0/1)	5 (0/1/1)
PMOVE (TCへ、有効) 2*	0	0	38 (1/0/0)	40 (1/2/0)
PMOVE (TCへ、無効) 3*	0	0	56 (2/0/4)	58 (2/2/4)
PMOVE (TC^) 4*	0	0	14 (1/0/0)	16 (1/2/0)
PFLUSHA	0	0	12 (0/0/0)	14 (0/2/0)
PFLUSH <fc>、#<mask>(fcはイミディエイトまたはデータ・レジスタ)</mask></fc>	0	0	16 (0/0/0)	18 (0/2/0)
PFLUSH <fc>、#<mask>(fcはSFCまたはDFCレジスタ)</mask></fc>	0	0	20 (0/0/0)	22 (0/2/0)
PFLUSH <fc>、#<mask>、<ea>(fcはイミディエイトまたはデータレジスタ)。</ea></mask></fc>	0	0	16 (0/0/0)	18 (0/2/0)
PFLUSH <fc>、#<mask>、<ea>(fcはSFCまたはDFCレジスタ)。</ea></mask></fc>	0	0	20 (0/0/0)	22 (0/2/0)
PLOAD[R:W] <fc>、<ea> (fcはイミディエイトまたはデータ・レジスタ)**</ea></fc>	0	0	8 (0/0/0)	10 (0/2/0)
PLOAD[R:W] <fc>、<ea>(fcはSFCまたはDFCレヴスタ)"</ea></fc>	0	0	12 (0/0/0)	14 (0/2/0)
PTEST [R:W] < fc > . < ea > . #6" ***	0	0	88 (12/0/0)	88 (12/1/0)
PTEST [R:W] < fc > , < ea > , # 0"	0	0	22 (0/0/0)	22 (0/1/0)

- 注:1. 無効なルート・ポインタをロードしようとした場合です。
 - 2. 変換がイネーブルされています。
 - 3. この値は最大で、ページ・サイズが有効であると仮定していますが、TIxフィールドは32までは加算しません。変換はイネーブルされています。
 - 4. 変換は禁止されています。
 - * 該当する実効アドレスの計算時間を加算します。
 - " 該当する実効アドレスの計算時間とテーブル・サーチ時間を加算します。
- … この値は6 レベル(FC ルックアップ、a、b、c、d レベル、および間接ディスクリプタ。すべてロング・フォーマットディスクリプタの場合) テーブルに対する最大値です。

11.8 割込み待ち時間

リアルタイム・システムでは、プロセッサが割込みをサービスするのに必要な応答時間が全体的なシステム性能に関係する重要な要素です。M68000ファミリのプロセッサは、割込みの非同期でのアサートをサポートし、後続の命令境界でそれらの処理を開始します。平均割込み待ち時間は非常に短いものですが、最大待ち時間はリアルタイム割込みが最大割込み待ち時間内にサービスを要求できないため、重要になることがよくあります。MC68030の最大割込み待ち時間は、約200クロック・サイクル($MOVEM.L([d_{32},An],Xn,d_{32})$ 、D0-D7/A0-A7命令で、最後のデータ・フェッチがバス・エラーでアボートされた場合)ですが、<math>MMUがイネーブルされているときには、実行に通常の数倍時間がかかる操作もあります。

MMUを使用しているシステムでの割込み待ち時間は、メイン・プロセッサの命令の長さ、アドレ

ス変換ツリーの構成、その命令で要求される変換ツリー・サーチ数、メイン・メモリのアクセス時間数、およびMC68030をメイン・メモリに接続するデータ・バス幅によって影響を受けます。ここで重要なのは、アドレス変換ツリー構成はソフトウェアの制御下にあり、システムの割込み待ち時間に大きく影響を与えるということです。あるシステム構成の最大割込み待ち時間は、最も長いメイン・プロセッサ命令の長さを、その命令が必要とする最大変換ツリー・サーチ数に必要な時間に加算することによって計算できます。MC68030マイクロプロセッサでは、特に興味深い命令は、すべてのコードおよびデータ・アイテムがページ境界をまたがる、ソースおよびデスティネーションの両方に対するメモリ間接アドレッシング付きメモリ間転送命令です。この命令のアセンブラ・シンタックスは次のようになります。

MOVE.L(od, [bd, An, Rm]), (od, [bd, An, Rm])

この命令によって、10回のアドレス変換ツリー・サーチが発生する可能性があります。すなわち、命令ストリームに2回、ソース間接アドレスに2回、デスティネーション間接アドレスに2回、オペラド・フェッチに2回、そしてデスティネーション・ライトに2回です。システム・ソフトウェアは、生成されるコードに制限を付加することによって、最大変換サーチ数を減らすことができます。たとえば、システムの言語トランスレータがロング・ワード境界に整列したロング・ワードしか生成しない場合は、間接アドレスおよびオペランドが、それぞれ1回の変換サーチしか行なわないことになる可能性があります。これによって、その命令に対するサーチ数が最大6に減ります。

11.9 バス調停待ち時間

MMUを使用するシステムでは、いくつかの要因によってバス調停待ち時間が影響を受けます。 MC68030はリード・モディファイ・ライト操作の実行中は、物理バスを解放しません。アドレス変 換サーチは、拡張リード・モディファイ・ライト操作であるため、システムが要求する最長アドレ ス変換サーチでは、ノー・キャッシュ・ケース待ち時間が発生します。

コプロセッサまたは他のデバイスがDSACKxまたはSTERM信号のアサートを遅らせたり、行なわなかったときには、さらにバス調停待ち時間が追加されます。この場合の最大遅延は不定であり、その信号をアサートするときの遅延時間によって異なります。

第 12 章

アプリケーション情報

本章ではMC68030を使用するためのガイドラインを示します。最初に、MC68030をMC68020の設計に適応させるために必要な諸条件について考察します。次に、MC68881およびMC68882コプロセッサをMC68030と組み合わせて使用する方法を述べます。続いて、バイト選択ロジックを説明し、そのあとメモリ・インタフェースについて解説します。さらに後半の部分では、外部キャッシュの説明、STATUSおよびREFILL信号、そして電源およびグランドの考慮事項を述べます。

12. 1 MC68020 システムへの MC68030 の適応

おそらく、はじめて MC68030 を利用しようとする際に最も簡単にとりかかる方法は、MC68020 用に設計されたシステムをよく検討してみることでしょう。MC68020 と MC68030 の非同期バスは完全に互換性があるため、このアプローチが可能です。ここでは、MC68020 をベースにした既存のシステムに、MC68030 を実装可能にするアダプタの構成方法を説明します。この2つのプロセッサのソフトウェアとアーキテクチャ上の違いについても検討します。MC68030 と MC68020 はピン・コンパチブルではありませんので必ずアダプタが必要です。アダプタ・ボードを使用すれば、プログラマーズ・モデルおよび MC68030 の命令セットをすぐに評価し、MC68030 に追加された強力な機能を生かしたソフトウェアの開発が可能です。また、アダプタ・ボードを使用すれば、データ・キャッシュおよび MMU を内蔵したより高性能の 32 ビット MPU を装着することができるため、比較的簡単に既存の MC68020 システムまたは MC68020 / MC68851 システムの性能を向上させることができます。ただし、このアダプタ・ボードは MC68030 の同期バス・インタフェースをサポートしていませんので、この方式で使用する MC68030 を MC68030 専用に設計されたシステムと比較するときは、その点を考慮して性能評価を行なってください。

アダプタ・ボードは、MC68020 ターゲット・システムの CPU ソケットに差し込み、MC68030 とコンパチブルにする方法で、ソケットを通して電源、グランド、およびクロック信号を引き込みます。必要なサポート用ハードウェアは、 $1K\Omega$ のプルアップ抵抗 1本と、アダプタ・ボードの電源とグランドをデカップリングするためのコンデンサ 2 個だけです。

12. 1. 1 信号のルーチング

図12-1にMC68030の信号をMC68020のヘッダに配線するための回路図を示します。両方のプロセッサに共通な信号は、他方のプロセッサの対応する信号に直接配線されています。MC68030の信号のうち、MC68020の信号と互換性のないものはプルアップされるか、あるいは接続されていません。




図12-1 MC68030をMC68020設計に適合させる信号ルーチング

12. 1. 2 ハードウェアの相違

MC68030のオンチップ・キャッシュをイネーブルする前に、重要なシステム機能をチェックしなければなりません。MC68030のキャッシュの構成およびインプリメンテーションによって、キャッシュ可能なリード・バス・サイクルは、SIZx ピンが実際に何バイト要求していようと関係なく、データの全ポート幅(\overline{DSACKx} のエンコーディングで示す)を転送する必要があります。MC68020にはこの条件がないため、システム・メモリ・バンクまたは周辺デバイスは、MC68030が必要とするデータを供給できる場合とできない場合があります。ターゲット・システムが、キャッシュ可能な命令またはデータ・アクセスに対して、全ポート幅の有効データを供給しない場合、ユーザはそのメモリ領域をキャッシュ不能として指定する(MMUにより)か、対応するオンチップ・キャッシュをイネーブルにしないようにしなければなりません。システムによっては、ターゲット・システムのハードウェアを変更するようになってくる場合もあります。1個のPALでバイト選択ロジックを作って

いることもよく見られます。PALは簡単に交換したり再プログラムできるため、リード・サイクル中にマルチバイト・ポートから全バイトを選択できるようにすることもできるわけです。

MC68030 にある $\overline{\text{HALT}}$ 信号は入力専用信号となっており、MC68020 の双方向性 $\overline{\text{HALT}}$ 信号とはいくぶん異なります。しかし、外部システムに対して、ダブル・バス・フォールトのためにプロセッサが停止したという表示(たとえば、LED を点灯して)がなくなる以外、それによって問題が発生することはありません。

本来 MC68020 および MC68851 用に設計されたシステムで使用する場合、MC68851 はそのままシステムに残しておいてもよく、また取り外して(ジャンパ配線を施したヘッダに差し替えておく)もかまいません。ただし、システムに残しておいても、この MC68851 に M68000 コプロセッサ・インタフェースを通してプログラマがアクセスすることはできません。すべての MMU 命令は、MC68030 のオンチップ MMUをアクセスします。 MC68030 の $\overline{\text{MMUDIS}}$ 信号がアサートされた場合でも同じです。 MC68851 を取り外した場合の利点は、物理バスに対する非同期バス・サイクルの最小時間が4クロック・サイクルから3クロック・サイクルに減少することです。

MC68851を取り外して、ジャンパ配線されたヘッダに置き換えた場合、MC68851の信号のうち、 $\overline{\text{CLI}}$ 、 $\overline{\text{RMC}}$ 、 $\overline{\text{LBRO}}$ 、 $\overline{\text{LBG}}$ 、 $\overline{\text{LBGACK}}$ 、および $\overline{\text{LBGI}}$ については、それぞれのシステムに応じて検討する必要があります。変換テーブル・サーチ中に、MC68851は $\overline{\text{CLI}}$ (キャッシュ・ロード・インヒビット)信号をアサートしますが $\overline{\text{RMC}}$ はアサートしません。一方、MC68030は $\overline{\text{RMC}}$ はアサートしますが $\overline{\text{CIOUT}}$ はアサートしません。論理バス調停や論理キャッシュのない簡単な MC68020/MC 68851 システムでは、MC68851 のジャンパに以下の信号を結合することができます。

 $\overline{LAS} \longleftrightarrow \overline{PAS}$

 $\overline{\text{LBRO}} \longleftrightarrow \overline{\text{PBR}}$

LBGI ←→ PBG

<u>LBGACK</u> ←→ <u>PBGACK</u>

 $LA(8-31) \longleftrightarrow PA(8-31)$

CLI←→接続なし、またはLAS

 $\overline{\text{CLI}}$ には2つの接続オプションがありますが、これはMC68851の $\overline{\text{PAS}}$ がアサートされないので、一部のシステムは $\overline{\text{CLI}}$ を使用してCPU空間サイクルの発生を認可しているためです。

12. 1. 3 ソフトウェアの相違

MC68030のキャッシュ制御レジスタ(CACR)の命令キャッシュ制御ビットは、MC68020のCACR の対応するビットと同じビット位置にあります。しかし、MC68030にはバースト・イネーブルおよびデータ・キャッシュ制御用として、さらに別の制御ビットがあります。このアダプタ・ボードは同期バス・サイクル(したがって、バースト・モード)をサポートしないため、CACRによってバースト・モードをイネーブルしても、システム動作にはまったく影響を与えません。ビット位置およびCACR ビットの機能の詳細については、「第6章 オンチップ・キャッシュ・メモリ」を参照してください。

MC68020用に設計されたシステムで使用するときに、プログラマが認識しておかなければならない違いは、MC68030 はMC68020の CALLM および RTM 命令をサポートしていないことです。 CALLM命令または RTM 命令を使用したコードを MC68030で実行すると、未実装命令例外が発生します。ユーザは、MMUのソフトウェア開発機能を必要とせず、ハードウェアの相違のところで述べたキャッシュの動作が理解できれば、MC68030の MMUを無視することができます。

本来MC68020/MC68851ペア用に設計されたシステムでアダプタを使用するときは、以下に述べるソフトウェアの相違も当てはまります。MC68030のMMUは、MC68851の機能のサブセットを備えています。MC68030のMMUがサポートしていない機能は次のとおりです。

- ●オンチップ・ブレークポイント・レジスタ
- ●タスクの別名付け
- ●命令: PBcc, PDBcc, PRESTORE, PSAVE, PScc, PTRAPcc, PVALID MC68030のMMU命令には、制御一可変アドレッシング・モードしか許されていません。 MC68030のMMUに新しく追加された機能(MC68851にはないもの)は、トランスペアレント変換レジスタによる、2つの論理アドレス・ブロックのトランスペアレント変換です。これについては、「第9章 メモリ管理ユニット」を参照してください。

12.2 浮動小数点ユニット

MC68030の浮動小数点サポートは、MC68881浮動小数点コプロセッサおよびMC68882高性能浮動小数点コプロセッサによって提供されます。両方のデバイスとも2進浮動小数点演算のためのIEEE 規格(754)に完全に適合しています。MC68882はMC68881とピンおよびソフトウェア・コンパチブルの機能強化デバイスで、同じクロック周波数でMC68881の1.5倍を上回る性能が得られる最適化MPUインタフェースを備えています。

両方のコプロセッサとも、メイン・プロセッサの整数データ処理能力を論理的に拡張します。高性能浮動小数点演算ユニット、およびプロセッサの整数データ・レジスタと同様に使用できる浮動小数点データ・レジスタ群を内蔵しています。MC68881/MC68882の命令セットは、M68000ファミリすべての初期メンバの自然拡張版であり、MC68030のすべてのアドレシング・モードおよびデータ・タイプをサポートします。プログラマにとっては、MC68030/コプロセッサの実行モデルは、あたかも両方のデバイスが1チップ上にインプリメントされているように感じられるはずです。MC68881およびMC68882は、完全なIEEE 規格をサポートするだけでなく、フル・セットの三角関数および超越関数、オンチップ定数、および全80ビットの拡張精度実データ・フォーマットを提供します。

MC68030とMC68881またはMC68882とのインタフェースは、システムの価格/性能のニーズに容易に適応させることができます。MC68030とMC68881/MC68882は、M68000の標準非同期バス・サイクルによって通信を行ないます。すべてのデータ転送は、MC68881/MC68882からの要求に応じて、メイン・プロセッサが実行します。したがって、メモリ管理、バス・エラー、アドレス・エラーおよびバスの調整は、あたかもメイン・プロセッサがMC68881/MC68882の命令を実行したかのように実行されます。浮動小数点ユニットとプロセッサは、異なるクロック速度で動作させることができ、1つのMC68030システムには同時に7個の浮動小数点プロセッサが常駐可能です。

図 12-2 に MC68881 / MC68882 と MC68030 とのコプロセッサ・インタフェース接続を示します (全 32 ビット・データ・バスを使用)。 A0 ピンおよび \overline{SIZE} ピンの両方が V_{CC} に接続されているとき は、MC68881 / MC68882 は 32 ビット・データ・バスに対応して動作するように構成されます。 32 ビット以下のデータ・バス幅で MC68881 / MC68882 を構成する方法については、MC68881 / MC68882 のユーザーズ・マニュアルを参照してください。 MC68030 は、CPU 空間へのアクセス中 に取得したデータはキャッシュしないため、コプロセッサ・インタフェースにはMC68030 キャッシュ・インヒビット入力 (\overline{CIIN}) 信号は使用されません。

チップ・セレクト($\overline{\text{CS}}$)デコード回路は、特定の浮動小数点コプロセッサがアドレス指定されたときに検出を行なう非同期ロジックです。ロジックに使用するMC68030の信号には、ファンクション・コード信号(FC2~FC0)およびアドレス・ライン(A19~A13)が含まれています。これらの信号のエンコーディングに関する詳細は、「第10章 コプロセッサ・インタフェースの説明」を参照してください。これらのラインのすべてをデコードするか一部をデコードするかは、システムのコプロセッサの個数と、システムで許容されるマッピングの程度によって決まります。




図12-2 32ビット・データ・バスのコプロセッサへの接続

システム設計者が主に注意することは、FPCPアクセスに不必要なウエイト・ステートをもたせないで、MC68030(MPU)とMC68881/MC68882(FPCP)の両方に適合するAC電気的特性を備えた $\overline{\text{CS}}$ のインタフェースを設計することです。

次に示す最大規格値(CLK "L" を基準とする)がこれらの目的に適合します。

$$t_{CIK}$$
 "L" $b \in \overline{AS}$ "L" \leq (MPU Spec1 – MPU Spec47A – FPCP Spec19) (1)

$$t_{CLK}$$
 "L" $b \in \overline{CS}$ "L" \leq (MPU Spec1 – MPU Spec47A – FPCP Spec19) (2)

ワースト・ケースの状態では必要条件(1) は満足されませんが、MPUの $\overline{\text{AS}}$ の負荷が規格値に適合し、FPCPへの $\overline{\text{AS}}$ 入力がバッファされていない場合は、標準状態でこの必要条件が満足されます。必要条件(2)を満足するように $\overline{\text{CS}}$ 発生回路を設計すれば、不必要なウエイト・ステートなしで、FPCPにアクセスできる確率が最も高くなります。図12-4の等式に従ってプログラムされた、最大伝搬遅延時間が10nsのPAL 16L8(図12-3)を使用して $\overline{\text{CS}}$ を発生させることができます。この設計方法を用いる場合、25MHzシステムではtCLK "L" から $\overline{\text{CS}}$ "L" は10ns以下になります。ワースト・ケース状態で、tCLK "L" から $\overline{\text{AS}}$ "L" が必要条件(1)の値より大きくなった場合は、FPCPへのアクセスに1ウエイト・ステートが挿入されます。その他の悪影響はありません。図12-5にこのインタフェースのバス・サイクルのタイミングを示します。FPCPの仕様については、MC68881/MC68882浮動小数点コプロセッサのユーザーズ・マニュアルを参照してください。

 $\overline{\text{CS}}$ を発生する回路はもう1つの条件を満足していなければなりません。浮動小数点アクセスの直後に浮動小数点以外のアクセスが続く場合、 $\overline{\text{CS}}$ (浮動小数点アクセスに対応)をネゲートしてから、 $\overline{\text{AS}}$ および $\overline{\text{DS}}$ (後続のアクセス)をアサートしなければなりません。上記のPAL回路はこの条件を満足しています。

たとえば、システムにコプロセッサが 1個しかなければ、必ずしも図 12-4の PAL 等式で与えられる 10本の信号(FC0~FC2 および A13~A19)を完全にデコーディングする必要はありません。FC0~FC1 と A16~A17 を使用するだけで十分です。




図12-3 チップ選択信号発生用PAL

```
PAL1618
FPCP CS GENERATION CIRCUITRY FOR 25 MHz OPERATION
MOTOROLA INC., AUSTIN, TEXAS
                                           A17
                                                  A16
                                                        GND
CLK
      AS
            FC2
                 FC1
                        FC<sub>0</sub>
                               A19
                                     A18
                                                    NC
                                     NC
                                           NC
                                                           VCC
A15
      /CS
            /CLKD
                   A14 A13
                               NC
   = FC2
                    * FC0
CS
            * FC1
                                    ; cpu スペース= $ 7
                            * /A16
                    * A17
    * /A19
            * /A18
                                    ;コプロセッサ・アクセス=$2
    * /A15
                    * A13
            * /A14
                                    * /CLK
                                    ; MPU クロック "L" で認知する
    + FC2
            * FC1
                    * FCO
                                    ; cpu スペース= $ 7
                    * A17
                            * /A16
    * /A19
            * /A18
                                    ;コプロセッサ・アクセス=$2
                                    * /A15
            * /A14
                    * A13
    * /AS
                                    ;アドレス・ストローブ "L" で認知する
    + FC2
            * FC1
                    * FC0
            * /A18
                    * A17
                            * /A16
                                   ;コプロセッサ・アクセス=$2
    * /A19
                                    ; コプロセッサid = $ 1
                     * A13
    * /A15
             * /A14
                                    ;クロックD(遅延クロック)で認知する
    * /CLKD
CLKD = CLK
```

説明: CSを発生するための項目が3つあります。最初の項はCSをアサートできる最も早い時期を示します。2番目の項はFPCPのアクセスが終了するまでCSをアサートするのに使用します。3番目の項はレイトASで競合状態が発生しないようにしています。

図12-4 PAL 等式

FC1~FC0は、バス・サイクルが CPU空間(\$7)またはユーザ定義空間(\$3)のいずれかで動作していることを示し、A16~A17は CPU空間のタイプをコプロセッサ空間(\$2)としてデコードすることを示します。この場合、A13~A15はシステム内の複数のコプロセッサを識別するのに使用するコプロセッサ識別コード(Cp-ID)をエンコードするためのものですので、無視することができます。モトローラのアセンブラは、浮動小数点命令に対しては\$1をデフォルトのCp-ID としています。これとは別の Cp-ID が必要な場合やシステムに複数のコプロセッサが存在する場合は、アセンブラのオプション機能などで制御可能です。




図12-5 バス・サイクルのタイミング図

MC68030のバイト選択ロジック 12. 3

MC68030 のアーキテクチャは、アラインメントに関係なく8 ビット、16 ビットあるいは32 ビッ トのデータ・ポートへのバイト、ワード、およびロング・ワード・オペランド転送をサポートでき ます。この特長により、プログラマはバス幅に限定されないコードを記述することができます。周 辺デバイスまたはメモリ・サブシステムは、アクセスされると、プロセッサに実際のポート・サイ ズを知らせます。すると、MC68030 はそれに合わせ、必要な場合はマルチプル・バス・サイクルを 使用して、データ転送のダイナミック・サイジングを行ないます。ハードウェアの設計者はソフト ウェアの先入観にとらわれず、自由に実装方法を選択できます。以下の各項では、ダイナミック・バ ス・サイジング・メカニズムをイネーブルするバイト選択制御信号、異なるサイズのオペランド転 送、およびミスアラインメントのオペランドを正しく動作させるための転送について説明します。 以下の信号はMC68030のオペランド転送メカニズムを制御します。

- A1、A0=アドレス・ライン。転送するオペランドの最上位バイトを直接アドレス指定します。
- ●SIZ1、SIZ0 = 転送サイズ。MC68030の出力です。これらはあるバス・サイクル中に転送しなけ ればならないオペランドの残りのバイト数を示します。
- \bullet R/ \overline{W} =リード/ライト。MC68030の出力です。MC68030システムでバイト選択信号を発生さ せるには、デバイスからのデータがキャッシュ可能な場合は、 R/\overline{W} をロジックに組み込んでお かなければなりません。
- ●DSACK1、DSACK0 =データ転送およびサイズ・アクノリッジ信号。非同期ポートからドライ ブされ、ポートの実際のバス幅を示します。
- STERM = 同期終了。32 ビット同期ポートによってのみドライブされます。

MC68030 は16 ビット・ポートはデータ・ラインD16~D31、8 ビット・ポートはデータ・ライン D24~D31にあるものと想定しています。これによって、それ以降のロジックがMC68030に内蔵さ れている内部-外部データ・バス・マルチプレクサによって正しく動作します。ダイナミック・バス・ サイジング・メカニズムの詳細については、「第7章 バス操作」を参照してください。

例を見ればバイト選択信号の必要性がよくわかります。ワード構成メモリの奇数アドレスに対す るロング・ワードのライト・サイクルについて検討してみましょう。この転送を完了するには、3バ ス・サイクルが必要です。最初のバス・サイクルでD16~D23のロング・ワードの最上位バイトを転

転送サイズ SIZ1 SIZ0 A	SIZ1	SIZ0	A1	A0	データ・バスのアクティブ部分 バイト(B) – ワード(W) – ロング・ワード(L)ポート			
			D31-D24	D23-D16	D15-D8	D7-D0		
	0	1	0	0	BWL	-	-	_
バイト	0	1	0	1	В	WL	_	_
, , , I,	0	1	1	0	BW	_	L	_
	0	1	1	1	В	W	_	L
	1	0	0	0	BWL	WL	_	-
ワード	1	0	0	1	В	WL	L	-
7-1	1	0	1	0	BW	W	L	L
	1	0	1	1	В	W	-	L
	1	1	0	0	BWL	WL	L	_
0.271	1	1	0	1	В	WL	L	L
3バイト	1	1	1	0	BW	W	L	L
	1	1	1	1	В	W	_	L
	0	0	0	0	BWL	WL	L	L
	Ō	0	0	1	В	WL	L	L
ロング・ワード	0	0	1	0	BW	W	L	L
	0	0	1	1	В	W	_	L

表 12-1 バイト、ワード、およびロング・ワード・ポートに対するデータ・バスのアクティビティ

送します。

2番目のバス・サイクルはD16~D31のワードを転送し、最後のバス・サイクルでD24~D31にあるもとのロング・ワードの最下位バイトを転送します。これらの転送に使用しないバイトに重ね書きしないようにするために、デバイスを16ビットおよび32ビット・ポート幅で使用する場合は、各バイトに対して固有のバイト・データ・ストローブを発生させなければなりません。

キャッシュ不可能なリード・サイクルおよびすべてのライト・サイクルに対しては、バス転送のために必要なデータ・バスのアクティブ・バイトは、サイズ(SIZ1/SIZ0)と下位アドレス(A1/A0)出力の関数であり、これを表12-1に示します。個々のストローブおよび選択信号は、それぞれのバス・サイクルに対して4つの信号をデコードして発生させることができます。8 ビット・ポートにあるデバイスは、どの転送にも有効バイトが1つしかないため、データ・ストローブ(\overline{DS})だけを使用することができます。

キャッシュ可能なリード・サイクルでは、アドレス指定されるデバイスは全バス幅(\overline{DSACKx} または \overline{STERM} で表示される)で有効なデータを供給しなければなりません。命令は常にロング・ワードに整列したアドレスとしてプリフェッチされるため、どのようなアラインメントおよびサイズでも、データ・フェッチが可能です。MC68030 はデータ・バス・ポート・サイズ全体に、有効なデータがあるものと想定しているため、キャッシュ可能なデータ・リード・バス・サイクルは、バス・サイクル中にポート・サイズで通知されたデータを供給しなければなりません。この条件を満たすために、MC68030 に対するバイト選択ロジックに R/\overline{W} 信号を組み込んでおく必要があります。

図12-6に2メモリ・バンクをもつMC68030システムのブロック図を示します。このPALは、非同期32ビット・ポートに対してメモリ・マップト・バイト選択信号、および他のメモリ・バンクやポートで使用可能な非マップト・バイト選択信号を供給します。図12-7にPALのサンプル等式を示します。

ここに示すPALの等式と回路は、あらゆるシステムに最適なものになるよう意図したものではありません。CPUのクロック周波数、メモリ・アクセス時間、およびシステムのアーキテクチャによっては、別の回路が必要な場合もあります。




図12-6 MC68030のバイト選択PALシステムの構成例

MC68030 のマップト、アンマップト32 ビット・ポートに対するバイト・データ選択信号の牛成

```
MOTOROLA INC., AUSTIN, TEXAS
                        RW
            SIZ0
                  SIZ1
                               A18
                                     A19
                                                        GND
                                            A20
                                                A21
/CPU
      /UUDA /UMDA /LMDA /LLDA /UUDA /UMDB /LMDB /LLDB VCC
                                ;32ビット・ポートのリードに対し上位バイト・イネーブル
UUDA = RW
                                ;任意のサイズを直接アドレス指定
    + /A0 * /A1
                                ; 32 ビット・ポートのリードに対し中上位バイト・イネーブル
UMDA = RW
                                ;任意のサイズを直接アドレス指定
    + A0 * /A1
                                ; ワード・アラインメント、サイズはバイトまたは3バイト
    + /A1 * /SIZ0
                                ; ワード・アラインメント、サイズはワードまたはロング・ワード
    + /A1 * SIZ1
                                ;32ビット・ポートのリードに対し中下位バイト・イネーブル
LMDA = RW
                                ;任意のサイズを直接アドレス指定
    + /A0 * A1
                                ; ワード・アラインメント、サイズはロング・ワード
    + /A1 * /SIZ0 * /SIZ1
                                ; ワード・アラインメント、サイズは3バイト
    + /A1 * SIZ0 * SIZ1
                                ; ワード・アラインメント、サイズはワードまたはロング・ワード
    +/A1 * A0 * /SIZ0
                                ; 32 ビット・ポートのリードに対し下位バイト・イネーブル
LLDA = RW
                                ;任意のサイズを直接アドレス指定
    + A0 * A1
                                ; 奇数アラインメント、サイズは3バイト・サイズ
    + A0 * SIZ0 * SIZ1
                                ; サイズはロング・ワード、任意のアドレス
    + /SIZ0 * /SIZ1
                                ; ワード・アラインメント、サイズはワードまたは3バイト・サイズ
    + A1 * SIZ1
                                  ;32ビット・ポートのリードに対し上位バイト・イネーブル
UUDB = RW * /CPU * (addressb)
    +/A0 */A1 */CPU * (addressb)
                                  ;任意のサイズを直接アドレス指定
UMDB = RW * /CPU * (addressb)
                                  ;32ビット・ポートのリードに対し中上位バイト・イネーブル
    + A0 * /A1 * /CPU * (addressb)
                                  ;任意のサイズを直接アドレス指定
    + /A1 * /SIZ0 * /CPU * (addressb)
                                  ; ワード・アラインメント、サイズはバイトまたは3バイト
                                  ; ワード・アラインメント、サイズはワードまたはロング・ワード
    + /A1 * SIZ1 * /CPU * (addressb)
LMDB = RW * /CPU * (addressb)
                                  ;32ビット・ポートのリードに対し中下位バイト・イネーブル
                                  ;任意のサイズを直接アドレス指定
    + /A0 * A1 * /CPU * (addressb)
    + /A1 * /SIZ0 * /SIZ1 * /CPU * (addressb)
                                  ; ワード・アラインメント、サイズはロング・ワード
                                  ; ワード・アラインメント、サイズは3バイト
    +/A1 * SIZ0 * SIZ1 * /CPU * (addressb)
    + /A1 * A0 * /SIZ0 * /CPU * (addressb)
                                  ; ワード・アラインメント、サイズはワードまたはロング・ワード
LLDB = RW * /CPU * (addressb)
                                  ;32ビット・ポートのリードに対し下位バイト・イネーブル
    + A0 * A1 * /CPU * (addressb)
                                  ;任意のサイズを直接アドレス指定
    + A0 * SIZ0 * SIZ1 * /CPU * (addressb)
                                  ; 奇数アラインメント、サイズは3バイト・サイズ
    + /SIZ0 * /SIZ1 * /CPU * (addressb)
                                  ; サイズはロング・ワード、任意のアドレス
    + A1 * SIZ1 * /CPU * (addressb)
                                  ; ワード・アラインメント、サイズはワードまたは3バイト・サイズ
```

説明: 書込み用バイト選択信号です。読出しを行なうと、対応するメモリ・ブロックがアドレス指定された場合、すべてのバイト選択信号がアサートされます。入力信号/CPUは、CPU空間サイクル中にはバイト選択のアサートを抑止する機能をもち、FCO-FC1 またはFCO-FC2をNANDすることによって得られます。ラベル(addressb)は、システム・メモリ・バンクに対する適切なアドレス・デコードを発生するために使用するアドレス・ラインの組合せで、設計者が任意に選択できます。ここに記載したアドレス・ラインでは、デコード・ブロック・サイズが256Kバイトになります。設計者がそれをメモリ・マップにした場合は、UUDA、UMDA などの等式にも同様のアドレスを含めることができます。

図12-7 MC68030のバイト・データPAL等式

12.4 メモリ・インタフェース

MC68030はサイクルの終了およびハンド・シェイク信号(「第7章 バス操作」参照)で決まる3種類の外部バス・サイクルを実行することができます。これら3種類のバス・サイクルを以下に示します。

- 1. DSACKx信号で終了する非同期サイクルは、最小3プロセッサ・クロック周期をもち、最大 4バイトを転送します。
- 2. STERM信号で終了する同期サイクルは、最小2プロセッサ・クロック周期をもち、最大4バイトを転送します。

3. STERMおよび CBACK 信号で終了するバースト動作サイクルは、最小5プロセッサ・クロック周期をもち、最大4ロング・ワード(16バイト)を転送します。

リード操作中、M68000プロセッサは、バス・サイクルの最後のクロック・エッジ、つまりバス・サイクルが終了する0.5クロック前にデータをラッチします(バースト・モードは特別なケース)。次の立上りクロック・エッジではなく、最後のクロック・エッジでデータをラッチすることによって、次のバス・サイクルとの間でデータ・バスの競合を回避すれば、MC68030はすぐに実行ユニットの中にデータを受信することができるため、実質的な性能が向上します。ライト操作もこのデータ・バスのタイミングを使用して、データ・ホールド時間によってストローブをネゲートしないようにし、後続バス・サイクルとの間で競合が発生するのを回避します。これによって、最小限のバス・バッファおよびバス・ラッチをもつシステムを設計することができます。MC68030のオンチップ・キャッシュを使用する利点の1つは、外部メモリ構成に関係なく、キャッシュは常に"ノー・ウエイト"でアクセスされるため、外部ウエイト・ステートが性能におよぼす影響が軽減されます。MC68030(および MC68020)はこの特長を備えているため、他の汎用プロセッサとは違っているのです。


12. 4. 1 アクセス時間の計算

一般にクリティカルとなるタイミング・パスを図12-8に示します。バースト転送では、最初に転送するロング・ワードもこれらのパラメータを使用しますが、それ以降の転送では方法が異なるため、それについては「12. 4. 2 バースト・モード・サイクル」で説明します。

MC68030にインタフェースされるデバイスの種類によって、どのパスが最もクリティカルであるかが正確に決まります。スタティック・デバイスでは、通常はアドレス-データ・パスがクリティカル・パスになります。これは、スタティック・デバイスが自分のためのサイクルを開始し、後で適当な制御信号によってそのアクセスを有効にするのに何ら危険がないためです。これに対して、ダイナミック・デバイスでは、アクセスを開始する前にサイクルを有効にしなければならないことから、アドレス・ストローブ-データ有効パスが最もクリティカルになることがよくあります。性能を高めるために、データが有効になる前にバス・サイクルの終了を知らせるデバイス(たとえば、エラー検出やエラー訂正のハードウェア、または一部の外部キャッシュ)の場合、クリティカル・パスはアドレスまたはストローブから BERR(または BERR と HALT)のアサーションまでのはずです。最後に、高速デバイスおよび外部キャッシュにとっては、アドレス有効から DSACKx または STERM がアサートされたパスが最もクリティカルになります。それは、アドレスが有効になってから DSACKx または STERM をアサートしてそのバス・サイクルを終了しなければならないまでの時間が短いためです。表 12-2 に、クロックのデューティ・サイクルを50%と仮定したときに、各種のメモリ・アクセス時間を計算するのに必要な等式を示します。

非同期バス・サイクルでは、 \overline{DSACKI} と $\overline{DSACK0}$ を使用して現在実行中のバス・サイクルを終了します。異なるクロック周波数で動作している周辺デバイスへのアクセスなど、真の非同期動作では、クロックに関係なく $\overline{DSACK1}$ と $\overline{DSACK0}$ のいずれか一方またはその両方の信号をアサートすることができます。その後データは仕様 # 31 で規定される時間だけ有効になっていなければなりません。クロック周波数が 16.67MHz のプロセッサでは、この時間は \overline{DSACKx} のアサート後 50ns であり、20.0MHz のプロセッサでは 43ns です(これらの数値は実際のクロック周波数によって異なります)。

しかし、メモリ制御ロジックはMC68030のクロックに関連して動作するか、ワースト・ケースの 伝搬遅延時間が分かっていて、それによって $\overline{\rm DSACKx}$ 信号の非同期セットアップ時間を保証できる ため、多くのローカル・メモリ・システムは真の非同期方式では動作しません。この擬似同期 $\overline{\rm DSACKx}$ を発生するのに必要なタイミング条件は、 $t_{\rm AVDL}$ の等式によって求めることができます。 同期サイクルでは $\overline{\rm STERM}$ 信号を使用して、現在実行中のバス・サイクルを終了します。同じ長



注:この図はアクセス時間の計算だけを示します。 $\overline{DSACKO}/\overline{DSACKI}$ および \overline{STERM} を同じバス・サイクルで同時にアサートしてはなりません。

パラメータ	説 明	システム	等式
a	アドレス有効→DSACKxアサート	tAVDL	12-1
Ъ	アドレス・ストローブのアサート→ DSACKx アサート	tSADL	12-2
С	アドレス有効→STERM アサート	tAVSL	12-3
d	アドレス・ストローブのアサート→STERMアサート	tSASL	12-4
е	アドレス有効→BERR/HALT アサート	tAVBHL	12-5
f	アドレス・ストローブのアサート→ BERR/HALT アサート	tSABHL	12-6
g	アドレス有効→データ有効	tAVDV	12-7
h	アドレス・ストローブのアサート→データ有効	tSADV	12-8

図12-8 アクセス時間の計算図

さのバス・サイクルでは、 t_{AVSL} (または t_{SASL})と t_{AVDL} (または t_{SADL})を比較すると、30nsの 余裕時間があるため、 \overline{DSACKx} より \overline{STERM} のタイミング条件の方が緩やかです。ただし、 \overline{STERM} 信号はバス・サイクル中はクロックのすべての立上りエッジに対して、それぞれ仕様#60および#61で規定されるセットアップおよびホールド時間を満足しなければならないという制約が加わります。表 12-2 で、合計クロック周期数(N) が2のときの t_{SASL} の値については、さらに説明する必要があります。

等式 12-4を用いたアクセス時間の計算値は、ある条件のもとでは0になるため、すべての周波数において、ハードウェアが常に $\overline{\text{AS}}$ で $\overline{\text{STERM}}$ を認可できるとはかぎりません。しかし、このような条件付けは $\overline{\text{MC68030}}$ では不要です。 $\overline{\text{STERM}}$ は $\overline{\text{ECS}}$ のアサート、 $\overline{\text{S0}}$ の立上りエッジ、あるいは最も簡単にはアドレス・デコードまたはコンパレータ・ロジックの出力によっても発生させることができます。 $\overline{\text{MC68030}}$ はバス・サイクルを開始し、 $\overline{\text{AS}}$ をアサートする前に、それらのバス・サイクルをアボートすることができるため、システムの他のデバイスが $\overline{\text{AS}}$ によるアクセスの認可を必要とする場合もあります。

システムでCPUからメモリへのアクセス時間を最適化するための別の方法は、特定のMC68030デバイスの最大定格より低いクロック周波数を使用することです。表 12-3 に各種のクロック周波数で MC68030RC16 および MC68030RC20 を動作させたときの1-3 に存む 12-7 の計算結果を示しま

表 12-2 20MHz でのメモリ・アクセス時間の等式

	N=2	N=3	N = 4	N=5	N=6
$(12-1) t_{AVDL} = (N-1)-t1-t2-t6-t47A$	_	46 ns	96 ns	146 ns	196 ns
$(12-2) t_{SADL} = (N-2)-t1-t9-t47A$		26 ns	76 ns	126 ns	176 ns
(12-3) tAVSL = (N-1)-t1 - t6 - t60	21 ns	71 ns	121 ns	171 ns	221 ns
(12-4) tSASL = (N-1)-t1 - t3 - t9 - t60	1 ns	51 ns	101 ns	151 ns	201 ns
(12-5) t _{AVBHL} = N•t1 - t2 - t6 - t27A	40 ns	90 ns	140 ns	190 ns	240 ns
(12-6) t _{SABHL} = (N-1)•t1 - t9 - t27A	20 ns	70 ns	120 ns	170 ns	220 ns
(12-7) t _{AVDV} = N+t1 - t2 - t6 - t27	46 ns	96 ns	146 ns	196 ns	246 ns
(12-8) t _{SADV} = (N-1)+t1 - t9 - t27	26 ns	76 ns	126 ns	176 ns	226 ns

ただし、

tX = AC電気的仕様#Xを参照

t1 = クロック周期 t2 = クロック "L" 時間

t3=クロック "H" 時間

t6 = クロック "H" からアドレス有効までの時間 t9 = クロック "L" から \overline{AS} "L" までの遅延

t27 = クロック "L" に対するデータ入力のセットアップ時間

t27A = クロック "L" に対する $\overline{BERR}/\overline{HALT}$ のセットアップ時間

t47A=非同期入力のセットアップ時間

t60 = クロック "H" に対する同期入力のセットアップ時間

N=バス・サイクル(ノン・バースト)の全クロック周期数

(同期サイクルではN≥2、非同期サイクルではN≥3)

表 12-3 CPU の最大定格周波数以下の周波数で動作させるための tavdy の計算値

等式12-7のt _{AVD} V	MC6803	BORC20	MC68030RC25			
バス・サイクル(N)当たりの	ウエイト	16. 67MHzの	20MHzの	16. 67MHzの	20MHzの	25MHzの
クロック数とその種類	ステート	クロック	クロック	クロック	クロック	クロック
2クロック、同期	0	61	46	68	53	38
3クロック、同期	1	121	96	128	103	78
3クロック、非同期	0	121	96	128	103	78
4クロック、同期	2	181	146	188	153	1118
4クロック、非同期	1	181	146	188	153	118
5クロック、同期	3	241	196	248	203	158
5クロック、非同期	2	241	196	248	203	158
6 クロック、同期	4 3	301	246	308	253	198
6 クロック、非同期		301	246	308	253	198

す。システムが他のクロック周波数を使用した場合は、上記の等式を使用して正確なアクセス時間 を計算することができます。

12. 4. 2 バースト・モード・サイクル

バースト・モード・バス・サイクルのメモリ・アクセス時間は、最初のアクセスのときにだけ上 記の等式に従います。後続(2番目、3番目、そして4番目)のアクセスでは、メモリ・アクセス時間 の計算は、バースト・モード・メモリ・システムのアーキテクチャに依存します。

アーキテクチャ上のトレードオフには、バースト・メモリ幅と使用するメモリの種類が含まれま す。メモリ幅が128ビットの場合は、後続のオペランド・アクセスがクリティカル・タイミング・パ スに影響を与えることはありません。たとえば、3-1-1-1のバーストが128ビット幅のメモリにア クセスする場合、最初のアクセスには表12-2にあるN=3の等式が適用されます。後続のアクセス も、これらの値を基準として使用しますが、さらにクロック周期が加算されます。2番目のアクセス

には1クロック周期、3番目のアクセスには2クロック周期、そして4番目のアクセスには3クロック周期が加算されます。このようにして、最初のサイクルのアクセス時間でクリティカル・タイミング・パスを決めます。

64 ビット幅のメモリについては、アクセス時間と部品点数において、上記の2つの構成の間で妥協したものになります。

12. 5 スタティック RAM メモリ・バンク

高クロック周波数で動作するMC68030では、ノー・ウエイト・ステートの外部メモリ・システムは、ほとんどの場合スタティックRAMで構成されているはずです。以下の項では、3つのスタティック・メモリ・バンクについて検討します。これらは、回路図どおり使用することができ、また外部キャッシュ設計にとりかかるときの参考にもなります。また、これらの設計は性能レベル、バス利用、およびコストの違いを反映したものです。

12. 5. 1 SRAM を使用した2クロック同期メモリ・バンク

MC68030は、一般に外部メモリ・システムが2クロック同期式バス・プロトコルをサポートできる場合に最高の性能を発揮します。この項では、2クロック・アクセスを使用して、20MHzのMC68030と一体となって動作する64Kバイトの完全なメモリ・バンクについて述べます。また、いくつかのオプション、およびコストや消費電力を低減するための簡単な変更についても検討します。図12-9に、完全なメモリ・バンクとそれをMC68030に接続する方法を示します。図に示すように、この回路には次の部品が必要です。

- (8) 16K×4SRAM、アクセス・タイム35ns、独立したI/Oピン付き
- (4) 74F244バッファ
- (2) 74F32 ORゲート
- (1) PAL16L8D(または相当品)

システムは必要に応じて(たとえば、複数の同期メモリ・バンクまたはポートが存在するため)、 $\overline{\text{STERM}}$ 統合回路も用意しなければなりません。図 12-9 にこの統合回路を $\overline{\text{AND}}$ ゲートとして示します。

メモリ・バンクは次の3つのセクションに分けることができます。

- 1. バイト選択およびアドレス・デコード・セクション(PALで供給)
- 2. 実メモリ・セクション(SRAM)
- 3. バッファ・セクション

最初のセクションは OR ゲート 74F32 2個、D型のフリップ・フロップ 74F74 1個および PAL16L8D 1個で構成されています。図12-10 にPALの等式の例を示します。PALは6つのマップト信号を発生します。つまり、ライト操作のための4つのバイト選択信号、1つのバッファ制御信号、そして1つのサイクル終了信号です。バイト選択信号は、プロセッサがメモリ・バンク内の64K バイトをアドレス指定している間、適当な単数または複数のバイトがSIZO,SIZ1,A0 および A1 信号に従って、書き込まれているときにだけアサートされます。 $\overline{\text{UUCS}}$ 、 $\overline{\text{UMCS}}$ 、 $\overline{\text{LMCS}}$ 、および $\overline{\text{LLCS}}$ の4つの信号は、それぞれデータ・ビット D24-D31、D16-D23、D8-D15、および D0-D7 のデータ・ビットを制御します。アドレスが有効になる前に、メモリに誤って書込みが行なわれないようにするため、 $\overline{\text{AS}}$ をバイト選択信号の条件として使用しています。リード操作中には、 $\overline{\text{AS}}$ で有効となったリード・チップ選択($\overline{\text{RDCS}}$)信号は、データ・バッファだけを制御します(メモリはすでに、 $\overline{\text{E}}$ 入力を接地してイネーブルされているため)。最後にPALは $\overline{\text{TERM}}$ 信号を発生します。

等式に示すとおり、TERM は2つのイベントからなります。1つはリード・サイクルに対応し、も




図12-9 2クロック・リード、3クロック・ライトのメモリ・バンクの例

う1つはライト・サイクルに対応しています。リード・サイクルでは、 $\overline{\text{TERM}}$ は、アドレスがエンコードされた SRAMのメモリ・マップト・バンクに一致するたびにアサートされるアドレス・デコード信号です。ライト操作では、同じアドレス・デコードを認可するのに $\overline{\text{AS}}$ (DAS) を遅延させた信号を使用し、ライト操作を3クロック・サイクルまで延長します。DAS 信号は、クロック信号を2個の74F32 OR ゲートを通過させてから74F74のD型フリップ・フロップに接続することによって、クロック・エッジから遅れて発生します。これによって、 $\overline{\text{TERM}}$ 信号を発生させるための最大遅延時間がMC68030 の同期入力のホールド時間に違反しないことが保証されます。MC68030 は、ライト操作を3クロック・サイクルまで延長することによって、ライト・ストローブ ($\overline{\text{W}}$)がネゲートされるまでに、指定されたデータ・セットアップ時間を容易に SRAM に適合させることができます。これで、 $\overline{\text{TERM}}$ はシステムの $\overline{\text{STERM}}$ 統合回路の伝搬遅延時間は15ns以下

UUCS = /A0 * /A1 8 /RW */A16*/A17*/A18*A30* ; 任意のサイズを直接アドレス指定

UMCS = A0 * /A1 * /RW * /A16*/A17*/A18*A30* ; 任意のサイズを直接アドレス指定

+/A1*/SIZ0*/RW*/A16*/A17*/A18*A30* ;ワード・アラインメント、サイズはバイトまたは3バイト +/A1*SIZ1*/RW*/A16*/A17*/A18*A30* ;ワード・アラインメント、サイズはワードまたはロング・ワード

LMCS=/A0 *A1 * /RW * /A16*/A17*/A18*A30* ;任意のサイズを直接アドレス指定

+/A1 * /SIZ0 * /SIZ1 * /RW * /A16*/A17*/A18*A30* ; ワード・アラインメント、サイズはロング・ワード

+/A1 * SIZ0 * SIZ1 * /RW * /A16*/A17*/A18*A30* ; ワード・アラインメント、サイズは3バイト

+/A1 * A0 * /SIZO * /RW * /A16*/A17*/A18*A30* ; ワード・アラインメント、サイズはワードまたはロング・ワード

LLCS = A0 * A1 /RW * /A16*/A17*/A18*A30* ; 任意のサイズを直接アドレス指定

+A0* SIZ0*SIZ1*/RW*/A16*/A17*/A18*A30* ; 奇数アラインメント、サイズは3バイト・サイズ +/SIZ0*/SIZ1*/RW*/A16*/A17*/A18*A30* ; サイズはロング・ワード、任意のアドレス

+A1 * SIZ1 * /RW * /A16*/A17*/A18*A30* ; ワード・アラインメント、サイズはワードまたは3バイト・サイズ

RDCS=/AI6*/A17*/A18*A30*RW ; 直ちに適切なアドレスで STERM を出力 +/AI5 * /AI7 * /AI8*A30*/RW*DAS ; ライト・サイクルには3 クロックが必要

説明:バイト選択信号です。バイト選択信号は、特定のバイトが書き込まれているときのライト操作中にしかアサートされません。メモリの同期バンクは常にイネーブルされており、書込みはメモリの \overline{W} で制御されます。 \overline{RDCS} はバッファ制御用の信号で、リード操作に対してのみアサートされます。 \overline{TERM} は MC68030に入るサイクル終了信号です。

図12-10 2クロック・バンクに対するPAL 等式の例




図12-11 追加メモリ・イネーブル回路

でなければなりません。システムに他の同期メモリまたはポートがなければ、TERM は直接STERM に接続することができます。

2番目のセクションにはメモリ・デバイスが含まれています。ここでは8個のデバイスを使用していますが、この数を増やしてEDACをサポートしたり、密度が高くなるように設計することができます。この設計で使用するメモリ・デバイスの最も重要な特長は、データ・インとデータ・アウトのピンが別々になっていることであり、これによってアドレス・デコードが完了する前に、データ・バスを競合させることなく、SRAMをイネーブルできます。SRAMのイネーブル・ピンは、回路を簡素化するため、そしてメモリ・アクセスのタイミングを改善するために接地されています。設計者が、バスの利用率を下げて消費電力を抑えるために、何らかのイネーブル回路を組み入れたい場合、メモリの臣信号をステートSOの立下りエッジより前(アドレスが有効になると同時またはその前)にアサートすれば、この設計のタイミングが維持されます。考えられる2つのイネーブル回路を図12-11 に示します。

メモリ・バンクの3番目のセクションはデータ・バッファです。データ・バッファは74F244となっていますが、74AS244 を使用することもできます。前述のとおり、リード操作中はASで認可さ




図12-12 2クロック・リードおよびライトのメモリ・バンクの例

れた RDCS 信号でデータ・バッファを制御します。

性能を最大限に高めるのに、リードおよびライト操作の両方とも2クロック・サイクル以内に完了しなければなりません。図12-12に2クロック・リードおよびライトのメモリ・バンクを示します。この回路に必要な部品は次のとおりです。

- (8) 16K×4SRAM、アクセス・タイム25ns、独立したI/Oピン付き
- (4) 74F244 バッファ
- (2) 74F32 ORゲート
- (1) PAL16L8D(または同等品)
- (1) 74F74 D型フリップ・フロップ
- (2) 74F373 トランスペアレント・ラッチ

TERM = /A16 * /17 * /16 * A30 ;リードおよびライトの両方とも直ちにSTERMを発生

図12-13 2クロック・リードおよびライトの メモリ・バンクに対する PAL 等式の例

- (1) 74AS21AND ゲート
- (1) 74F04 インバータ

この設計の構造は前に述べた設計とよく似ており、同様に次の3つの主要セクションに分けることができます。

- 1. バイト選択およびアドレス・デコード・セクション(PALで供給)
- 2. 実メモリ・セクション(SRAM)
- 3. バッファ/ラッチ・セクション(アドレスおよびデータ)

TERM信号を除いて、図12-10に記載したのと同じPAL等式を使用します。図12-13にTERMの等式がありますが、これは2クロック・リードおよびライト設計で使用します。

この設計では、リードおよびライト操作が2クロック周期以内に完了するため、 $\overline{\text{TERM}}$ は単にアドレス・デコード信号になります。PALで発生する他の信号については、すでに上記の設計で説明しましたので、ここでは繰り返しません。ASをラッチした信号をD型フリップ・フロップの74F74で発生させ、それをPALから出力されるバイト選択信号を認可するのに使用しています。ライト・サイクルで要求されるデータ・セットアップ時間は、SRAMへのライト・ストロープ($\overline{\textbf{W}}$)をMC68030のライト操作を完了させるクロックの立上りエッジまで保持することによって保証します。

この設計のメモリ・セクションは、上記の設計で使用した35nsのSRAMではなく、25nsのSRAMを使用しています。高速SRAMによってアドレス・ラインで使用する74F373トランスペアレント・ラッチを補完しています。メモリ・ライト操作は、MC68030のライト・バス・サイクルの終了後に完了するため、アドレスとデータの両方がラッチされ、ライト・ストローブ($\overline{\mathbf{W}}$)がネゲートされるまで、SRAMに対して有効のまま保持されます。リード操作中は、アドレス・ライン上のトランスペアレント・ラッチはトランスペアレント・モードのままになっているため、SRAMは規定データ・セットアップ時間内にバッファ74F244を通してMC68030にデータを供給することができます。すべてのシステムが20MHzの2クロック・バス・サイクルの性能を必要とするわけでもなく、また高速デバイスを使用できないこともあります。幸いこの設計をいくつか簡単に変更するだけで、さまざまな価格対性能比を実現できます。

最も簡単かつ直接的な方法は、MC68030のクロック周波数を低くすることです。たとえば、クロック周波数が約 $18.1 \mathrm{MHz}$ 以下になれば、同じ制御ロジックは $45 \mathrm{ns}$ (クロック周波数が $15.8 \mathrm{MHz}$ 以下の場合は $55 \mathrm{ns}$)メモリで $2 \mathrm{20}$ ロック・バス・サイクルをサポートします。クロック周波数を $20 \mathrm{MHz}$ にしなければならない場合は、 $3 \mathrm{20}$ クロック・バス・サイクルで動作させることができます。これは、フリップ・フロップを $1 \mathrm{mu}$ 個追加して、 $1 \mathrm{mu}$ 信号を $1 \mathrm{20}$ クロック遅らせることによって可能です。その結果、メモリ・アクセス時間は、 $1 \mathrm{20}$ の $1 \mathrm{2$

12. 5. 2 SRAMを用いた2-1-1-1 バースト・モード・メモリ・バンク

MC68030 は外部メモリ・システムが2-1-1-1 のバースト・プロトコルをサポートできれば、最もバスの利用が少なくてすみます。ただし、これには例外があります。たとえば、多くのメモリ・アクセスが参照の局在性の原理に基づいて行なわれていない場合は、バースト・アクセスでバスの利用を低減することはできません。この項では、20MHzのMC68030で動作可能な256Kバイトの完全




図12-14 20MHz、256Kバイトでの2-1-1-1 バースト・モードのメモリ・バンクの例

な2-1-1-1 のメモリ・バンクを説明します。非バースト・リードおよび全ライト・サイクルは2クロックで実行されます。

図12-14に完全なメモリ・バンクとMC68030への接続を示します。この回路に必要な部品は次のとおりです。

- (32) 64K×1 SRAM、アクセス・タイム 25ns(モトローラの MCM6287-25 または同等品)
- (2) 74ALS244 バッファ
- (4) 74AS373 ラッチ
- (2) 74F32 ORゲート
- (4) 74F191 カウンタ
- (1) PAL16L8D(または同等品)
- (1) 74F04 インバータ

システムは必要に応じて(たとえば、複数の同期メモリ・バンクやポートが存在するため)、 $\overline{\text{STERM}}$ または $\overline{\text{CBACK}}$ の統合回路も用意しなければなりません。図12-14では、この統合回路をANDゲートで示します。

メモリ・バンクは次の4つのセクションに分けることができます。

- 1. バイト選択およびアドレス・デコードセクション(PALで供給)
- 2. バースト・アドレス・ジェネレータ(カウンタで供給)
- 3. 実メモリ・セクション(SRAM)
- 4. バッファ・セクション(アドレスおよびデータ)

最初のセクションは、完全にPAL16L8Dに内蔵されています。PALの等式は、より大きいメモリ・ブロックをサポートできるように少し変更してあります(A16~A18の代わりに A18~A20を使用)が、2クロック・リードおよび3クロック・ライトのメモリ・バンクについては、図12-8 に掲載してあるものと同じです。PALは6つのマップ化信号を発生させます。つまり、ライト操作のための4つのバイト選択信号、1つのバッファ制御信号、そして1つのサイクル終了信号です。バイト選択信号は、プロセッサがメモリ・バンク内の256Kバイトをアドレス指定している間、適当な単数または複数のバイトがSIZO、SIZ1、A0およびA1信号に従って、書き込まれているときにだけアサートされます。 \overline{UUCS} 、 \overline{UMCS} 、 \overline{LMCS} 、および \overline{LLCS} の4つの信号は、それぞれデータ・ビットD24-D31、D16-D23、D8-D15、およびD0-D7のデータ・ビットを制御します。アドレスが有効になる前に、メモリに誤って書込みが行なわれないようにするため、 \overline{AS} をバイト選択信号の条件として使用しています。リード操作中には、 \overline{AS} で認可されたリード・チップ選択(\overline{RDCS})信号は、データ・バッファだけを制御します(メモリはすでに、 \overline{E} 人力を接地してイネーブルされているため)。PALが発生する最後の信号は \overline{TERM} 信号です。

等式に示すとおり、 $\overline{\text{TERM}}$ は2つのイベントからなります。1つはリード・サイクルに対応しており、もう1つはライト・サイクルに対応しています。リード・サイクルでは、 $\overline{\text{TERM}}$ は、アドレスがエンコードされた $\overline{\text{SRAM}}$ のメモリ・マップト・バンクに一致するたびにアサートされるアドレス・デコード信号です。ライト操作では、アドレス・デコードを認可するのに $\overline{\text{DAS}}$ 信号を使用し、ライト操作を3クロック・サイクルに延長します。2クロックのライト・サイクルが必要な場合、この設計を変更して、図 12-12 で使用したアドレスおよびデータ・ラッチを組み込むことができます。 $\overline{\text{TERM}}$ は、 $\overline{\text{STERM}}$ と $\overline{\text{CBACK}}$ の統合回路に接続され、 $\overline{\text{TERM}}$ がアサートされるとこの両方がアサートされるようになっています。この統合回路の伝搬遅延時間は15ns以下でなければなりません。システムに他の同期メモリまたはポートがなければ、 $\overline{\text{TERM}}$ を直接 $\overline{\text{STERM}}$ に接続し、 $\overline{\text{CBACK}}$ を接地することができます。

2番目のセクションはバースト・アドレス・ジェネレータで、4個のカウンタとインバータで構成されます。これらのカウンタは、MC68030のアドレス・ライン(A2およびA3)をバッファするため、

およびバースト動作中に次のロング・ワード・アドレスを供給する役割があります。74F191 は \overline{AS} がネゲートされているときは、各バス・サイクルの初めで非同期にプリセットされます。 \overline{AS} がアサートされているときには、カウント動作は \overline{CBREQ} 信号および CLK 信号に依存します。ライト操作中には、 \overline{CBREQ} は常にネゲートされており、カウンタはアドレス・バッファとしてしか機能しません。リード操作中に \overline{CBREQ} がアサートされると、カウンタ・ビットQ1:Q0 の現在の値は、 \overline{AS} がアサートされた後、MC68030のクロックの立下りクロック・エッジでインクリメントされます。バッファの伝搬遅延が大きくならないようにし、十分なドライブ能力を得るために、4個のカウンタを使用しています。各カウンタは8個のメモリ・デバイスをドライブします。

3番目のセクションにはメモリ・デバイスがあります。この設計で使用するメモリ・デバイスの最も重要な特長は、データ・インとデータ・アウトのピンが別になっていることであり、これによってアドレス・デコードが完了する前に、データ・バスの競合を招くことなく、SRAMをイネーブルしたままにしておくことができます。設計者が、バスの利用率を下げるために、何らかのイネーブル回路を組み入れたい場合、メモリの \overline{E} 信号をステートSOの立下りエッジ後13ns以内にアサートすれば、この設計のタイミングが確保されます。

メモリ・バンクの4番目、最後のセクションはアドレスおよびデータ・バッファです。アドレス・バッファは74ALS244となっていますが、74AS244および74F244を使用することもできます。アドレス・バッファへの2入力は、未使用のままになっていますので、適当な記憶密度のSRAMが使用できるようになったときに、デバイスを追加しないでも、1Mバイトまで拡張できます。 \overline{AS} で認可した \overline{RDCS} 信号でリード操作中のデータ・バッファを制御します。アドレス・バッファは常にイネーブルされます。

この設計をいくつか変更すれば性能を改善することができます。特に $\overline{\text{CBACK}}$ を制御して、バースト・サイクルを禁止あるいは中断する回路は簡単に追加できます。この回路には2つの機能がなければなりません。その1つはラップ・アラウンドを防止する機能で、もう1つはデータ・オペランドがロング・ワード境界にまたがる場合にバースト動作を防止する機能です。

すべてのシステムが20MHzの2クロック・バス・サイクルの性能を必要とするわけでもなく、また高速デバイスを使用できないこともあります。幸いこの設計をいくつか簡単に変更するだけで、さまざまな価格対性能比を実現できます。

すべてのシステムが20 MHzの2-1-1-1 バースト・サイクルの性能を必要とするわけではなく、また設計に高速デバイスを使用できないこともあります。クロック周波数が約17.5 MHz 以下であれば、同じサポート・ロジックが35 ns メモリで2-1-1-1 バースト・サイクルをサポートします。それでもなお、20 MHz の周波数を選択する場合、設計者は3-1-1-1 バースト・サイクル動作を選択することができます。

12. 5. 3 SRAMを使用した3-1-1-1 バースト・モード・メモリ・バンク

図 12-15 に 20MHz の MC68030 とともに動作可能な、256K バイトの完全な 3-1-1-1 メモリ・バンクを示します。この回路に必要な部品は次のとおりです。

- (32) 64K × 1SRAM 、アクセス・タイム 35ns(モトローラの MCM6287-35 または同等品)
- (4) 74ALS244 バッファ
- (4) 74F374 ラッチ
- (2) 74F32 ORゲート
- (4) 74F191 カウンタ
- (1) PAL16L8D(または同等品)
- (2) インバータ
- (1) フリップ・フロップ




図12-15 20MHz、256K バイトでの3-1-1-1パイプライン・バースト・モードのメモリ・バンクの例




図12-16 追加メモリ・イネーブル回路

このメモリ・バンクの構造は、「12. 5. 2 SRAMを用いた 2-1-1-1 バースト・モード・メモリ・バンク」で記載した 2-1-1-1 メモリ・バンクと非常によく似ています。実際、PALとアドレス・バッファはまったく同じです。PAL の等式は図 12-10 に示します。最も重要な違いは、データのラッチ方法であり、ここではフリップ・フロップを使用しています。また、D型のフリップ・フロップをPALの入力側から $\overline{\text{TERM}}$ 出力側に移動しています。

データ・フリップ・フロップにより、メモリから取り出したロング・ワードを、容易にセットアップ時間およびホールド時間を満足させながらパイプ・ラインに入れることができます。MC68030が "現在の"ロング・ワードをラッチする前でも、メモリ・デバイスは次のロング・ワードのデータを発生しています。この変換によって、アクセスのタイミング条件が簡単になるため、20MHzのクロック周波数で35nsのメモリを使用できるようになります。クロック周波数が17MHz以下の場合は、45nsのメモリを使用できます。遅いサイクルを使用するもう1つの利点は、SRAMのイネーブル入力のタイミング条件が緩和されることです。図12-15ではすべてのSRAMチップ・イネーブルが接地されていますが、メモリの宦信号がステートS2の立上りエッジから10ns以内にアサートされれば、引き続きこの設計のタイミングを使用できます。図12-16に考えられる4つのイネーブル回路を示します。

TERM 信号に接続されるフリップ・フロップは、2つの役割を果たしています。その1つは、最初のロング・ワードにウエイト・ステートを挿入するために、TERM 信号をサイクルの初めに遅らせることです。もう1つは、74F374が最初のロング・ワードをラッチするまで、バースト・アドレス・ジェネレータがロング・ワードのベース・アドレスをインクリメントしないようにすることです。

2-1-1-1の設計で説明した性能強化のための変更も同じくこの設計に適用されます。特に CBACK を制御してバースト・サイクルを禁止または中断する回路を追加することができます。この回路には2つの機能がなければなりません。その1つはラップ・アラウンドを防止する機能で、もう1つはデータ・オペランドがロング・ワード境界にまたがる場合にバースト動作を防止する機能です。もう1つの機能強化としては、 TERM 制御回路を変更してライト・ラッチ機構を追加し、2クロック・ライトを実行できるようにすることです。

3-1-1-1 メモリ・バンクのクリティカル・パスは、2-1-1-1 メモリ・バンクのように最初のロング・ワード・アクセスではなく、バースト・サイクルでは後続のロング・ワードになります。2-1-1-1 バースト・サイクルのクリティカル・パスを修正できるアーキテクチャは1つしかありません。ただし、設計者は3-1-1-1 バースト・サイクルに対し、64 ビットまたは128 ビット幅のメモリ・バンクを形成することができます。

この方法では後続のロング・ワードのアクセス時間を前のロング・ワードのアクセスの中に隠すことができます。

12.6 外部キャッシュ

メモリへの平均アクセス時間を低くするために、一部のシステムは最も近い時点で使用した命令またはデータ、あるいはその両方を格納するメイン・プロセッサに対してローカルなキャッシュを実現することができます。MC68030では、キャッシュの設計者にはいくつかのアーキテクチャ上のオプションが用意されています。最も重要な決定は、キャッシュを同期式デバイスとして構成するか非同期デバイスとするかということ、そしてキャッシュ・アクセスをアーリ・ターミネーション(キャッシュのルックアップが完了する前)とするか、妥当性の検査のあとに終了させるかということです。

MC68030のレイト BERR/HALT機能によって、外部デバイスは \overline{DSACKx} または \overline{STERM} をアサートし、エラー状態を検出したあとで(それぞれ、約1クロック周期または1.5クロック)そのサイクルをアボートするか再試行することによって、バス・サイクルの完了を知らせます。多くのメモリ構造の1つのクリティカル・アクセス・パスは、 $\overline{DSACKx}/\overline{STERM}$ をアサートして、ウエイト・ステートがさらに追加されるのを回避するため、レイト・アボート機能によって、メモリ・コントローラはプロセッサ・データ・バス上でデータが有効になる前にバス・サイクルを終了します。データの妥当性検査が失敗すれば、メモリはそのサイクルをアボート(BERR)または再試行(BERR/HALT)することができます。この手法はメモリ・エラー検出回路において有用です。このメモリ・エラー検出回路では、データが使用可能になるとすぐにサイクルを終了することができ、またプロセッサがサイクルの終了を通知してからレイト再試行によってデータをラッチするまで、またはエラー表示によってアボートが通知されるまでの期間にエラー・チェックを行なうことができます。同様に、この手法は、キャッシュ・タグの妥当性検査が、サイクルの終了を通知しなければならない時点より前に完了することはできず、レイト・アボートまたレイト再試行を表示しなければならない時点より前には完了するキャッシュ機構で使用することができます。

外部キャッシュ・ミスに対し、レイト・サイクルの再試行を利用するかどうかを選択する上で主な検討事項は、キャッシュ・ミスが発生したあとのバス・サイクルの再試行に関係しています。最小のペナルティは、バス制御ストローブ(BERR およびHALT)がアボートされたサイクルの完了後、次のサイクルをすぐに開始できる間隔でネゲートされたと仮定すれば、そのサイクルを再試行するのに必要な4クロック周期(ミスが検出された2クロックと2クロックのアイドル・バス時間)です。このオーバヘッドを評価して、予定されたキャッシュ・ミス・レートによって、再試行しなければならないサイクルの割合を決めます。さらに、システムにおける並列化の程度も考慮しなければなりません。キャッシュ・ミスが発生したあと、プロセッサがそのサイクルを再試行している間に、メイン・メモリに対するバス・サイクルを継続することができ、レイト再試行に関連する制御ペナルティの一部またはすべてを回避することが可能です(それに必要な制御回路は、より複雑になるかもしれませんが)。

2クロック・バスまたはバースト機能に対しては、必ず同期バスを使用しなければなりませんが、3クロック以上の非バースト・キャッシュに対しては、同期操作または非同期操作のいずれかを選択する必要があります。妥当性検査のあとにしかバス・サイクルが終了しない場合は、同じ長さのバス・サイクルに対しては、アドレス有効から \overline{STERM} のアサートまでのタイミング条件のほうが、アドレス有効から \overline{DSACK} のアサートまでのタイミング条件よりも長いため、同期バスの使用が推奨されます。キャッシュがレイト・サイクル再試行をインプリメントしている場合は、どのバス制御モードを使用するかの選択はそれほど重要ではなく、システム特有の機能および制御構造によって決めます。外部キャッシュの中には、同期および非同期転送の両方を使用するものもあります。ヒットに対しては同期、ミスに対しては非同期、あるいはその逆というわけです。以下に述べる説明では、外部キャッシュが同期2クロック・プロトコルを使用しているものと仮定していますが、大部分の説

明は非同期プロトコルにも適用されます。

MC68030のMMUがディセーブルされると、すべてのバス・サイクルは論理アドレスを使用します。MMUがイネーブルされている場合は、外部アドレス・バスは物理アドレス(トランスペアレント変換(TTx)レジスタから直接マップされる論理-物理アドレスを含む)を使用します。論理および物理の2つの動作モードは、外部キャッシュのメンテナンスに影響を与えます。たとえば、外部キャッシュが物理アドレスを使用しているときには、コンテクスト・スイッチのたびにキャッシュをフラッシュする必要はありません。システムの各タスクは、論理アドレス空間の独自のマッピングをもっているため、論理キャッシュはシステムの論理-物理マッピングが変更されるたびに(コンテクスト・スイッチ中に発生する)、すべてのエントリをフラッシュしなければなりません。物理アドレス空間は1つしかなく、物理キャッシュでは特定のオペランドに対するすべての参照が同じ物理アドレスを使用していなければならないため、この問題は発生しません。

複数のタスクでキャッシュ・エントリを維持させようとするユーティリティを考慮するときには、 意図するキャッシュ・サイズを計算しなければなりません。キャッシュが比較的小さく、コンテク スト・スイッチの間隔が長い場合、各タスクはキャッシュの充てんを行ない、前のタスクの実行中 に生成されたすべてのエントリを取り除く傾向があります。逆に、キャッシュのサイズが比較的大 きく、コンテクスト・スイッチの間隔が短い場合、キャッシュは効率よくエントリを共用している ことになります。

12. 6. 1 キャッシュ・インプリメンテーション

外部キャッシュの構成例を図 12-15に示します。この構成では、キャッシュのタイミング・コントローラは、キャッシュがアクセスを "ヒット" または "ミス" として確認するのに十分な時間が得られるまで、そのバス・サイクルを終了しません。 "ヒット"と判断すると、キャッシュ・コントローラは \overline{STERM} 信号をアサートし、 $\overline{AS}(A)$ が外部システムに伝達されるのを阻止します。 MC68030 が正常に \overline{AS} をアサートする前にキャッシュの決定を下すことができない場合は、その決定が有効になるまで、 \overline{AS} の伝搬を遅らせるための機構が必要です。そうしないと、 \overline{AS} 信号が誤ってアサートされるおそれがあります。

キャッシュ制御回路(B)には、キャッシュのエントリをクリアまたは生成するのに必要な全ロジックが内蔵されています。また、(B)にはヒットまたはミスのいずれが発生したかを判断するのに必要な決定ロジック、そしてルックアップ回路および比較回路に有効な決定を下すのに十分な時間を与えるまで "ヒット"信号の伝搬を阻止するためのタイミング・ロジックが含まれています。このキャッシュの設計におけるクリティカル・パスは、MC68030が有効アドレスを出力してからキャッシュ・コントローラが STERM をアサートするまでです (等式 12-3)。キャッシュ・ヒットの決定が行なわれたあと、ヒット信号が直接 STERM 信号をドライブします。 \overline{AS} がアサートされたときに、適切なセットアップ時間およびホールド時間が守られていると考えられるときは、 \overline{AS} で \overline{STERM} を認可する必要はありません。ノー・ウエイト・ステートにより \overline{STERM} をでいる場合、MC68030が有効アドレスを出力してからキャッシュ・コントローラが \overline{STERM} をアサートするまでに、21nsの余裕があり、またプロセッサでは有効アドレスからデータ有効までに \overline{STERM} をの余裕があります。

独特なキャッシュ・アーキテクチャ、サイズ、コスト、その他の理由により、アクセス時間を満足することができない場合、システム設計者は前述したアーリ・ターミネーション・アプローチの利用を選択することができます。アーリ・ターミネーションは、アドレス有効から $\overline{\text{BERR}}/\overline{\text{HALT}}$ がアサートされるまでのクリティカル・パスを満足させることによって、キャッシュ・コントローラが利用できる決定時間を長くします(等式12-5)。図12-17に示すキャッシュ構造に必要な変更は、 $\overline{\text{STERM}}$ の生成だけです。図12-18 に、MC68030と外部キャッシュ間に配置して、アーリ・ターミネーションまたはレイト再試行機能を提供する回路例を示します。




図 12-17 外部物理キャッシュ付き MC68030 ハードウェア構成例

サイクルの後半でキャッシュが有効な "ヒット"を発生できると仮定すれば、通常 $\overline{\text{AS}}$ がアサートされるとすぐに回路(C)は $\overline{\text{STERM}}$ 信号をアサートして、バス・サイクルを終了します。回路(C)はまた、キャッシュ不可能なサイクルまたは前のサイクルでキャッシュをミスした(そして、まだ再試行を行なっていない)オペランドにアクセスするサイクルでアーリ・ターミネーションが発生しないようにしています。この例で、(C)は次のすべてのサイクルのアーリ・ターミネーションを防止します。つまり、すべてのCPU空間アクセス、すべてのライト・サイクル(ライト・スルー・キャッシュが実装されているものと仮定)、 $\overline{\text{CIOUT}}$ がアサートされたサイクル、および前のサイクルでキャッシュ・ミスを起こしたサイクルのうちキャッシュ不可能ロケーションへのアクセスではなかったものです。(C)のフリップ・フロップは $\overline{\text{AS}}$ の立上りエッジで、現在のバス・サイクルの終了条件をラッチし、この条件を次のサイクルで使用します。システムで要求があれば、アーリ・ターミネーションを抑止するための別の条件を含めることができますが、ステートS1の立上りエッジの前で(C)の出

力が有効になるように、伝搬遅延には十分配慮しておく必要があります(等式12-3を参照)。

レイト・ターミネーション回路はゲート(D)とゲート(E)で構成されます。現在のサイクルが、(C) の出力で決められたキャッシュ可能なロケーションをアクセスしていて、キャッシュ・ヒットが発生しなかった場合(D)、 $\overline{\text{BERR}}$ および $\overline{\text{HALT}}$ 信号が "L" にドライブされます(E)。

なお、図 12-18 に示すロジックは、ノー・ウエイト・ステートで動作するキャッシュをサポート するよう設計されています。(C)とMC68030の間にタイミング・ステージを追加してウエイト・ステートの発生回路を用意すれば、必要なクロック周期数だけこの出力の伝搬を遅らせることができます。 バス・サイクルの再試行において、遅延が発生する可能性を小さくするには、バス・エラーおよびホルト信号のネゲート・パスを注意深く制御しなければなりません。これらの信号ラインの容量性負荷を低減し、オープン・コレクタ・ドライバに対して適切な大きさのプルアップ抵抗を使用するか、あるいはこれと同等の方法を推奨します。

この回路の、アベイラブル・キャッシュ・タッグのルックアップ、比較、そしてロジック遅延(D) および(E)時間は、等式 12-5 で与えられます(20MHz のノー・ウエイト・ステートで 40ns)。

その他の設計上の検討事項としては、キャッシュ・ミスを起こし再試行されるアクセスに対するメイン・メモリ・コントローラの応答があげられます。再試行操作中および論理バスに対して調停が行なわれない場合には、MC68030 は再試行を通知する原因となったアドレスでアドレス・バスを継続してドライブします。そのため設計者は、この情報を活用して、メイン・メモリでアクセスを継続(または開始)することによって(最初のバス・サイクル中に $\overline{\text{AS}}$ 信号のステートをラッチし、再試行中にそれをアサートしたままにしておく)、そのサイクルの再試行に関連するオーバヘッドを軽減することができます。




図12-18 アーリ・ターミネーション制御回路例

12. 6. 2 "命令専用"外部キャッシュのインプリメンテーション

一部のケース、特にキャッシュのコヒーレンスが重要となるマルチ・プロセッシング・システムでは、命令オペランドだけを格納することが望ましいといえます。これは命令オペランドは可変とはみなされず、ステール・データを発生しないためです。一般に、MC68000のアーキテクチャでは、PC相対アドレッシング・モードを使用しないかぎりこれを実現できます。この制限を利用すれば、ファンクション・コードをデコードすることによって、プログラムおよびデータ・アクセスを外部で区別できます。

12. 7 デバッギング・エイド

MC68030 はSTATUS およびREFILL 信号で、内部マイクロシーケンサのアクティビティを監視できるようになっています。これらの信号の使用法については、次の項で説明します。プログラミングのデバッギングを補助する便利なデバイスについては、「12.7.2 リアルタイムの命令トレース」で説明します。

12. 7. 1 STATUSおよびREFILL

MC68030 は STATUS および REFILL 信号を供給し、パイプラインのデータ処理に関係する内部マイクロシーケンサのアクティビティを識別します。バス・サイクルは、バス・コントローラで個別に制御され、スケジュールされるため、マイクロシーケンサの処理状態に関する情報は、バス信号だけを監視したのでは得られません。 STATUS および REFILL 信号で識別される内部アクティビティには、命令の境界、いくつかの例外条件、マイクロシーケンサの停止時期、および命令パイプラインの再充てんなどが含まれています。 STATUS と REFILL は内部マイクロシーケンサのアクティビティを追跡するだけで、バス・アクティビティとは直接関係ありません。

表 12-4に示すように、 \overline{STATUS} がアサートされる連続クロック数によって、命令の境界、処理すべき例外、あるいはプロセッサの停止を示します。なお、プロセッサ停止状態は内部のエラー状態で、ダブル・バス・フォールトのためにマイクロシーケンサが自分自身を停止させているもので、外部からの \overline{HALT} 入力信号のアサートには関係ありません。 \overline{HALT} 信号はバス操作にだけ影響し、マイクロシーケンサには影響を与えません。

REFILL信号は、マイクロシーケンサが命令パイプ・ラインの再充てんを要求したことを知らせま


アサート期間	意味
1クロック	シーケンサは命令境界にある――次の命令の実行を開始する。
2クロック	シーケンサは命令境界にあるが、以下の理由により次の命令をすぐに実行しない。 - 保留トレース例外 または - 保留割込み例外
3/10 9/1	MMU アドレス変換キャッシュ・ミス――プロセッサはテーブル・サーチを開始する。または 以下のいずれかに対する例外処理を開始する。 ーリセット ーバス・エラー ーアドレス・エラー ースプリアス割込み ーオートベクタ割込み ーF系列命令(コプロセッサは応答しない)
連続	ダブル・バス・フォールトのためにプロセッサが停止

表 12-4 マイクロシーケンサ STATUS の表示

す。再充てん要求は、非順次イベントを処理するために、命令の順次実行を中断しなければならないときに行なわれます。例外と命令の両方でREFILLがアサートされます。再充てんを行なわせる命令には、分岐、ジャンプ、命令トラップ、リターン、プログラム・カウンタのフローを変更するコプロセッサの汎用命令、およびステータス・レジスタの操作などがあります。ステータス・レジスタのコンディション・コードに影響を与える論理および算術演算によっては、再充てん要求は発生しません。しかし、ステータス・レジスタを更新する"MOVE < ea >, SR"命令などの操作は、ファンクション・コードで定義されるプログラム空間を変更できるため再充てん要求が発生します。プログラム空間が変更されたときは、プロセッサは新しい空間からデータをフェッチして、前のプログラム空間からすでにプリフェッチされているデータを置き換えなければなりません。同様に、メモリ管理ユニット(MMU)のアドレス変換機構に影響を与える操作によっても再充てん要求が発生します。変換制御レジスタを変更する"PMOVE < ea >, TC"などの命令は、プロセッサに新しいアドレス変換ベースからデータをフェッチするよう要求します。"条件テスト、デクリメントおよび分岐"命令(BDcc)では、条件テストが偽のときには、2回の再充てん要求が発生します。分岐性能を最適化するために、DBcc命令は条件のテストを行なう前に再充てんを要求します。条件が偽の場合は、さらに別の再充てんを要求し、次の順次命令の実行を続けます。

図 12-19 に CLK 信号と \overline{STATUS} 信号で識別される通常の命令境界の関係を示します。1 クロック・サイクルの間アサートされる \overline{STATUS} は、通常の命令境界を識別します。なお、 \overline{REFILL} のアサートは必ずしも \overline{STATUS} のアサートに対応していません。 \overline{STATUS} および \overline{REFILL} はともにクロック信号の立下りエッジでアサートおよびネゲートされます。

図12-20に通常の命令境界に続くトレースまたは割込み例外境界を示します。2クロック・サイクルの間アサートされる STATUS によって、トレースまたは割込み例外を識別します。トレースおよび割込み例外の両方とも命令境界でのみ処理されるため、命令境界の情報が引き続き出力されてい






図12-20 トレースまたは割込み例外




図12-22 プロセッサ停止

ます。例外ハンドラ命令がプリフェッチされる前に、REFILL信号がアサートされ(図に示してな い)、プログラム・フローの変更を知らせます。

図12-21に、他の例外条件に対するSTATUS信号のアサートを示します。これらの例外条件には、 MMUアドレス変換キャッシュ・ミス、リセット、バス・エラー、アドレス・エラー、スプリアス割 込み、オートベクタ割込み、コプロセッサ応答がない場合のF系列命令があります。例外処理を行 なうと、3クロック・サイクルの間STATUSがアサートされ、通常の命令処理が停止したことを示 します。この場合、これらの例外は命令境界でない場所でも直ちに処理されるため、命令境界を決 めることはできません。

図12-22にはダブル・バス・フォールトによってプロセッサが停止したことを表示するSTATUS のアサーションを示します。一度バス・エラーが発生したあとは、バス・エラー・ハンドラ・ルー チンの最初の命令を実行する前に、他のいかなるバス・エラー例外が発生してもダブル・バス・フ ォールトになります。プロセッサは、ベクタ・テーブルのリード操作中、または外部リセット後に 最初の命令をプリフェッチする間にバス・エラーまたはアドレス・エラーを受け取ったときにも停 止します。プロセッサを外部よりリセットするまで、STATUSはアサートされたままです。

12.7.2 リアルタイムの命令トレース

リアルタイム・アプリケーションに使用されるマイクロプロセッサをベースにしたシステムは、一 般にプログラムのデバッグを行なうための開発用ユーティリティが不足しています。リアルタイム 環境では、任意にプログラムの実行を停止してデバッギングを行なうことはできません。これらの システムには、ロボット、自動車、および工業用制御など機械的な動きを止めることができない制 御アプリケーション、そしてターゲット・システムをリアルタイムで実行させたままにしておく必 要のあるエミュレータ・システムが含まれています。

リアルタイム・システムにつきものの問題を解決するために、MC68030は付加ハードウェアをベー スにした機能を実装して、プログラムのデバッグが可能なようにしています。リアルタイム・シス テムでは、リアルタイム・イベントの処理時間がなくなってしまうため、M68000プロセッサ・ファ ミリに組み込まれているトレース例外メカニズムを活用することはできません。MC68030には出力 ピンが追加され、リアルタイムの可視能力が与えられています。MC68030の制御信号をデコードすることによって、トレース機能を追加し、信号の追跡にどのサイクルが重要であるかを見極めることができます。また、収集したデータの事後分析によってプログラムのデバッグを行なうことができます。

外部トレース・メカニズムには、いくつかの問題があります。これらの問題には、プログラム・フローを追跡するのに、どのサイクルが重要であるかを決めること、プリフェッチ操作で取り出した命令が実行ユニットで廃棄されたかどうかを検出すること、そして外部トレース回路がオンチップ・キャッシュ・メモリへのアクセスをキャプチャ不可能か否かを検出することなどがあげられます。

プログラムのデバッグに使用する外部トレース・ハードウェアは、MC68030のバス・アクティビティに同期していなければなりません。プログラム・デバッグ環境で、すべてのクロック・サイクルをトレースするわけではないため、トレース・ハードウェアにはサンプリング信号が必要です。外部リードおよびライト操作では、データ・バスに有効データが現われると、トレース・サンプリングが発生します。2つの外部バス操作モードが可能であり、同期モードではシステムは $\overline{\text{STERM}}$ 信号を返し、非同期モードではシステムは $\overline{\text{DSACK1}}$ または $\overline{\text{DSACK0}}$ 信号、あるいはそのいずれかで応答します。どちらのバス操作モードも、バスに有効なデータがあるときに、サンプリング信号を出力することが必要です。これによって、プログラムの実行を追跡する基準となるトレース・データ・フローがプロセッサに入出力できるようになります。

MC68030 のパイプライン構造をもつアーキテクチャは、命令とオペランドをプリフェッチして、絶えず3段の命令パイプを充てんします。パイプラインにより、最高3ワードの単一命令または最高3つの連続命令の操作を並行して実行することができます。命令の順次実行が基準ですが、非順次イベントのためプリフェッチしたデータを実行ユニットが使用しないこともあります。 \overline{STATUS} 信号によってトレース・ハードウェアは、実行ユニットがプログラム・メモリ・オペランドを処理するときに、その実行状況を表示したり、いくつかの例外を表示することができます。非順次イベントの場合は、パイプライン全体を再ロードしてから実行を継続する必要がありますが、これは \overline{REFILL} 信号で表示されます。

外部ハードウェアには、通常オンチップ・キャッシュ・メモリの操作は分かりません。しかし、MC68030 は可視性を向上させるために、ローカル・アドレス参照を備えています。MC68030 はライト・スルー方式をインプリメントして、外部ハードウェアがデータをキャプチャできるようにしているため、ライト操作は完全に見えるようになっています。オンチップ・キャッシュ・メモリからのリード操作に対しては、アドレス・バスの最下位バイトがローカル・アドレス参照を与えます。 MC68030 はアドレス・バスをドライブし、外部サイクル・スタート(\overline{ECS})信号をアサートすることによって外部サイクルを開始します。アドレス・ストローブ(\overline{AS})がそのサイクルの後半でアサートされ、そのアドレスを確定します。キャッシュまたはキャッシュ保持レジスタでヒットが起こった場合は、外部サイクルがアボートされ、 \overline{AS} はアサートされません。また、オンチップ・メモリ管理ユニット(MMU)がトレース機能に使用可能なローカル・アドレス参照を生成するために実行するアドレス変換プロセスには、下位アドレス・ビット(A0-A7)は含まれていません。オンチップ・キャッシュ・メモリからのすべてのリード・サイクルは、キャッシュ・アクセスが外部バスの可用性に依存しないため、外部でキャプチャすることはできません。

図12-23にプログラムのデバッグのためにロジック・アナライザで使用できるトレース・インタフェース回路を示します。開発中のシステムの MC68030 プロセッサには、9つの入力信号 (\overline{DSACKI} 、 \overline{DSACKO} 、CLK、 \overline{AS} 、 \overline{RESET} 、 \overline{STATUS} 、 \overline{REFILL} 、 \overline{STERM} 、および \overline{ECS})が接続されています。また、データのキャプチャおよび分析を支援するために、6つの出力信号が生成されます。ロジック・アナライザをアドレス・バス、データ・バス、およびバス制御信号に接続するほか、トレース・インタフェース信号 SAMPLE、PHALT、FILL、EP、IE および \overline{ECSC} も接続しな




図12-23 トレース・インタフェース回路

表 12-5 部品リスト

数量	部品	部品の説明
1	74F00	クワッド2入力 NAND ゲート
1	74F114	デュアルJK負エッジ・トリガ・フリップ・フロップ
2	74F74	デュアルD型正エッジ・トリガ・フリップ・フロップ
1	PAL16R6D	超高速プログラマブル・ロジック・アレイ

ければなりません。ロジック・アナライザの外部クロック・プローブは、システム CLK信号に接続して同期をとります。ロジック・アナライザをデータ・キャプチャにセットアップするときは、SAMPLE信号が "H" のときに、CLK信号の立下りエッジでサンプルを取り込む必要があります。表12-5にこの回路を実現するための部品を示します。

サンプル信号(SAMPLE)は、アクティブ "H" 信号でクロック信号の次の立下りエッジをサンプリング点として認可します。次の5種類の条件により、SAMPLEがアサートされます。

- 1. 外部バス・サイクル
- 2. キャッシュ保持レジスタでのヒットを含む内部キャッシュ・ヒット
- 3. 命令の境界
- 4. 以下で説明するEP信号でマークされる例外処理
- 5. プロセッサの停止

残りの5つの出力信号を使用して収集した情報を認可します。

プロセッサ停止 (PHALT) 信号は、MC68030 がダブル・バス・フォールトを受け取り、処理を継続するにはリセット操作が必要であることを示します。PHALT は、3 クロック・サイクル以上 \overline{STATUS} をアサートしたのちアサートされ、 \overline{SAMPLE} 信号を発生します。

FILL信号は順次命令の実行の中断を示します。FILLはREFILL信号がラッチされたものであり、SAMPLE信号のアサートによって、サンプルの収集が通知されるまでアサートされたままになっています。FILLをアサートしてもSAMPLE信号は発生しません。

例外ペンディング(EP)信号は、MC68030がリセット、バス・エラー、アドレス・エラー、スプリアス割込み、オートベクタ割込み、F系列命令、MMUアドレス変換キャッシュ・ミス、トレース例外または割込み例外のいずれかに対する例外処理を開始していることを示します。EP信号は、 \overline{STATUS} が2~3クロック・サイクルだけアサートされてからネゲートされたあとアサートされます。EPがアサートされると、SAMPLE信号が発生します。

命令の実行(IE)信号は、実行ユニットがちょうど1つの命令の処理を終了したことを示します。IE信号は、 \overline{STATUS} が1クロック・サイクルだけアサートされてからネゲートされたあとアサートされます。IE信号がアサートされたときにもSAMPLE信号が発生します。

外部サイクル・スタート条件(ECSC)信号はAS信号と組み合わせて使用し、現在のトレース・サ

表 12-6 AS および ECSC の表示

ĀS	ECSC	意味
0	0	アドレスおよびデータ・バスの両方が有効
0	1	アドレスおよびデータ・バスの両方が有効
1	0	アドレス・ビット(A0-A7)が有効 アドレス・ビット(A8-A31)は無効 データ・バスは無効
1	1	アドレスおよびデータ・バスの両方が無効

```
/************
/*このデバイスは MC68030 の命令レベルをベースにして、プロセッサのアクティビティをトレースするための
/*サンプリング信号を発生します。以下に示すピンの定義および等式では、次の記号を使用しています。
/*
                   記号
/*
                    1
                          論理 NOT
/*
                    #
                          論理 OR
/ *
                    &
                          論理 AND
/* さらに、'd'の拡張子の付いた信号名は、PALの内部フリップ・フロップのD入力を示します。
許容ターゲット・デバイス・タイプ: PAL16R6D 高速 PAL
/* *
    入力
        * * /
ピン1
        = clk
                   ; /*ピン3のクロックと同じ
                                           */
ピン2
        = DSACK
                   ; /*データ・ストローブ・アクノリッジ
                                           */
ピン3
        = CLK
                    ; /* MPU クロック信号
                                           */
ピン4
       = ! AS
                    ; /*アドレス・ストローブ
                                           * /
ピン5
       = ! RESET
                    ; /*システム・リセット信号
                                           */
ピン6
        = ! STATUSQ
                   ; /*ラッチされたSTATUS信号
                                           */
                   ; /*ラッチされたREFILL信号
ピンフ
        = ! REFILLQ
                                           */
ピン8
                    ; /*ラッチされたECS 信号
       = ! ECSQ
                                           */
ピン9
       = ! STERMQ
                    ; /*ラッチされたSTERM信号
                                           */
/** 出力
        * * /
ピン19
        = SAMPLE
                    ; /* SAMPLE信号
                                           */
                    ; /*プロセッサの停止
ピン18
        = PHALT
                                           */
                    ; /* REFILLの受信
ピン17
        = FILL
                                           */
                    ; /*例外の保留
ピン16
        = EP
                                           */
                    ; /*命令の実行
ピン15
        = IE
                                           */
ピン14
                   ; /*ステータス完了
        = sc
                                           */
                    ; /*サンプルされたECS 信号
ピン13
        = secs
                                           */
ピン12
        = CLKOUT
                   ; / * 遅延クロック信号
                                           */
```

図12-24 PAL のピンの定義

ンプルでアドレス・バスおよびデータ・バスが有効かどうかを判断します。表 12-6 に \overline{AS} と \overline{ECSC} の組合せを掲載し、トレースされたアドレス・バスおよびデータ・バスのどの部分が有効であるかを示します。 \overline{ECSC} がアサートされても SAMPLE 信号は発生しません。

図12-24にトレース回路に使用するPAL16R6 パッケージのピンの定義を示します。これらの定義は、図12-25に掲載するPALの等式で使用します。

12.8 電源およびグランドの考慮事項

MC68030はモトローラの高性能HCMOSプロセスで製造され、約275,000個のトランジスタを内蔵し、最大33.33MHzのクロック周波数で動作することができます。このように多数のトランジスタを内蔵するデバイスにCMOSを使用することによって、同等のNMOS回路と比較しても大幅に電力消費を低減することができますが、デバイスを高クロック速度で動作させた場合は、供給する電源の特性が非常に重要です。電源はMC68030がある動作を実行しているとき、大きな瞬時電流を流すことができなければならず、また、常に規定仕様範囲内になければなりません。これらの必要条件を満たすために、遅いクロック速度で動作するNMOSデバイスの場合よりも、MC68030に接続される電源に対して十分な注意を払う必要があります。

しっかりした電源インタフェースを供給するために、10本の V_{CC} ピンと14本のグランド・ピンを備えています。これによって、2本の V_{CC} ピンと4本のGND ピンでアドレス・バスに電源を供給し、2本の V_{CC} ピンと4本のGND ピンでデータ・バスに電源を供給し、さらに残りの V_{CC} および

0

0

0

0

1

EP

IE */

1 */

1 */

0 */

1 */

1 */

1 */

0 */

0 */

```
/*
   /** 中間式 **/
                                         ステート = PHALT SC
    SO = !PHALT & !SC & !EP & !IE;
                                    /*
                                          0
                                                   0
          IPHALT & ISC
    S1
                       & !EP &
                                    /*
                                IE;
                                            1
                                                     0
          !PHALT &
    S2
                          EP &
                   !SC
                       &
                                 IE;
                                      /*
                                            2
                                                     0
    S3 = !PHALT & !SC
                       &
                          EP &
                                !IE;
                                      /*
                                            3
                                                     0
    S4
          PHALT &
                    SC
                          EP &
                                    /*
                       &
                                IE;
                                            4
                                                     1
          !PHALT &
    S5
                    SC
                       & !EP &
                                 IE;
                                      /*
                                            5
                                                     0
          !PHALT &
    S6
                                IE;
                    SC
                       &
                          EP &
                                      /*
                                            6
                                                     0
         !PHALT &
    S7
                   SC
                      &
                          EP & !IE;
                                      /*
                                            7
                                                     0
 /** 論理式
            **/
           = !SC & !AS & !SECS #
!SAMPLE
             !SC & !DSACK & !STERMQ & !SECS #
             ISC & AS & IDSACK & ISTERMQ & SECS;
 !PHALT.d = !STATUSQ # !EP # IE # RESET;
 !SC.d
            = RESET #
              S0 #
              S1 &
                    STATUSQ #
              S2 &
                   STATUSQ #
              S4 & !STATUSQ #
              SC & !PHALT;
 !EP.d
            = RESET #
              S0 #
              S1 & !STATUSQ #
              S4 & !STATUSQ #
             SC & !PHALT;
 !IE.d
           = RESET #
             SO & !STATUSQ #
             S2 & STATUSQ #
             S3 & !STATUSQ #
             SC & !STATUSQ;
           = !ECSQ;
!SECS.d
!CLKOUT
           = !CLK:
!FILL.d
           = !REFILLQ & SAMPLE #
```

!FILL & !REFILLQ #

RESET:

図12-25 論理式

表 12-7 V_{CC} および GND ピンの割当て

ピン・グループ	Vcc	GND
アドレス・バス	C6、D10	C5, C7, C9, E11
データ・バス	L6、K10	J11, L9, L7, L5
ECS、SIZx、DS、AS、DBEN、CBREQ、R/W	K4	13
FC0-FC2、RMC、OCS、CIOUT、BG	D4	E3
内部ロジック、RESET、STATUS、REFILL、その他	H3, F2, F11, H11	L8, G3, F3, G11

GND ピンを内部ロジックおよびクロック発生回路に使用することができます。表 12-7に V_{CC} ピンと GND ピンの配置を掲載します。

電源を容量デカップリングするだけでなく、MC68030のすべての V_{CC} およびGND ピンとシステムの電源プレーンが、低インピーダンス接続されように十分注意しなければなりません。MC68030の電源ピンとシステムの電源との接続に、十分な品質の接続を与えなかった場合は、外部信号のアサーション遅延が大きくなり、電圧のノイズ・マージンが低下するとともに、内部ロジックに電圧の誤差が生じるおそれがあります。

第 13 章

電気的特性

本章ではMC68030の電気的特性と関連のタイミングについて説明します。

13. 1 最大定格

項	目	記号	定格値	単位
電源	電 圧	V _{CC}	-0.3~+7.0	V
入力1	電 圧	V _{in}	-0.5~+7.0	V
動作温度	範囲	T_{A}	0~70	°C
保存温度	範囲	T _{stg}	- 55~150	$^{\circ}$

このデバイスは、各入力に対する静電気または高電界による破壊に対する保護回路を備えていますが、応用上この高インピーダンス回路に、最大定格を超えるような電圧がかからないようあらかじめ注意する必要があります。未使用ピンを適当な論理電圧(つまり、GNDまたはVCC)に接続しておくと、動作の信頼性が向上します。

13. 2 熱特性 - PGA パッケージ

項目	記号	定格値	特性値
熱抵抗-セラミック			°C/W
接合部-周囲間	θ _{JA}	30*	
接合部ーケース間	θ JC	15*	

^{*}推定值

13. 3 電力条件

チップの接合部温度の平均 $T_{\rm J}({}^{\rm C})$ は、次式で計算できます。

$$T_J = T_A + (P_D \cdot \theta_{JA})$$

(1)

ここで、

TA=周囲温度(℃)

θ JA =パッケージの熱抵抗、接合部−周囲間(℃/W)

 $P_D = P_{INT} + P_{I/O}$

 $P_{INT} = I_{CC} \times V_{CC}(W)$ — チップ内部の消費電力(W)

 $P_{I/O} = \lambda/$ 出力ピンの消費電力(W) — ユーザの使用方法による。

一般の使用条件では、 $P_{I/O} < P_{INT}$ であるため $P_{I/O}$ は無視できます。

$$P_{D} = K \div (T_{I} + 273 \,^{\circ}C) \tag{2}$$

(1)、(2)式から K を求めると、

$$K = P_D \cdot (T_A + 273 \,^{\circ}C) + \theta_{JA} \cdot P_{D^2}$$

$$\tag{3}$$

ここでKはデバイス固有の定数です。Kの値は既知の T_A における P_D (平衡状態での値)を測定すれば、式(3)から求められます。このKの値により、(1)および(2)式から、任意の T_A における P_D と T_T を求めることができます。

パッケージの総合熱抵抗(θ_{JA})は、 θ_{JC} および θ_{CA} の2つの要素に分けることができます。ここで、 θ_{JC} は接合部からパッケージ(ケース)表面までの熱流に対する抵抗を表わし、 θ_{CA} はケースから周囲までの熱抵抗を表わします。これらの関係は、次式で表わされます。

$$\theta_{IA} = \theta_{IC} + \theta_{CA} \tag{4}$$

 θ $_{\rm JC}$ はデバイスに関連する熱抵抗で、使用条件によって影響されません。しかし、 θ $_{\rm CA}$ は使用条件に依存し、ヒート・シンク、外気の冷却、および熱伝達などの熱管理技術によって、最小限に抑えることができます。良好な熱管理のもとで使用すれば、 θ $_{\rm CA}$ を大幅に小さくすることができ、その結果、 θ $_{\rm JA}$ を θ $_{\rm JC}$ にほぼ等しくすることができます。式(1)の θ $_{\rm JA}$ の代わりに θ $_{\rm JC}$ を使用すると、半導体の接合部温度が低下します。

このデータシートに示す熱抵抗値は、推定値でないかぎり、モトローラの信頼性レポート7848 「MC68XXマイクロコンポーネント・デバイスのための熱抵抗測定法」に記述されている手続きを使用して得られたもので、設計目的のためだけに記載されています。熱抵抗の測定は複雑で、手続きおよびセットアップに依存します。ユーザの測定した熱抵抗値は、データシートの値と異なる場合があります。

13. 4 DC 電気的特性

 $(V_{CC} = 5.0 \text{Vdc} \pm 5 \%, \text{ GND} = 0 \text{Vdc}, T_A = 0 \sim 70 ^{\circ}\text{C})$

	項目	記号	最小	最大	単位
"H" レベル入力電圧		V _{IH}	2.0	V _{CC}	V
"L" レベル入力電圧		V _{IL}	GND - 0.5	0.8	٧
入力リーク電流	BERR, BR, BGACK, CLK, IPLO-IPL2, AVEC,		- 2.5	2.5	A
$GND \le V_{in} \le V_{CC}$	CDIS, DSACKO, DSACK1 HALT. RESET	lin	- 20	20	μА
ハイ・インビーダンス(オフ・ステート)リーケ電流 @ 2.4V/0.5V	A0-A31, \overline{AS} , \overline{DBEN} , \overline{DS} , D0-D31, FC0-FC2, R/ \overline{W} , RMC, SIZ0-SIZ1	ITSI	- 20	20	μА
"H" レベル出力電圧 I _{OH} =400 μA	A0-A31, AS, BG, D0-D31, DBEN, DS, ECS, R/W, IPEND, OCS, RMC, SIZ0-SIZ1, FC0-FC2, CBREQ, CIOUT, STATUS, REFILL	V _{OH}	2.4	-	V
"L" レベル出力電圧 I _{OL} = 3.2 mA I _{OL} = 5.3 mA I _{OL} = 2.0 mA I _{OL} = 10.7 mA	A0-A31, FC0-FC2, SIZ0-SIZ1, $\overline{\text{BG}}$, D0-D31 CBREO, AS, DS, R/W, RMC, DBEN, IPEND STATUS, REFILL, CIOUT, ECS, OCS RESET	V _{OL}	- - -	0.5 0.5 0.5 0.5	V
消費電力(TA = 0℃)		PD	_	2.6	W
容量(注参照) V _{in} =0 V, T _A =25°C, f=1 MH	2	C _{in}	_	20	pF
負荷容量	ECS , OCS CIOUT, STATUS, REFILT その他	CL	-	50 70 130	pF

注:容量は100%テストではなく、定期的にサンプリング・テストが行なわれます。

13. 5 AC 電気的特性 - クロック入力 (図13-1参照)

番号	項目	20MHz		25MHz		33.33MHz		124 (-1-
田力	д п	最小	最大	最小	最大	最小	最大	単位
	動作周波数	12.5	20	12.5	25	20	33.33	MHz
1	クロックのサイクル・タイム	50	80	40	80	30	80	ns
12、3	クロックのパルス幅(1.5V から1.5V まで測定)	23	57	19	61	14	66	ns
4、5	クロックの立上りおよび立下り時間	_	5	-	4	_	3	ns




図13-1 クロック入力のタイミング図

13. 6 AC 電気的特性 - リードおよびライト・サイクル

(V_{CC} = 5.0V_{dc} ± 5%、GND = 0V_{dc}、T_A = 0~70℃:図13-3~13-8参照)

AL CO	75 8	201	ИHz	25MHz		33.33MHz		単位
番号	項目	最小	最大	最小	最大	最小	最大	早业
6	クロック "H" →ファンクション・コード、サイズ、 $\overline{\text{RMC}}$ 、 $\overline{\text{PEND}}$ 、 $\overline{\text{CIOUT}}$ 、アドレス有効	0	25	0	20	0	14	ns
6A	クロック "H" → ECS、OCS アサート	0	15	0	15	0	12	ns
6B	ファンクション・コード、サイズ、RMC、IPEND、CIOUT、 アドレス有効→ ECS のネゲート・エッジ	4	-	3	_	3	-	ns
7	ρ ロック "H" →ファンクション・コード、サイズ、 $\overline{\text{RMC}}$ 、 $\overline{\text{CIOUT}}$ 、 アドレス、データ・ハイ・インピーダンス	0	50	0	40	0	30	ns
8	クロック "H" →ファンクション・コード、サイズ、 $\overline{\text{RMC}}$ 、 PEND、CIOUT、アドレス無効	0	_	0	-	0	_	ns
9	クロック "L" → AS、DS アサート、CBREQ 有効	3	20	3	18	2	10	ns
9A1	ĀSからŌSのアサーション・スキュー(リード)	- 10	10	- 10	10	- 8	8	ns
9B14	\overline{AS} $P + - + \rightarrow \overline{DS}$ $P + - + (5 + 1)$	32		27	-	22	_	ns
10	ECS アサート幅	15	_	10	1	8	_	ns
10A	OCS アサート幅	15	_	10	_	8	_	ns
10B ⁷	ECS、OCSネゲート幅	10	_	5	_	5	_	ns
11	ファンクション・コード、サイズ、RMC、CIOUT、アドレス有効→ASアサート(およびDSアサート、リード)	10	-	7	-	5	-	ns
12	クロック "L" → AS、 DS、 CBREQ ネゲート	0	20	0	18	0	10	ns
12A	クロック "L" → ECS/OCS ネゲート	0	20	0	18	0	15	ns
13	$\overline{\text{AS}}$ 、 $\overline{\text{DS}}$ ネゲート→ファンクション・コード、サイズ、 $\overline{\text{RMC}}$ 、 $\overline{\text{CIOUT}}$ 、アドレス無効	10	-	7	-	5	-	ns
14	AS(およびDSリード)アサート幅(非同期サイクル)	85	_	70	-	45	-	ns
14A ¹¹	DS アサート幅(ライト)	38	_	30	-	23	_	ns
14B	\overline{AS} (および \overline{DS} リード)アサート幅(同期サイクル)	35	_	30	_	23	_	ns
15	AS、DSネゲート幅	38	-	30	_	23	_	ns
15A ⁸	DS ネゲート→ AS アサート	30	_	25	_	18	_	ns
16	クロック"H"→AS、DS、R/W、DBEN、CBREQハイ・インピーダンス	_	50	_	40	_	30	ns
17	AS、 DS ネゲート→R/ W 無効	10	_	7	_	5	_	ns
18	クロック "H" → R/\overline{W} "H"	0	25	0	20	0	15	ns
20	クロック "H" → $\mathbb{R}/\overline{\mathbb{W}}$ "L"	0	25	0	20	0	15	ns
21	R/\overline{W} "H" $\rightarrow \overline{AS}$ \overline{P} \overline{P}	10	_	7	_	5	_	ns
22	R/\overline{W} "L" $\rightarrow \overline{DS}$ $P + P + P + P + P + P + P + P + P + P $	60	_	47	_	35	_	ns
23	クロック "H" →データ出力有効	_	25	_	20	_	14	ns
24	データ出力有効→ AS のネゲート・エッジ	8	_	5	_	3	_	ns
2511	AS、DSネゲート→データ出力無効	10	_	7	_	5	_	ns
25A ^{9, 111}	DS ネゲート→ DBEN ネゲート(ライト)	10	_	7	_	5	_	ns
2611	データ出力有効→ DS アサート(ライト)	10	_	7	_	5	_	ns
27	データ入力有効→クロック "L"(セットアップ)	4	_	2	_	1	_	
27A	レイトBERR/HALTプサート→クロック"L"(セットアップ)	10	_	5	_	3	-	ns
2812	AS、DSネゲート→DSACKx、BERR、HALT、AVECネ ゲート(非同期ホールド)	0	50	0	40	0	30	ns
28A ¹²	クロック "L" → DSACKx、BERR、HALT、AVEC ネゲート(同期ホールド)	12	85	8	70	6	50	ns
2912	AS、DSネゲート→データ入力無効(非同期ホールド)	0	_	0	-	0	_	ns

AC 電気的特性(つづき)

番号	項目	20	MHz	25	25MHz		33.33MHz	
田勺	д Б	最小	最大	最小	最大	最小	最大	単位
29A ¹²	AS、 DS ネゲート→データ入力ハイ・インピーダンス	-	50	_	40	-	30	ns
3012	クロック "L" →データ入力無効(同期ホールド)	12	-	8	-	6	_	ns
30A ¹²	クロック"L"→テータ入力ハイ・インヒータンス(リートの後ライト)	-	75	-	60	-	45	ns
31²	DSACKx7サート→テータ入力有効(非同期テータ・セットアッフ)	_	43	-	28	-	20	ns
31A3	DSACKx アサート→DSACKx 有効(スキュー)	-	10	-	7	_	5	ns
32	RESET入力遷移時間	_	1.5	-	1.5	-	1.5	Clks
33	クロック "L" → BG アサート	0	25	0	20	0	15	ns
34	クロック "L" → BG ネゲート	0	25	0	20	0	15	ns
35	BR アサート→BG アサート(RMC は非アサート時)	1.5	3.5	1.5	3.5	1.5	3.5	Clks
37	BGACK アサート→BG ネゲート	1.5	3.5	1.5	3.5	1.5	3.5	Clks
37A	BGACK アサート→BR ネゲート	0	1.5	0	1.5	0	1.5	Clks
39⁵	BG ネゲート幅	75	-	60	_	45	_	ns
39A	BG アサート幅	75	_	60	_	45	_	ns
40	クロック "H" → $\overline{\text{DBEN}}$ アサート(リード)	0	25	0	20	0	18	ns
41	クロック "L" → DBEN ネゲート(リード)	0	25	0	20	0	18	ns
42	クロック "L" → \overline{DBEN} アサート(ライト)	0	25	0	20	0	18	ns
43	クロック "H" → DBEN ネゲート(ライト)	0	25	0	20	0	18	ns
44	R/\overline{W} "L" $\rightarrow \overline{DBEN}$ $P + - + (5 + 1)$	10	_	7	_	5	_	ns
45⁵	DBEN アサート幅 非同期リード 非同期ライト	50 100	_	40 80	-	30 60	-	ns
45A ⁹	DBEN アサート幅 同期リード 同期ライト	10 50	_	5 40	_	5 30	_	ns
46	R/\overline{W} アサート幅(非同期ライトまたはリード)	125	_	100	_	75	_	ns
46A	R/\overline{W} アサート幅(同期ライトまたはリード)	75	_	60	_	45	_	ns
47A	非同期入力セットアップ時間→クロック "L"	4	-	2	_	2	-	ns
47B	クロック "L" →非同期入力ホールド時間	12	_	8	_	6	-	ns
48 ⁴	DSACKx アサート→BERR、HALT アサート	_	20	_	25	_	18	ns
53	クロック "H" からのデータ出力ホールド時間	3	-	3	-	2	-	ns
55	R/Wアサート→データ・バスのインピーダンス変化	25	_	20	_	15	_	ns
56	RESET パルス幅(リセット命令)	512	_	512	-	512	_	Clks
57	BERR ネゲート→HALT ネゲート(再実行)	0	_	0	-	0	_	ns
58¹º	BGACK ネゲート→バス駆動	1	-	1	_	1	-	Clks
5910	BGネゲート→バス駆動	1	_	1	-	1	_	Clks
6013	同期入力有効→クロック "H"(セットアップ時間)	4	_	2	-	2	-	ns
6113	クロック "H" →同期入力無効(ホールド時間)	12	_	8	-	6	_	ns
62	クロック "L" → STATUS、REFILL アサート	0	25	0	20	0	15	ns
63	クロック "L" → STATUS、REFILL ネゲート	0	25	0	20	0	15	ns

- 注:1. ストローブの負荷が等しい場合、この値は5nsに減らすことができます。
 - 2. 非同期のセットアップ・タイム(#47A)の条件が満足されている場合、 \overline{DSACKx} "L" に対するデータのセットアップ・タイム(#31)および \overline{DSACKx} "L" に対する \overline{BERR} の "L" のセットアップ・タイム(#48)は無視することができます。その場合、データはクロックの "L" に対するデータ入力のセットアップ・タイム(#27)を、次のクロック・サイクルに対して満足すればよく、 \overline{BERR} はクロック "L" に対するレイト \overline{BERR} "L" のセットアップ・タイムを次のクロックに対して満足するだけですみます。
 - 3. このパラメータは、 $\overline{DSACK0}$ アサートから $\overline{DSACK1}$ アサート、または $\overline{DSACK1}$ アサートから $\overline{DSACK0}$ アサート間のスキューの最大許容値を規定しています。 $\overline{DSACK0}$ または $\overline{DSACK1}$ はパラメータ # 47A を満足していなければなりません。
 - 4. この仕様は最初にアサートされる \overline{DSACKx} 信号 ($\overline{DSACK1}$) に適用されます。 \overline{DSACKx} がアサートされなかった場合、 \overline{BERR} は非同期入力のセットアップ・タイム (#47A) が適用される非同期入力です。
 - 5. DBEN はライト・サイクルが続いている間、アサートされたままでもかまいません。


- 6. 正しい動作を保証するために、最小値を満足しなければなりません。最大値が満足されなかった場合は、 \overline{BG} は再度アサートされます。
- 7. この仕様は内部キャッシュ・ヒットの直後に、別のキャッシュ・ヒット、キャッシュ・ミス、またはオペランド・サイクルが 発生したときの ECS および OCS の最小 "H" 時間を示します。
- 8. この仕様はMC68881/MC68882との動作を保証するもので、DSがネゲートされてからASがアサートされるまでの最小時間を規定します(MC68881/MC68882ユーザーズ・マニュアルの仕様 # 13A)。この仕様がない場合、仕様 # 9A および # 15 がMC68030がMC68881/MC68882の条件に適合しないというふうに、誤って解釈されてしまいます。
- 9. この仕様により、システム設計者は、DBENで生成される出力イネーブル信号をもつデータ・バッファの出力側のデータ・ホールド時間を保証することができます。DBENのタイミングのために、ノー・ウエイト・ステートの同期リード・サイクルに使用することはできません。
- 10. これらの仕様により、システム設計者は、MC68030が調停シーケンスの後で、バスの制御権を取り戻したときに、別のバス・マスタがバスのドライブを停止するよう保証することができます。
- 11. ノー・ウエイト・ステートの同期ライト・サイクルでは、 $\overline{\rm DS}$ はアサートされません。
- 12. これらのホールド時間は、ストローブ(非同期)およびクロック(同期)に対して規定されます。どちらを使用するかは設計者の自由です。
- 13. 同期入力は、 $\overline{\rm AS}$ がアサートされている間は、クロックのすべての立上りエッジに対して、安定したロジック・レベルをもち、 仕様 # 60 および # 61 を満足しなければなりません。これらの値は立上りクロック・エッジの "H" レベルを基準にして規定 されています。従来、公表されていた値はクロック・エッジの "L" レベルを基準にして規定されていました。
- 14. この仕様により、システム設計者はMC68881/MC68882の $\overline{\text{CS}}$ 信号を $\overline{\text{AS}}$ で認知しながら(ゲート遅延に7nsを許容)、まだ MC68881/MC68882の $\overline{\text{CS}}$ に対する $\overline{\text{DS}}$ のセットアップ時間条件(仕様8B)を満たすことができます。

タイミング図を図13-3から13-8に示します。

13.7 AC 電気的仕様の定義

本書に記載するAC仕様は、出力遅延時間、入力セットアップおよびホールド時間、そして信号スキュー時間よりなります。すべての信号は、MC68030のクロック入力、およびそれ以外の1つまたは複数の信号の適切なエッジを基準にして規定されています。

AC仕様の測定は、図13-2の波形で定義されます。モトローラで保証するパラメータをテストするために、入力は図13-2で指定される電圧レベルにドライブしなければなりません。MC68030の出力は最小および最大制限値、あるいはそのいずれか該当する値で、図に示すとおり測定されます。MC68030への入力は最小(および該当する場合は、最大)セットアップおよびホールド時間で規定されており、図に示すとおり測定されます。最後に、信号-信号間の仕様の測定も図に示してあります。なお、MC68030のAC仕様への適合を確認するために使用するテスト・レベルは、DC電気的仕様で規定されるデバイスの保証 DC 動作に影響を与えません。



注:1. この出力タイミングはクロックの立上りエッジを基準にして規定される全パラメータに適用されます。

- 2. この出力タイミングはクロックの立下りエッジを基準にして規定される全パラメータに適用されます。
- 3. この入力タイミングはクロックの立上りエッジを基準にして規定される全パラメータに適用されます。
- 4. この入力タイミングはクロックの立下りエッジを基準にして規定される全パラメータに適用されます。 5. このタイミングは別の信号のアサーション/ネゲーションを基準にして規定される全パラメータに適用 されます。

凡例:A-最大出力遅延仕様

- B-最小出力ホールド時間
- C-最小入力セットアップ時間仕様
- D-最小入力ホールド時間仕様
- E-信号有効から信号有効までの仕様(最大または最小)
- F-信号有効から信号無効までの仕様(最大または最小)

図 13-2 AC 仕様のドライブ・レベルとテスト・ポイント




図13-3 非同期リード・サイクルのタイミング図




図13-4 非同期ライト・サイクルのタイミング図




図13-5 同期リード・サイクルのタイミング図




図13-6 同期ライト・サイクルのタイミング図




図13-7 バス調停のタイミング図




図13-8 他の信号のタイミング図



party and a fellow of the

第 14 章

注文情報および ピン配置/パッケージ寸法


本章ではMC68030のピン配置とパッケージ寸法を記載します。また、発注の際の手引きになるように、詳細な情報もあわせて記載しています。

14. 1 MC68030 の標準注文情報

パッケージの種類	周波数	温度	注文番号
	(MHz)		
ピン・グリッド・アレイ	20.0	0℃~70℃	MC68030RC20
RCサフィックス	25.0	0 ℃~70 ℃	MC68030RC25
RC 7 7 4 9 7 X	33.33	0℃~70℃	MC68030RC30
セラミック表面実装	20.0	0℃~70℃	MC68030RC20
57、77、双面大叔	25.0	0℃~70℃	MC68030RC25
FEサフィックス	33.33	0℃~70℃	MC68030RC30

14. 2 ピン配置 - ピン・グリッド・アレイ(RC サフィックス)


 V_{CC} および GND ピンはアドレス・バス・バッファ、データ・バス・バッファ、そして他のすべての出力バッファおよび内部ロジックに対して、個別に電源を供給するために、3つのグループに分類されています。



* NC-このピンには接続しないでください。


ピン・グループ	V CC	GND
アドレス・バス	C6, D10	C5, C7, C9, E11
データ・バス	L6, K10	J11, L9, L7, L5
ECS, SIZ×, DS, AS, DBEN, CBREQ, R/W	K4	J3
FC0-FC2, RMC, OCS, CIOUT, BG	D4	E3
内部ロジック , RESET, STATUS, REFILL, その他	H3, F2, F11, H11	L8, G3, F3, G11

14. 3 ピン配置 - セラミック・サーフェス・マウント(FE サフィックス)



* NC - このピンには接続しないでください。


14.4 パッケージ寸法図



注:1. AおよびBは基準値、Tは基準面

- 2. 寸法と許容差は ANSI Y14.5M、1982 に よる。
- 3. 基準寸法単位:インチ

	ミリメ	ートル	インチ	
寸法	最小	最大	最小	最大
A	34.04	35.05	1.340	1.380
В	34.04	35.05	1.340	1.380
С	2.54	3.81	0.100	0.150
D	0.44	0.55	0.017	0.022
G	2.54 BSC		0.100	BSC
K	4.32	4.95	0.170	0.195



寸法	ミリメートル		インチ	
1 124	最小	最大	最小	最大
A	21.85	22.86	0.860	0.900
В	21.85	22.86	0.860	0.900
C	3.94	4.31	0.155	0.170
D	0.204	0.292	0.0080	0.0115
G	0.64	0.64 BSC		BSC
H	0.64	0.88	0.025	0.035
J	0.13	0.20	0.005	0.008
K	0.51	0.76	0.020	0.030
L	20.32	20.32 REF		REF
M	0°	8°	0°	8°
R	0.64	_	0.025	
S	27.31	27.55	1.075	1.085
V	27.31	27.55	1.075	1.085

- 注:1. 寸法と許容差は ANSI Y14.5M、 1982による。
 - 2. 基準寸法単位:インチ
 - 3. 寸法 A および B はガラス繊維の突起およびセラミック・ボディの上部と下部の不整合を含む、最大セラミック・ボディ寸法を定義する。
 - 4. 基準面-W-はリードがパッケージのボディから出た 位置のリードの下側です。
 - 5. X-YおよびZは基準面-W-において、中央のリードがパッケージのボディから出た位置において決定される。
 - 6. 寸法SおよびVは設置面-T-において決定される。
 - 7. 寸法 A および B は基準面-W-において決定される。



付録A

付録A

この付録Aは、M68000ファミリ・マイクロプロセッサの特長をまとめたものです。M68000 Programmer's Reference Manual には、MC68000 とMC68010 の違いがより詳細に記載されています。

	MC68000	MC68008	MC68010	MC68020	MC68030
Data Bus Size (Bits) Address Bus Size (Bits) Instruction Cache	16 24	8 20	16 24	8,16,32 32	8,16,32 32
(in words) Data Cache (in words)	_	_	31	128	128 128

Note 1. The MC68010 supports a 3-word cache for the loop mode.

Virtual Memory/Machine

MC68010,

MC68020, and

Provide Bus Error Detection, Fault Recovery

MC68030

MC68030 On-chip MMU

Coprocessor Interface

MC68000,

MC68008, and

Emulated in software

MC68010

MC68020 and

MC68030 In Microcode

Word/Long Word Data Alignment

MC68000.

MC68008, and

Word/Long Data, Instructions, and Stack Must be Word Aligned

MC68010

MC68020 and MC68030

Only Instructions Must be Word Aligned (Data Alignment Improves Performance)

Control Registers

MC68000 and

MC68008 None

MC68010 SFC, DFC, VBR

MC68020 SFC, DFC, VBR, CACR, CAAR

MC68030 SFC, DFC, VBR, CACR, CAAR, CRP, SRP, TC, TT0, TT1, PSR

Stack Pointers

MC68000,

MC68008, and

MC68010

MC68020 and

MC68030 USP, SSP (MSP, ISP)

Status Register Bits

MC68000,

MC68008, and

T, S, 10/11/12, X/N/Z/V/C

MC68010

MC68020 and

MC68030 T0/T1, S, M, I0/I1/I2, X/N/Z/V/C

USP, SSP

Function Code/Address Space

MC68000 and

MC68008 FC0-FC2=7 is Interrupt Acknowledge, Only

MC68010,

MC68020, and MC68030 FC0-FC2=7 is CPU Space

Indivisible Bus Cycles

MC68000,

MC68008, and

Use AS Signal

MC68010

MC68020 and

MC68030 Use RMC Signal

Stack Frames

MC68000 and

MC68008 Support Original Set
MC68010 Supports Formats \$0, \$8

MC68020 and

MC68030 Support Formats \$0, \$1, \$2, \$9, \$A, \$B

Addressing Modes

MC68020 and Memory indirect addressing modes, scaled index, and larger

MC68030 extensions: displacements. Refer to specific data sheets for details.

MC68020 and MC68030 Instruction Set Extensions

Bcc Supports 32-Bit Displacements

BFXXXX Bit Field Instructions (BFCHG, BFCLR, BFEXTS, BFEXTU, BFFFO, BFINS, BFSET,

BFTST)

BKPT New Instruction Functionality
BRA Supports 32-Bit Displacements
BSR Supports 32-Bit Displacements
CALLM New Instruction (MC68020 only)

CAS, CAS2 New Instructions

CHK Supports 32-Bit Operands

CHK2 New Instruction

CMPI Supports Program Counter Relative Addressing Modes

CMP2 New Instruction

cp Coprocessor Instructions

DIVS/DIVU
Supports 32-Bit and 64-Bit Operands
EXTB
Supports 8-Bit Extend to 32 Bits
LINK
Supports 32-Bit Displacement
MOVEC
Supports New Control Registers
MULS/MULU
Supports 32-Bit Operands

PACK New Instruction

PFLUSH MMU Instruction (MC68030 only)
PLOAD MMU Instruction (MC68030 only)
PMOVE MMU Instruction (MC68030 only)
PTEST MMU Instruction (MC68030 only)
RTM New Instruction (MC68020 only)

TST Supports Program Counter Relative Addressing Modes

TRAPcc New Instruction UNPK New Instruction

本書に掲載された製品は、特に記載がないかぎりシリコン基板を使用し耐放射線設計はされておりません。

当社は、本書に記載した製品について、信頼性、機能または設計を改善するために予告なく変更を加える権限を保有しています。当社はここに記載した製品、回路の適用、使用に起因するいかなる責務をも負うものではなく、また、当社の特許権または第三者の権利に基づくライセンスを許諾するものでもありません。当社の製品は、外科的に人体に移植することを意図したシステムの構成部品として、または、他の生や起格を意図した用途に、または、当社の製品の不具合により人体に危害を加えたり死に至らしめるからしれない状況が発生するような用途に使用するために、設計、意図または認可されているものではありません。購入者が万一このような意図または認可されていない用途のために当社の製品を購入あるいは使用する場合、購入者は、当社およびその役員、従業員、子会社、関連会社、代理店に対し、直接または間接を防わず、当該使用に関連した傷害や死についてのすべての申し立てだとえ、当社が部品の設計や製造において不注意であったという主張であったとしても)から生ずるすべての請求、費用、損害、および相当の弁護士費用を補償し、被害が及ばないようにするものとします「Motorola"および(※)は、モトローラ社の登録商標です。当社は、すべての人に均等な雇用機会を与えるよう努力している会社です。

本製品は「外国為替および外国貿易管理法」(日本)ならびに「米国輸出管理規則」の適用を受ける場合がありますので同法に基づく手続きが必要です。

MC68030ユーザーズ・マニュアル

1990年12月20日 第1版第1刷発行 1993年7月20日 第1版第4刷発行

原文 MC68030 ENHANCED 32-BIT MICROPROCESSOR USER'S MANUAL SECOND EDITION (MC68030 UM/AD REV1) by Motorola Inc.

日本モトローラ株式会社 半導体事業部

〒106 東京都港区南麻布3-20-1

03-3440-3311

Copyright©日本モトローラ株式会社

MC68030ユーザーズマニュアル (和文)

定価2,575円 (本体2,500円)

発行所 日本モトローラ株式会社

€106 東京都港区南麻布5-2-32

☎03(3440)3311 (大代表)

発売元 CQ出版株式会社

〒170 東京都豊島区巣鴨1-14-2

☎03(5395)2141 (営業)

振替 東京0-10665

ユーザーズ・マニュアル

